一种芯片封装结构及其封装方法

文档序号:1640069 发布日期:2019-12-20 浏览:10次 >En<

阅读说明:本技术 一种芯片封装结构及其封装方法 (Chip packaging structure and packaging method thereof ) 是由 不公告发明人 于 2019-09-24 设计创作,主要内容包括:本发明公开了一种芯片封装结构,包括引线框架,所述引线框架包括基岛区,基岛区的外侧设置有若干个环岛区,环岛区的外侧设置有若干个引线端子;基岛区的顶部和底部分别设置有托架,基岛区的中间设置有绝缘板,两个晶片分别固定在托架上,晶片的有源面相向设置,晶片通过引线金丝与引线端子连接;基岛区和环岛区的外部包覆有粘结层,粘结层位于环岛区的位置内设置有若干个隔离金属片;引线框架的外部包覆有注塑层,引线端子的外侧端位于注塑层外侧。本发明能够改进现有技术的不足,提高了对于叠层芯片寄生电容的抑制。(The invention discloses a chip packaging structure which comprises a lead frame, wherein the lead frame comprises a base island region, a plurality of annular island regions are arranged on the outer side of the base island region, and a plurality of lead terminals are arranged on the outer side of the annular island region; the top and the bottom of the base island region are respectively provided with a bracket, the middle of the base island region is provided with an insulating plate, the two wafers are respectively fixed on the brackets, the active surfaces of the wafers are oppositely arranged, and the wafers are connected with the lead terminals through lead gold wires; the base island region and the ring island region are coated with bonding layers, and a plurality of isolation metal sheets are arranged in the bonding layers at the position of the ring island region; the outside cladding of lead frame has the layer of moulding plastics, and the outside end of lead terminal is located the layer outside of moulding plastics. The invention can improve the defects of the prior art and improve the suppression of the parasitic capacitance of the laminated chip.)

一种芯片封装结构及其封装方法

技术领域

本发明涉及半导体技术领域,尤其是一种芯片封装结构及其封装方法。

背景技术

芯片封装是将晶片进行固定、保护,并与外部电路进行连接的芯片制作工艺。芯片封装结构的好坏,直接影响到芯片的使用寿命和性能。现有的芯片封装结构对于叠层晶片的寄生电容抑制不足,导致芯片性能受到影响。

发明内容

本发明要解决的技术问题是提供一种芯片封装结构及其封装方法,能够解决现有技术的不足,提高了对于叠层芯片寄生电容的抑制。

为解决上述技术问题,本发明所采取的技术方案如下。

一种芯片封装结构,包括引线框架,所述引线框架包括基岛区,基岛区的外侧设置有若干个环岛区,环岛区的外侧设置有若干个引线端子;基岛区的顶部和底部分别设置有托架,基岛区的中间设置有绝缘板,两个晶片分别固定在托架上,晶片的有源面相向设置,晶片通过引线金丝与引线端子连接;基岛区和环岛区的外部包覆有粘结层,粘结层位于环岛区的位置内设置有若干个隔离金属片;引线框架的外部包覆有注塑层,引线端子的外侧端位于注塑层外侧。

作为优选,引线金丝分为若干个组分别从相邻的隔离金属片之间穿过,同组的引线金丝与同一晶片连接,引线金丝的上方和下方分别设置有接地金属片,接地金属片与引线端子中的接地端连接。

作为优选,环岛区边缘均匀设置有齿形部,齿形部的槽底位置的两侧分别设置有斜面部。

作为优选,粘结层的顶面和底面分别设置有若干个盲孔,盲孔与隔离金属片交错排布。

作为优选,注塑层内侧设置有定位销,定位销底部与盲孔底部固定连接,定位销的侧壁与盲孔的侧壁间隙配合。

作为优选,注塑层内壁设置有若干个凹槽,凹槽位于环岛区内。

一种上述的芯片封装结构的封装方法,包括以下步骤:

A、将晶片固定在托架上,使用引线金丝将晶片与引线端子连接;

B、使用粘结胶进行固定粘结,制作粘结层;

C、通过注塑工艺制作注塑层。

采用上述技术方案所带来的有益效果在于:本发明通过改进引线框架的结构,使两个晶片在基岛区对向固定,然后通过绝缘板进行隔离。这种安装方式不仅可以降低两个晶片之间的干扰,而且还能减小引线金丝构成的环路面积,从而起到降低寄生电容的作用。粘结层用来对晶片和引线金丝进行保护和固定,隔离金属片用来降低不同组引线金丝之间的电容,接地金属片用来对产生寄生电容时的电荷进行快速释放。带有斜面部的齿形部不仅可以提高粘结层与引线框架之间的粘结牢固度,更重要的是可以释放粘结层与引线框架接触面上的应力。粘结层上的盲孔一方面用来释放粘结层表面的应力,另外为注塑层提供定位点。注塑层内壁的凹槽用来释放注塑层与粘结层之间的应力。通过消除应力,可以有效提高芯片封装后的结构稳定性和使用寿命,降低由于应力聚集导致粘结层结构的微小变化对芯片中寄生电容的影响。

附图说明

图1是本发明一个

具体实施方式

中的结构图。

图2是本发明一个具体实施方式中基岛区的结构图。

图3是本发明一个具体实施方式中环岛区的结构图。

图4是图3中A-A方向的剖视图。

图中:1、引线框架;2、基岛区;3、环岛区;4、引线端子;5、托架;6、绝缘板;7、晶片;8、引线金丝;9、粘结层;10、隔离金属片;11、注塑层;12、接地金属片;13、盲孔;14、齿形部;15、斜面部;16、定位销;17、凹槽。

具体实施方式

本发明中使用到的标准零件均可以从市场上购买,异形件根据说明书的和附图的记载均可以进行订制,各个零件的具体连接方式均采用现有技术中成熟的螺栓、铆钉、焊接、粘贴等常规手段,在此不再详述。

参照图1-4,本发明一个具体实施方式包括引线框架1,所述引线框架1包括基岛区2,基岛区2的外侧设置有若干个环岛区3,环岛区3的外侧设置有若干个引线端子4;基岛区2的顶部和底部分别设置有托架5,基岛区2的中间设置有绝缘板6,两个晶片7分别固定在托架5上,晶片7的有源面相向设置,晶片7通过引线金丝8与引线端子4连接;基岛区2和环岛区3的外部包覆有粘结层9,粘结层9位于环岛区3的位置内设置有若干个隔离金属片10;引线框架1的外部包覆有注塑层11,引线端子4的外侧端位于注塑层11外侧。引线金丝8分为若干个组分别从相邻的隔离金属片10之间穿过,同组的引线金丝8与同一晶片7连接,引线金丝8的上方和下方分别设置有接地金属片12,接地金属片12与引线端子4中的接地端连接。通过使两个晶片7在基岛区2对向固定,然后通过绝缘板6进行隔离。这种安装方式不仅可以降低两个晶片7之间的干扰,而且还能减小引线金丝8构成的环路面积,从而起到降低寄生电容的作用。粘结层9用来对晶片7和引线金丝8进行保护和固定,隔离金属片10用来降低不同组引线金丝8之间的电容,接地金属片12用来对产生寄生电容时的电荷进行快速释放。环岛区3边缘均匀设置有齿形部14,齿形部14的槽底位置的两侧分别设置有斜面部15。带有斜面部15的齿形部14不仅可以提高粘结层9与引线框架1之间的粘结牢固度,更重要的是可以释放粘结层9与引线框架1接触面上的应力。粘结层9的顶面和底面分别设置有若干个盲孔13,盲孔13与隔离金属片10交错排布。注塑层11内侧设置有定位销16,定位销16底部与盲孔13底部固定连接,定位销16的侧壁与盲孔13的侧壁间隙配合。粘结层9上的盲孔13一方面用来释放粘结层9表面的应力,另外为注塑层11提供定位点。注塑层11内壁设置有若干个凹槽17,凹槽17位于环岛区3内。注塑层11内壁的凹槽17用来释放注塑层11与粘结层9之间的应力。

一种上述的芯片封装结构的封装方法,包括以下步骤:

A、将晶片7固定在托架5上,使用引线金丝8将晶片7与引线端子4连接;

B、使用粘结胶进行固定粘结,制作粘结层9;其中,使用粘结胶进行分层固化,依次对各个隔离金属片10和接地金属片12进行固定;粘结胶从远离基岛区2的区域开始分层固化,固化粘结胶时对未固化部分中引线金丝8的张紧力进行调整均化;

C、通过注塑工艺制作注塑层11。

上述封装方法可以有效降低引线金丝8与粘结层9之间的应力,从而进一步改善芯片的封装质量。

在本发明的描述中,需要理解的是,术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。

以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

7页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:用于布置芯片的引线框架、封装体以及电源模块

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!

技术分类