阅读说明：本技术 电容器组结构、半导体封装结构及其制造方法 (Capacitor bank structure, semiconductor packaging structure and manufacturing method thereof ) 是由 孔政渊 陈建桦 李德章 林弘毅 李宝男 王信翔 许民赐 陈柏豪 于 2019-06-21 设计创作，主要内容包括：一种电容器组结构包含多个电容器、保护材料、第一电介质层和多个第一支柱。所述电容器并排地安置。所述电容器中的每一个具有第一表面和与所述第一表面相对的第二表面,且包含多个第一电极和多个第二电极。所述第一电极安置为邻近于所述第一表面以用于外部连接,且所述第二电极安置为邻近于所述第二表面以用于外部连接。所述保护材料覆盖所述电容器、所述第一电极的侧壁和所述第二电极的侧壁,且具有对应于所述电容器的所述第一表面的第一表面和对应于所述电容器的所述第二表面的第二表面。所述第一电介质层安置于所述保护材料的所述第一表面上,且界定多个开口以暴露所述第一电极。所述第一支柱安置于所述第一电介质层的所述开口中且从所述第一电介质层突出。(A capacitor bank structure includes a plurality of capacitors, a protective material, a first dielectric layer, and a plurality of first pillars. The capacitors are arranged side by side. Each of the capacitors has a first surface and a second surface opposite the first surface, and includes a plurality of first electrodes and a plurality of second electrodes. The first electrode is disposed adjacent to the first surface for external connection, and the second electrode is disposed adjacent to the second surface for external connection. The protective material covers the capacitor, sidewalls of the first electrode, and sidewalls of the second electrode, and has a first surface corresponding to the first surface of the capacitor and a second surface corresponding to the second surface of the capacitor. The first dielectric layer is disposed on the first surface of the protective material and defines a plurality of openings to expose the first electrode. The first pillar is disposed in the opening of the first dielectric layer and protrudes from the first dielectric layer.)

电容器组结构、半导体封装结构及其制造方法

相关申请的交叉引用

本申请要求2018年6月22日提交的第62/688,927号美国临时申请案的权益和优先权，所述美国临时申请案的内容以全文引用的方式并入本文中。

技术领域

本发明涉及电容器组结构和包含至少一个电容器的半导体封装结构，以及其制造方法。

背景技术

随着微电子技术的进步，半导体装置的大小将变得越来越小，这将使总体电子系统的操作电压变得越来越低，且电压变化的稳定性将是重要问题。为了实现电压变化的稳定性，应当在电子系统的电源处集成更多电子装置(例如去耦电容器(decouplingcapacitor))。除了对电子系统提供较稳定的功率输出之外，去耦电容器还可有效地减少耦合到电源的电子装置的噪声；进而间接地减少电子装置的噪声(noise)对其它电子装置的影响，且抑制不合需要的辐射。即，当电子系统的电源关闭时，可有效地抑制电压浪涌(voltage surge)；且当电子系统的电源开启时，也可抑制电压降。

发明内容

在一些实施例中，一种电容器组结构包含多个电容器、保护材料、第一电介质层和多个第一支柱。所述电容器并排地安置。所述电容器中的每一个具有第一表面和与所述第一表面相对的第二表面，且包含多个第一电极和多个第二电极。所述第一电极安置为邻近于所述第一表面以用于外部连接，且所述第二电极安置为邻近于所述第二表面以用于外部连接。所述保护材料覆盖所述电容器、所述第一电极的侧壁和所述第二电极的侧壁，且具有对应于所述电容器的所述第一表面的第一表面和对应于所述电容器的所述第二表面的第二表面。所述第一电介质层安置于所述保护材料的所述第一表面上，且界定多个开口以暴露所述第一电极。所述第一支柱安置于所述第一电介质层的所述开口中且从所述第一电介质层突出。

在一些实施例中，一种半导体封装结构包含导电结构、半导体装置、至少一个电容器、囊封物和多个外部支柱。所述导电结构具有顶部表面和与所述顶部表面相对的底部表面。所述半导体装置电连接到导电结构的顶部表面。电容器安置于半导体装置与导电结构的顶部表面之间。电容器具有第一表面和与第一表面相对的第二表面，且包含安置为邻近于其第一表面以用于电连接到导电结构的多个第一电极和安置为邻近于其第二表面以用于电连接到半导体装置的多个第二电极。囊封物覆盖半导体装置和导电结构。外部支柱安置于半导体装置周围且延伸穿过囊封物。

在一些实施例中，一种用于制造半导体封装结构的方法包含：(a)在半导体装置上提供至少一个电容器、囊封物和多个外部支柱，其中电容器具有第一表面和与第一表面相对的第二表面，且包含安置为邻近于其第一表面的多个第一电极和安置为邻近于其第二表面以用于电连接到半导体装置的多个第二电极；囊封物覆盖半导体装置；且外部支柱延伸穿过囊封物；以及(b)在所述至少一个电容器、囊封物和外部支柱上形成导电结构，其中电容器的第一电极电连接到导电结构，且所述至少一个电容器安置于半导体装置与导电结构之间。

附图说明

当结合附图阅读时，从以下

具体实施方式

易于理解本发明的一些实施例的各方面。应注意，各种结构可能不一定按比例绘制，且出于论述的清楚起见，各种结构的尺寸可任意增大或减小。

图1说明根据本发明的一些实施例的电容器组结构的截面图。

图2说明根据本发明的一些实施例的电容器组结构的截面图。

图3说明根据本发明的一些实施例的电容器组结构的截面图。

图4说明根据本发明的一些实施例的半导体封装结构的截面图。

图5说明根据本发明的一些实施例的半导体封装结构的截面图。

图6说明根据本发明的一些实施例的半导体封装结构的截面图。

图7说明根据本发明的一些实施例的半导体封装结构的截面图。

图8说明根据本发明的一些实施例的半导体封装结构的截面图。

图9说明根据本发明的一些实施例的半导体封装结构的截面图。

图10说明根据本发明的一些实施例的半导体封装结构的截面图。

图11说明根据本发明的一些实施例的半导体封装结构的截面图。

图12说明根据本发明的一些实施例的用于制造电容器组结构的方法的实例的一或多个阶段。

图13说明根据本发明的一些实施例的用于制造电容器组结构的方法的实例的一或多个阶段。

图14说明根据本发明的一些实施例的用于制造电容器组结构的方法的实例的一或多个阶段。

图15说明根据本发明的一些实施例的用于制造电容器组结构的方法的实例的一或多个阶段。

图16说明根据本发明的一些实施例的用于制造电容器组结构的方法的实例的一或多个阶段。

图17说明根据本发明的一些实施例的用于制造电容器组结构的方法的实例的一或多个阶段。

图18说明根据本发明的一些实施例的用于制造电容器组结构的方法的实例的一或多个阶段。

图19说明根据本发明的一些实施例的用于制造电容器组结构的方法的实例的一或多个阶段。

图20说明根据本发明的一些实施例的用于制造电容器组结构的方法的实例的一或多个阶段。

图21说明根据本发明的一些实施例的用于制造电容器组结构的方法的实例的一或多个阶段。

图22说明根据本发明的一些实施例的用于制造电容器组结构的方法的实例的一或多个阶段。

图23说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图24说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图25说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图26说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图27说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图28说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图29说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图30说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图31说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图32说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图33说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图34说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图35说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图36说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图37说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图38说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图39说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图40说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图41说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图42说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图43说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图44说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图45说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图46说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图47说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图48说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图49说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图50说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图51说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图52说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图53说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图54说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图55说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图56说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

图57说明根据本发明的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。

具体实施方式

贯穿图式和详细描述使用共同参考标号来指示相同或类似组件。根据结合附图作出的详细描述将容易地理解本发明的实施例。

以下揭示提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来阐释本发明的某些方面。当然，这些只是实例且并不希望是限制性的。举例来说，在以下描述中，对第一特征在第二特征上面或第二特征上的形成的提及可包含第一特征和第二特征直接接触地形成或安置的实施例，并且还可包含额外特征可在第一特征与第二特征之间形成或安置以使得第一特征和第二特征可不直接接触的实施例。另外，本发明可以在各种实例中重复参考标号及/或字母。此重复是出于简单和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。

在比较性封装结构中，可将例如去耦电容器的电容器安置为尽可能靠近半导体裸片或热点以便增加其有效性。即，电容器可安装在半导体裸片的一侧上，基板的焊盘上，或嵌入于基板中。如下描述这三个类型。在第一类型中，安装在半导体裸片的所述侧上的电容器称为“裸片侧电容器(Die Side Capacitor,DSC)”。电容器和半导体裸片并排地安装到基板。虽然DSC容易封装，但缺点是电流路径太长且浪费过多的面积。在第二类型中，嵌入基板内部的电容器称为“嵌入式电容器(Embedded Capacitor,ECC)”。虽然ECC具有比DSC好的性能，但容纳ECC的基板的厚度相对大。此外，ECC的组装成本可能相对高。在第三类型中，安装在基板的底表面的焊盘衬垫(land pad)上的电容器称为“焊盘侧电容器(Land SideCapacitor,LSC)”。虽然LSC与ECC相比不存在厚度和成本问题，但是LSC减少了焊料球的数目。此外，LSC增加了焊料球的大小。

本发明的至少一些实施例提供一种半导体封装结构，其包含安置于半导体装置与导电结构之间的至少一个电容器。因此，缩短去耦环路(decoupling loop)，且增加导电结构的底表面的植球面积。

图1说明根据本发明的一些实施例的电容器组结构1的截面图。电容器组结构(capacitor bank structure)1可包含一或多个电容器12、保护材料13(例如，包含第一保护材料13a和第二保护材料13b)、第一电介质层14、多个第一支柱15、多个导电衬垫16、第二电介质层17、第三电介质层18、多个第二支柱19以及多个导电支柱11。

电容器12并排地安置。电容器12可以是双侧去耦电容器(double-sideddecoupling capacitor)或单侧去耦电容器(single-sided decoupling capacitor)。如图1中所示出，电容器12中的每一个是双侧去耦电容器，且具有第一表面121和与第一表面121相对的第二表面122，且包含多个第一电极123和多个第二电极124。第一电极123安置为邻近于电容器12的第一表面121以用于外部连接，且第二电极124安置为邻近于电容器12的第二表面122以用于外部连接。即，电容器12的两侧(例如，第一表面121和第二表面122)可用于电连接。此外，第一表面121电连接到第二表面122。因此，第一表面121上的第一电极123可电连接到第二表面122上的第二电极124。应注意，第一电极123的数目可等于或不同于第二电极124的数目。另外，第一电极123中的每一个具有第一表面1231和侧壁1233，且第二电极124中的每一个具有侧壁1243。电容器12中的每一个的厚度可小于50μm，或小于30μm。

导电衬垫16电连接到电容器12的第二电极124。在一些实施例中，导电衬垫16可以是铜层，可进一步包含至少一个表面修整层(例如，镍(Ni)层161和金(Au)层162)。导电衬垫16的表面修整层的Au层162通过焊料层125连接或接合到电容器12的第二电极124。如图1所示，导电衬垫16中的每一个具有第二表面164和侧壁163。

保护材料13覆盖电容器12、第一电极123的侧壁1233、第二电极124的侧壁1243以及导电衬垫16的侧壁163。如图1所示，保护材料13可位于第一电介质层14与第二电介质层17之间。保护材料13且具有对应于电容器12的第一表面121的第一表面131和对应于电容器12的第二表面122的第二表面132。保护材料13的第一表面131可接触第一电介质层14，且保护材料13的第二表面132可接触第二电介质层17。在一些实施例中，保护材料13可包含底部填充物(underfill)和/或模制化合物(molding compound)。如图1中所示出，保护材料13可包含第一保护材料13a和第二保护材料13b。第一保护材料13a覆盖电容器12、第二电极124的侧壁1243以及导电衬垫16的侧壁163。第二保护材料13b覆盖第一保护材料13b和第一电极123的侧壁1233。第一保护材料13a的材料可相同或不同于第二保护材料13b的材料。在一些实施例中，第一保护材料13a的材料可为底部填充物，且第二保护材料13b的材料可为模制化合物13b。第一保护材料13a可具有第一表面131a和与第一表面131a相对的第二表面132a。第一保护材料13a的第一表面131a可与电容器12的第一表面121大体上共面。第二保护材料13b可具有第一表面131b和与第一表面131b相对的第二表面132b。第二保护材料13b的一部分安置于第一保护材料13a的第一表面131a与第一电介质层14之间。第二保护材料13b的第一表面131b是保护材料13的第一表面131。第二保护材料13b的第二表面132b和第一保护材料13a的第二表面132a构成保护材料13的第二表面132。

导电支柱11安置于电容器12周围且延伸穿过保护材料13。如图1所示，导电支柱11安置于电容器12和保护材料13的第一保护材料13a周围，且延伸穿过保护材料13的第二保护材料13b。导电支柱11可安置于第一电介质层14与第三电介质层18之间，且延伸穿过第二电介质层17。导电支柱11中的每一个具有第一表面111和与第一表面111相对的第二表面112。如图1所示，第一电极123的第一表面1231、导电支柱11的第一表面111和保护材料13的第一表面131彼此大体上共面。

第一电介质层14(例如，钝化层)安置于保护材料13的第一表面131上，且界定多个开口141以暴露第一电极123和导电支柱11。第一电介质层14可包含以下各项或由以下各项形成：光致抗蚀剂层、经固化光敏材料、经固化光可成像电介质(photoimageabledielectric,PID)材料，例如包含光引发剂的环氧树脂或聚酰亚胺(polyimide,PI)，或这些当中的两个或更多个的组合。第一支柱15安置于第一电介质层14的开口141中且从第一电介质层14突出。因此，第一支柱15接触第一电极123的第一表面1231和导电支柱11的第一表面111。

第二电介质层17(例如，钝化层)安置于保护材料13的第二表面132上，且覆盖导电衬垫16的侧壁163和导电支柱11的侧壁。第二电介质层17具有第一表面171和与第一表面171相对的第二表面172。如图1所示，导电衬垫16的第二表面164、导电支柱11的第二表面112和第二电介质层17的第二表面172彼此大体上共面。第二电介质层17可包含以下各项或由以下各项形成：光致抗蚀剂层、经固化光敏材料、经固化光可成像电介质(PID)材料，例如包含光引发剂的环氧树脂或聚酰亚胺(PI)，或这些当中的两个或更多个的组合。

第三电介质层18(例如，钝化层)安置于第二电介质层17上，且界定多个开口181以暴露导电衬垫16和导电支柱11。第三电介质层18可包含以下各项或由以下各项形成：光致抗蚀剂层、经固化光敏材料、经固化光可成像电介质(PID)材料，例如包含光引发剂的环氧树脂或聚酰亚胺(PI)，或这些当中的两个或更多个的组合。第二支柱19安置于第三电介质层18的开口181中且从第三电介质层18突出。因此，第二支柱19接触导电衬垫16的第二表面164和导电支柱11的第二表面112。如图1所示，第二支柱19中的一些可通过导电衬垫16、Ni层161、Au层162、焊料层125、第二电极124、电容器12和第一电极123电连接到第一支柱15中的一些。另外，第二支柱19中的一些可通过导电支柱11电连接到第一支柱15中的一些。

图2说明根据本发明的一些实施例的电容器组结构1a的截面图。图2的电容器组结构1a可类似于图1的电容器组结构1，不同之处在于省略了导电支柱11且保护材料13可单独包含第一保护材料13a或第二保护材料13b。如图2中所示出，第一保护材料13a的第一表面131a是保护材料13的第一表面131，且第一保护材料13a的第二表面132a是保护材料13的第二表面132。

图3说明根据本发明的一些实施例的电容器组结构1b的截面图。图3的电容器组结构1b可类似于图1的电容器组结构1，不同之处在于省略了导电支柱11。如图3中所示出，第二保护材料13b的第二表面132b安置于第一保护材料13a的第一表面131a上。第二保护材料13b的第一表面131b是保护材料13的第一表面131，且第一保护材料13a的第二表面132a是保护材料13的第二表面132。

图4说明根据本发明的一些实施例的半导体封装结构2的截面图。半导体封装结构2包含导电结构24、半导体装置25、一或多个电容器12、囊封物(encapsulant)26、多个外部支柱(outer pillars)27、顶部封装3、多个内部支柱28、重布电路结构(redistributioncircuit structure)29、布线结构(wiring structure)4和多个焊料凸点(solder bumps)37。

导电结构24可以是基板(substrate)或内插件(interposer)，且可具有顶部表面241和与顶部表面241相对的底部表面242。在一些实施例中，导电结构24可包含四个电介质层243(例如，四个钝化层)和电连接到彼此的四个金属电路层244。半导体装置25可以是半导体逻辑裸片(semiconductor logic die)，例如中央处理单元(Central ProcessingUnit,CPU)、图形处理单元(Graphics Processing Unit,GPU)或应用程序处理器(Application Processor,AP)，且可电连接到导电结构24的顶部表面241。如图4中所示，半导体装置25具有第一表面251和与第一表面241相对的第二表面252。半导体装置25的第一表面251通过重布电路结构29、电容器组结构1a和内部支柱28电连接到导电结构24的顶部表面241。半导体装置25的第二表面252粘附到布线结构4。电容器组结构1a可相同于图2的电容器组结构1a，且可包含一或多个电容器12。因此，电容器12安置于半导体装置25的第一表面251与导电结构24的顶部表面241之间。第一电极123电连接到导电结构24。第二电极124通过焊料层125、Ni层161、Au层162、导电衬垫16、第二支柱19、导电衬垫281和重布电路结构29电连接到半导体装置25。电容器12未嵌入于导电结构24中。从俯视图看的电容器组结构1a的面积小于从俯视图看的半导体装置25的面积。内部支柱28安置于电容器组结构1a外部且电连接到半导体装置25和导电结构24。

重布电路结构29(例如，包含第一钝化层291、第二钝化层294和重布层(RDL)293)安置于半导体装置25与电容器组结构1a(包含电容器12)之间。重布电路结构29的大小可基本上等于半导体装置25的大小。内部支柱28可立在重布电路结构29上。此外，重布层(RDL)293可包含基准标记(fiducial mark)296。然而，在一些实施例中，可省略重布电路结构29。

囊封物26安置于布线结构4与导电结构24之间的空间中以覆盖半导体装置25、电容器组结构1a(包含电容器12)、导电结构24、内部支柱28和重布电路结构29。囊封物26的材料可以是模制化合物。

外部支柱27安置于半导体装置25周围且延伸穿过囊封物26以电连接布线结构4和导电结构24。布线结构4安置于囊封物26与顶部封装3之间。布线结构4包含至少一个电介质层和至少一个电路层40。然而，在一些实施例中，可省略布线结构4。

顶部封装3通过内部焊料35和布线结构4电连接到外部支柱27和半导体装置25。在一个实施例中，顶部封装3包含顶部基板30、一或多个存储器裸片(memory dice)32，和顶部囊封物34。存储器裸片32可以是同步随机存取存储器(Synchronous Random AccessMemory,SRAM)、动态随机存取存储器(Dynamic Random Access Memory,DRAM)、低功率DDR(lower power DDR,LPDDR)或高带宽存储器(High Bandwidth Memory,HBM)。存储器裸片32通过线接合电连接到顶部基板30。然而，存储器裸片32可通过倒装芯片接合电连接到顶部基板30。顶部囊封物34覆盖多个存储器裸片32和顶部基板30。另外，中间囊封物36可包含于顶部基板30与布线结构4之间的空间中以覆盖且保护内部焊料35。此外，焊料凸点37安置于导电结构24的第二表面242上以用于外部连接。

在图4中说明的半导体封装结构2中，电容器12安置于半导体装置25与导电结构24之间。因此，可以缩短去耦环路。此外，可以增加导电结构24的第二表面242的植球面积，因为电容器12未附接到导电结构24的第二表面242。即，可以存在安置于导电结构24的第二表面242上的更多焊料凸点37。此外，电容器12的量可增加。另外，电容器组结构1a是重建结构(reconstitution structure)，其可减少半导体封装结构2的制造时间且改进半导体封装结构2的良率。

图5说明根据本发明的一些实施例的半导体封装结构2a的截面图。图5的半导体封装结构2a可类似于图4的半导体封装结构2，不同之处在于电容器组结构1a被图1的电容器组结构1代替，且省略内部支柱28。如图5中所示出，从俯视图看的电容器组结构1a的面积大体上等于从俯视图看的半导体装置25的面积。因此，图4的内部支柱28不是必要的，且电容器组结构1的导电支柱11电连接到重布电路结构29(或半导体装置25)和导电结构24。另外，底部填充物38形成于电容器组结构1与重布电路结构29(或半导体装置25)之间的空间之间以覆盖且保护电容器组结构1与重布电路结构29(或半导体装置25)之间的接合结构(jointstructure)。从俯视图看的底部填充物38的面积大体上等于从俯视图看的半导体装置25的面积。

图6说明根据本发明的一些实施例的半导体封装结构2b的截面图。图6的半导体封装结构2b可类似于图4的半导体封装结构2，且如下描述差异。内部支柱28安置于半导体装置25的第一表面251上。中间重布结构43(包含重布层(RDL)431)安置于囊封物26上以电连接内部支柱28和外部支柱27。电容器12安置于中间重布结构43的重布层(RDL)431上且与其电连接。电容器12b中的每一个是双侧去耦电容器，且具有第一表面121b和与第一表面121b相对的第二表面122b，且包含多个第一电极123b和多个第二电极124b。第一电极123b安置为邻近于电容器12b的第一表面121b以用于外部连接，且第二电极124b安置为邻近于电容器12b的第二表面122b以用于外部连接。即，电容器12b的两侧(例如，第一表面121b和第二表面122b)可用于电连接。底部保护材料42(例如，底部填充物)安置于中间重布结构43上以覆盖且保护电容器12。应注意，从俯视图看的底部保护材料42的面积大于从俯视图看的半导体装置25的面积。绝缘层46形成或安置于中间重布结构43上以覆盖底部保护材料42和电容器12b的第一电极123b的侧壁。导电结构24安置于绝缘层46上且电连接到电容器12b的第一电极123b。另外，多个外部支柱27'安置于电容器12b和底部保护材料42周围，且电连接中间重布结构43和导电结构24。

图7说明根据本发明的一些实施例的半导体封装结构2c的截面图。图7的半导体封装结构2c可类似于图4的半导体封装结构2，不同之处在于电容器12c的位置。如图7中所示出，电容器12c嵌入于导电结构24中。另外，半导体装置25c的厚度可大体上等于外部支柱27的高度。

图8说明根据本发明的一些实施例的半导体封装结构2d的截面图。图8的半导体封装结构2d可类似于图4的半导体封装结构2，不同之处在于电容器12d的位置。如图8中所示出，电容器12d安置于导电结构24与布线结构4之间。电容器12d安置于半导体装置25d周围。即，电容器12d和半导体装置25d并排地安置。半导体装置25d的厚度、电容器12d的厚度和外部支柱27的高度可大体上彼此相等。

图9说明根据本发明的一些实施例的半导体封装结构2e的截面图。半导体封装结构2e包含光裸片(P-裸片)50、电裸片(E-裸片)52、多个电容器12e、多个外部支柱27、囊封物26和多个焊料凸点37。电裸片(E-裸片)52、电容器12e和外部支柱27电连接到光裸片(P-裸片)50的底部表面。即，电裸片(E-裸片)52和电容器12e并排地安置。外部支柱27安置于电裸片(E-裸片)52和电容器12e周围。囊封物26覆盖光裸片(P-裸片)50的底部表面、电裸片(E-裸片)52、电容器12e和外部支柱27。外部支柱27延伸穿过囊封物26且从囊封物26的底部表面暴露。焊料凸点37安置于囊封物26的底部表面上且电连接到外部支柱27。

图10说明根据本发明的一些实施例的半导体封装结构2f的截面图。半导体封装结构2f包含导电结构24、电容器组结构1b、半导体装置54、存储器裸片56、囊封物26和多个焊料凸点37。电容器组结构1b安置于导电结构24的第一表面241上或与其电连接。电容器组结构1b可包含多个电容器12f、桥裸片58、多个支柱62和保护材料60。电容器12f和桥裸片(bridge die)58并排地安置且被保护材料60覆盖。支柱62延伸穿过保护材料60。半导体装置54和存储器裸片56安置于电容器组结构1b上，且电连接到电容器12f和桥裸片58。因此，电容器组结构1b安置于半导体装置54和存储器裸片56与导电结构24之间。半导体装置54通过桥裸片58电连接到存储器裸片56。囊封物26覆盖导电结构24的第一表面241、电容器组结构1b、半导体装置54和存储器裸片56。焊料凸点37安置于导电结构24的第二表面242上。

图11说明根据本发明的一些实施例的半导体封装结构2g的截面图。图11的半导体封装结构2g可类似于图10的半导体封装结构2f，不同之处在于电容器12g和桥裸片58的位置。如图11所示，桥裸片58嵌入于导电结构24中，且电容器12g安置于导电结构24的第一表面241上或与其电连接。囊封物26覆盖导电结构24的第一表面241、电容器12g、半导体装置54和存储器裸片56。

图12至图22说明根据本发明的一些实施例的用于制造电容器组结构的方法。在一些实施例中，所述方法用于制造图1所示的电容器组结构1。参看图12，提供第一支撑载体20和第二电介质层17。第二电介质层17安置于第一支撑载体20上，且界定多个开口171。

参看图13，多个导电衬垫16和多个导电支柱11形成于第二电介质层17的开口171中。导电衬垫16可在其端面上包含至少一个表面修整层(例如，Ni层161和Au层62)。如图13中所示出，导电衬垫16中的每一个具有第二表面164和侧壁163。

参看图14，一或多个电容器12电连接到导电衬垫16。电容器12可以是双侧去耦电容器。电容器12具有第一表面121和与第一表面121相对的第二表面122，且包含多个第一电极123和多个第二电极124。第一电极123安置为邻近于电容器12的第一表面121，且第二电极124安置为邻近于电容器12的第二表面122。电容器12的第二电极124通过焊料层125连接到导电衬垫16的表面修整层(例如，Ni层161和Au层)。另外，第一电极123中的每一个具有第一表面1231和侧壁1233，且第二电极124中的每一个具有侧壁1243。

参看图15和图16，形成保护材料13(例如，包含第一保护材料13a和第二保护材料13b)以覆盖电容器12、第一电极123的侧壁1233、第二电极124的侧壁1243和导电衬垫16的侧壁163。参看图15，形成第一保护材料13a以覆盖电容器12、第二电极124的侧壁1243和导电衬垫16的侧壁163。参看图16，形成第二保护材料13b以覆盖第一保护材料13a和第一电极123的侧壁1233和导电支柱11的侧壁。保护材料13(包含第一保护材料13a和第二保护材料13b)且具有对应于电容器12的第一表面121的第一表面131和对应于电容器12的第二表面122的第二表面132。

参看图17，保护材料13的第二保护材料13b从第一表面131变薄以暴露第一电极123和导电支柱11。同时，第一电极123的第一表面1231、导电支柱11的第一表面111和保护材料13的第一表面131彼此大体上共面。

参看图18，第一电介质层14形成于保护材料13的第一表面131上。第一电介质层14界定多个开口141以暴露第一电极123和导电支柱11。

参看图19，多个第一支柱15形成于第一电介质层14的开口141中。第一支柱15接触第一电极123和导电支柱11，且从第一电介质层14突出。

参看图20，第二支撑载体22通过粘合剂层221附接到第一支柱15和第一电介质层14。随后，移除第一支撑载体20。

参看图21，第三电介质层18形成于第二电介质层17上。第三电介质层18界定多个开口181以暴露导电衬垫16和导电支柱11。

参看图22，多个第二支柱19形成于第三电介质层18的开口181中。第二支柱19接触导电衬垫16和导电支柱11，且从第三电介质层18突出。随后，进行单分工艺(singulationprocess)，且移除第二支撑载体22和粘合剂层221以便形成图1的多个电容器组结构1。

图23至图36说明根据本发明的一些实施例的用于制造半导体封装结构的方法。在一些实施例中，所述方法用于制造图4中示出的半导体封装结构2。参看图23，提供包含多个半导体装置25的晶片5。半导体装置25可以是逻辑裸片，例如中央处理单元(CPU)、图形处理单元(GPU)或应用程序处理器(AP)，且可具有第一表面251和与第一表面251相对的第二表面252。

参看图24，第一钝化层291形成于半导体装置25的第一表面251(例如，晶片5的第一表面)上。第一钝化层291界定多个开口292。

参看图25，重布层(RDL)293形成于开口292中和第一钝化层291上。在一些实施例中，重布层(RDL)293可包含基准标记296。

参看图26，第二钝化层294形成于重布层(RDL)293和第一钝化层291上。第二钝化层294界定多个开口295以暴露重布层(RDL)293的部分。同时，形成重布结构29(包含第一钝化层291、重布层(RDL)293和第二钝化层294)。

参看图27，多个导电衬垫281和多个内部支柱28形成于开口295中和重布层(RDL)293上。导电衬垫281的端面上可存在至少一个表面修整层。

参看图28，图2的电容器组结构1a附接到导电衬垫281。在一个实施例中，电容器组结构1a的第二支柱19连接到导电衬垫281的表面修整层。因此，电容器12电连接到半导体装置25。内部支柱28安置于电容器组结构1a(包含电容器12)周围。应注意，重布层(RDL)293的基准标记296可用于当电容器组结构1a附接到重布结构29时的定位。

参看图29，对晶片5进行单分工艺而形成多个组合件5a。

参看图30，提供第三支撑载体41(或第一载体)。随后，在第三支撑载体41(或第一载体)上形成布线结构4(包含至少一个电介质层和至少一个电路层40)。随后，在布线结构4上形成或附接多个外部支柱27。

参看图31，组合件5a的半导体装置25的第二表面252附接(或粘附)到第三支撑载体41(或第一载体)上的布线结构4。同时，外部支柱27安置于组合件5a周围。

参看图32，形成囊封物26以覆盖组合件5a(包含半导体装置25、电容器12)和外部支柱27。

参看图33，囊封物26通过例如磨削(grinding)而从其底部表面变薄。同时，囊封物26的底部表面、外部支柱27的底部表面、内部支柱28的底部表面和第一支柱15的底部表面彼此大体上共面。

参看图34，导电结构24形成或安置于囊封物26上以电连接外部支柱27、第一支柱15和内部支柱28。导电结构24具有顶部表面241和与顶部表面241相对的底部表面242。在一些实施例中，导电结构24可包含四个电介质层243(例如，四个钝化层)和彼此电连接的四个金属电路层244。半导体装置25的第一表面251通过重布电路结构29、电容器组结构1a和内部支柱28电连接到导电结构24的顶部表面241。电容器12未嵌入于导电结构24中。随后，在导电结构24的第二表面242上形成多个焊料凸点37。

参看图35，第四支撑载体45(或第二载体)通过粘合剂层44附接到导电结构24的第二表面242。随后，移除第三支撑载体41(或第一载体)。

参看图36，顶部封装3电连接到外部支柱27。在一个实施例中，顶部封装3通过内部焊料35和布线结构4电连接到外部支柱27和半导体装置25。在一个实施例中，顶部封装3包含顶部基板30、一或多个存储器裸片32，和顶部囊封物34。存储器裸片32可以是同步随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、低功率DDR(LPDDR)或高带宽存储器(HBM)。存储器裸片32通过线接合电连接到顶部基板30。然而，存储器裸片32可通过倒装芯片接合电连接到顶部基板30。顶部囊封物34覆盖多个存储器裸片32和顶部基板30。另外，中间囊封物36可形成或安置于顶部基板30与布线结构4之间的空间中以覆盖且保护内部焊料35。随后，进行单分工艺，且移除第四支撑载体45(或第二载体)和粘合剂层44以便形成图4的多个半导体封装结构2。

图37至图46说明根据本发明的一些实施例的用于制造半导体封装结构的方法。在一些实施例中，所述方法用于制造图5中示出的半导体封装结构2a。图示过程的初始阶段相同于或类似于图23到图26中说明的阶段。图37描绘在图26中描绘的阶段之后的阶段。

参看图37，多个导电衬垫281形成于开口295中和重布层(RDL)293上。导电衬垫281的端面上可存在表面修整层。

参看图38，图1的电容器组结构1附接到导电衬垫281。在一个实施例中，第二支柱19和电容器组结构1的导电支柱11连接到导电衬垫281的表面修整层。因此，电容器12电连接到半导体装置25。随后，底部填充物38形成于电容器组结构1与重布电路结构29(或半导体装置25)之间的空间之间以覆盖且保护电容器组结构1与重布电路结构29(或半导体装置25)之间的接合结构。

参看图39，对晶片5进行单分工艺而形成多个组合件5b。

参看图40，提供第三支撑载体41(或第一载体)。随后，在第三支撑载体41(或第一载体)上形成布线结构4(包含至少一个电介质层和至少一个电路层40)。随后，在布线结构4上形成或附接多个外部支柱27。

参看图41，组合件5b的半导体装置25的第二表面252附接(或粘附)到第三支撑载体41(或第一载体)上的布线结构4。同时，外部支柱27安置于组合件5b周围。

参看图42，形成囊封物26以覆盖组合件5b(包含半导体装置25、电容器12)和外部支柱27。

参看图43，囊封物26通过例如磨削而从其底部表面变薄。同时，囊封物26的底部表面、外部支柱27的底部表面和第一支柱15的底部表面彼此大体上共面。

参看图44，导电结构24形成或安置于囊封物26上以电连接外部支柱27和第一支柱15。导电结构24具有顶部表面241和与顶部表面241相对的底部表面242。半导体装置25的第一表面251通过重布电路结构29和电容器组结构1电连接到导电结构24的顶部表面241。随后，在导电结构24的第二表面242上形成多个焊料凸点37。

参看图45，第四支撑载体45(或第二载体)通过粘合剂层44附接到导电结构24的第二表面242。随后，移除第三支撑载体41(或第一载体)。

参看图46，顶部封装3电连接到外部支柱27。在一个实施例中，顶部封装3通过内部焊料35和布线结构4电连接到外部支柱27和半导体装置25。另外，中间囊封物36可形成或安置于顶部基板30与布线结构4之间的空间中以覆盖且保护内部焊料35。随后，进行单分工艺，且移除第四支撑载体45(或第二载体)和粘合剂层44以形成图5的多个半导体封装结构2a。

图47至图57说明根据本发明的一些实施例的用于制造半导体封装结构的方法。在一些实施例中，所述方法用于制造图6所示的半导体封装结构2b。图示过程的初始阶段相同于或类似于图23到图26中说明的阶段。图47描绘在图26中描绘的阶段之后的阶段。

参看图47，多个外部支柱27形成于布线结构4上。

参看图48，半导体装置25的第二表面252粘附到布线结构4。外部支柱27安置于半导体装置25周围。随后，在半导体装置25的第一表面251上形成多个内部支柱28。在一些实施例中，内部支柱28可首先形成于半导体装置25的第一表面251上；随后，半导体装置25的第二表面252粘附到布线结构4。

参看图49，形成囊封物26以覆盖半导体装置25、布线结构4、内部支柱28和外部支柱27。

参看图50，囊封物26通过例如磨削而从其底部表面变薄。同时，囊封物26的底部表面、外部支柱27的底部表面和内部支柱28的底部表面彼此大体上共面。

参看图51，中间重布结构43(包含重布层(RDL)431)形成或安置于囊封物26上以电连接外部支柱27和内部支柱28。

参看图52，至少一个电容器12b安置于中间重布结构43上且与其电连接。电容器12b的第二电极124b电连接到中间重布结构43的重布层(RDL)431。因此，电容器12b可电连接到半导体装置25和外部支柱27。随后，底部保护材料42(例如，底部填充物)形成或安置于中间重布结构43上以覆盖且保护电容器12b。应注意，从俯视图看的底部保护材料42的面积大于从俯视图看的半导体装置25的面积。随后，多个外部支柱27'形成或安置于中间重布结构43的重布层(RDL)431上。外部支柱27'安置于电容器12b和底部填充物42周围。

参看图53，绝缘层46形成或安置于中间重布结构43上以覆盖底部保护材料42、电容器12b的第一电极123b的侧壁，和外部支柱27'。

参看图54，绝缘层46通过例如磨削而从其底部表面变薄。同时，绝缘层46的底部表面、电容器12b的第一电极124b的底部表面和外部支柱27'的底部表面彼此大体上共面。

参看图55，导电结构24形成或安置于绝缘层46上且电连接到电容器12b的第一电极123b和外部支柱27'。在一个实施例中，导电结构24可包含四个电介质层243和四个金属电路层244。随后，在导电结构24的第二表面242上形成多个焊料凸点37。

参看图56，第四支撑载体45(或第二载体)通过粘合剂层44附接到导电结构24的第二表面242。随后，移除第三支撑载体41(或第一载体)。

参看图57，顶部封装3电连接到外部支柱27。在一个实施例中，顶部封装3通过内部焊料35和布线结构4电连接到外部支柱27和半导体装置25。另外，中间囊封物36可形成或安置于顶部基板30与布线结构4之间的空间中以覆盖且保护内部焊料35。随后，进行单分工艺，且移除第四支撑载体45(或第二载体)和粘合剂层44以形成图6的多个半导体封装结构2b。

除非另外说明，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“高于”、“低于”、“上部”、“在……上”、“在……下”等等的空间描述是相对于图中所示的取向来指示的。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何取向或方式在空间上布置，其限制条件为本发明的实施例的优点是不会因这类布置而有偏差。

如本文中所使用，术语“大致”、“大体上”、“实质”和“约”用于描述和解释小的变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形明确发生的情况以及其中事件或情形极接近于发生的情况。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果第一数值在第二数值的小于或等于±10％的变化范围内，例如小于或等于±5％，小于或等于±4％，小于或等于±3％，小于或等于±2％，小于或等于±1％，小于或等于±0.5％，小于或等于±0.1％，或小于或等于±0.05％，那么第一数值可被认为“大体上”相同于或等于第二数值。举例来说，“大体上”垂直可指相对于90°的小于或等于±10°的角度变化范围，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°、或小于或等于±0.05°。

如果两个表面之间的位移不超过5μm、不超过2μm、不超过1μm或不超过0.5μm，那么可认为所述两个表面是共面的或大体上共面。如果表面的最高点与最低点之间的移位不大于5μm，不大于2μm，不大于1μm，或不大于0.5μm，那么可认为所述表面是大体上平坦的。

如本文中所使用，除非上下文另外明确规定，否则单数术语“一”和“所述”可包含多个指示物。

如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“电导率”指代转移电流的能力。导电材料通常指示对电流流动呈现极少或零对抗的那些材料。电导率的一个量度是西门子每米(S/m)。通常，导电材料是电导率大于约10⁴S/m(例如至少10⁵S/m或至少10⁶S/m)的一种材料。材料的电导率有时可随温度变化。除非另外规定，否则在室温下测量材料的导电性。

另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利和简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。

虽然已参考本发明的特定实施例描述并说明本发明，但这些描述及说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本发明的真实精神和范围的情况下，作出各种改变且取代等效物。图示可能不必定按比例绘制。由于制造方法与容限，在本公开中艺术再现与实际设备可能存在区别。可存在并未特定说明的本发明的其它实施例。应将所述说明书和图式视为说明性的，而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本发明的目标、精神以及范围。所有此类修改意图在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序及分组并非本发明的限制。