[

具体实施方式

]

以下，使用附图对应用了本发明的实施方式所涉及的功率基板及具备该功率基板的高电压模块进行详细说明。另外，在以下描述所使用的附图中，为了便于理解特征，有时为了方便而将特征部分放大表示，各构成要素的尺寸比率等不一定与实际相同。此外，在以下描述中例示的材料、尺寸等是一个例子，本发明并不限定于此，可以在不变更其主旨的范围内适当变更并实施。

图1是本发明的一个实施方式所涉及的高电压模块100的剖视图。高电压模块100主要是将功率基板101、栅极驱动基板102、电源基板103、控制单元104在各自的厚度方向上依次层叠而形成。更详细而言，功率基板101与栅极驱动基板102之间、栅极驱动基板102与电源基板103之间、电源基板103与控制单元104之间分别夹着树脂105。

功率基板101是搭载有MOS晶体管等功能元件的基板，包括具有大面积的散热部件，因此如图1所示，优选配置于高电压模块100的最下层。功率基板101具备：多个绝缘基板106；多个MOS晶体管108等功能元件(芯片)，其经由导电层107(第一导电层)、焊料接合层109(第一焊料接合层)搭载在绝缘基板106的一个主面上；以及散热部件(散热器)110，其经由导电层107(第二导电层)、焊料接合层109(第二焊料接合层)与全部的绝缘基板106的另一个主面接触。在此，省略了MOS晶体管108以外的功能元件的图示。

绝缘基板106主要由氧化铝(Al₂O₃)、氮化铝(AlN)、氮化硅(Si₃N₄)等绝缘材料构成。导电层107主要由铜、铝等导电材料构成。导电层107的表面还可以被镀上镍、银等。

图2是功率基板101的立体图。多个绝缘基板106沿着在同一方向上并齐延伸的多个电流路径P(P₁、P₂、…、P_n)排列配置。在图2中，设n为3，但既可以小于3，也可以为4以上。任一电流路径P的一端均与公共输入端子(未图示)连接，另一端均与公共输出端子(未图示)连接。另外，此处的“同一方向”是指将公共的输入端子与输出端子之间连结的方向，多个电流路径P的延伸方向在几何学意义上也可以不平行地对齐。

图3(a)是用α-α线通过的面切断图2的功率基板101时的剖视图。一个一个的电流路径P₁、P₂、…、P_n由搭载在不同绝缘基板106上的MOS晶体管108中的一个以上(在此为4个)的MOS晶体管108彼此串联连接而形成。也就是说，搭载在同一绝缘基板106上的单个或多个MOS晶体管与搭载在另一绝缘基板106上的单个或多个MOS晶体管串联连接。在此，例示了一个电流路径P由16个MOS晶体管108构成的情况，但对串联连接的MOS晶体管108的数量没有限制。

图3(b)和(c)是示出图3(a)所示的功率基板101的变形例的图。

在图3(a)中，例示了搭载在同一绝缘基板106上的MOS晶体管108中属于同一电流路径P的MOS晶体管的数量为4的情况，但并不限定于该数量。

例如，如图3(b)所示，也可以增加搭载在同一绝缘基板106上且属于同一电流路径P的MOS晶体管108的数量。在该情况下，由于绝缘基板106变大，因此容易组装。相反地，如图3(c)所示，也可以减少搭载在同一绝缘基板106上且属于同一电流路径P的MOS晶体管108的数量。在该情况下，由于绝缘基板106变小，因此能够将成本抑制得较低，此外，能够抑制破裂、翘曲的发生。

构成同一电流路径P的MOS晶体管108彼此具有相互串联的关系，构成不同的电流路径P的MOS晶体管108彼此具有相互并联的关系。此外，搭载在不同绝缘基板106的多个MOS晶体管108彼此具有相互串联的关系，搭载在同一绝缘基板106的多个MOS晶体管108彼此具有相互并联的关系。

如果将串联连接的数量设为m，则MOS晶体管108以形成m×n的矩阵的结构的方式配置。此处的电流路径P例示了具有包括折返部分的U字形的情况，但在MOS晶体管108的数量较少的情况下，也可以具有不包含折返部分的直线形。

图4是关于在图2的功率基板101中构成的多个电流路径P中的一个电流路径(P₁、P₂、P₃中的任一个)的等效电路图。在此，例示了在一个电流路径中串联连接16个MOS晶体管108的情况。构成一个电流路径的多个(在此为16个)MOS晶体管108分别搭载在不同的绝缘基板106上，构成为在主体侧不导通。此外，多个MOS晶体管108的栅极电极分别与不同的栅极驱动电路元件GD连接。

优选地，为了维持一个一个的绝缘基板106的分压，在相邻的绝缘基板106彼此之间设置电阻体111。关于电阻体111的材料，例如为碳等。

散热部件110由导热性高的材料(例如，铜、铝或合金材料等)构成，至少具有与构成功率基板101的全部绝缘基板106直接接触的一个表面。绝缘基板106在与搭载功能元件的面相反侧的面上与散热部件110接触。通过使搭载功能元件的绝缘基板106与散热部件接触，能够将在功能元件中产生的热经由绝缘基板106、散热部件110容易地向外部释放。因此，通过降低发热对功能元件造成的损伤，能够持续流过大电流。

多个绝缘基板106在散热部件110的一个表面上以分别形成岛的方式相互分离地配置。因此，能够防止搭载在相邻绝缘基板106上的MOS晶体管108彼此短路，并且能够提高每个绝缘基板106的耐压。

搭载在各绝缘基板106上的MOS晶体管108彼此经由跨越在相邻绝缘基板106间形成的槽106a的配线(未图示)，多段串联连接。也就是说，搭载在相邻的一个绝缘基板106上的多个MOS晶体管108中的每一个与搭载在另一个绝缘基板106上的多个MOS晶体管108中的每一个一对一地串联连接。更详细而言，相邻的两个MOS晶体管108中的一个源极电极或者漏极电极与另一个漏极电极或者源极电极连接，源极电极和漏极电极在整个电流路径P上交替地排列。

栅极驱动基板102是搭载有多个MOS晶体管108的栅极驱动电路元件112的基板。栅极驱动基板102以层叠于功率基板101的表面中的搭载有功能元件的一侧的方式配置、连接而形成。

多个栅极驱动电路元件112分别经由贯通栅极驱动基板102和功率基板101之间的配线113而与绝缘基板106上的多个MOS晶体管108中的每一个电连接。也就是说，一个栅极驱动电路元件112构成为能够经由配线113向搭载在一个导电层107上的多个(在此为三个)MOS晶体管108施加栅极电压。从减轻噪音的影响的观点出发，栅极驱动电路元件112优选配置在施加栅极电压的MOS晶体管108的正上方，以使配线113变短。

进一步优选地，栅极驱动基板102配置在功率基板101的正上方且大致平行。通过这样配置，栅极驱动电路元件112和MOS晶体管108的距离与位置无关，最短且大致均等，配线113的长度大致均等。因此，能够避免对一部分MOS晶体管108施加电压时的噪音等问题。

电源基板103隔着绝缘部件114在两侧具备多个线圈115、116而形成。电源基板103构成为，对隔着绝缘部件114设置在一侧的线圈(初级线圈)115输入的电压通过磁场耦合而变换为所希望的大小，从设置在另一侧的线圈(次级线圈)116输出电压。

图5是从初级线圈115侧观察电源基板103的平面图。在隔着绝缘部件114的相反侧，次级线圈116配置在与初级线圈115重叠的位置。为了提高磁场耦合的效率，初级线圈115和次级线圈116优选以中心轴彼此重叠的方式配置。

电源基板103以次级线圈116侧与栅极驱动基板102对置的方式配置，构成为输出的电压施加于栅极驱动电路元件112。更详细而言，多个次级线圈116分别经由贯通电源基板103和栅极驱动基板102之间的配线117而与多个栅极驱动电路元件112中的每一个电连接。也就是说，一个次级线圈116构成为能够经由配线117对一个栅极驱动电路元件112施加信号电压。

控制单元104具备：CPLD(Complexed Programmable Logic Device：复杂可编程逻辑器件)基板118，其搭载有向多个栅极驱动电路元件112同时发送接通/断开控制用的光信号的EO转换器；以及O/E基板119，其具备接收该光信号并转换为电信号的OE转换器。CPLD基板118中的光发送部120和O/E基板119中的光接收部121经由光纤122连接。光接收部121经由贯通O/E基板119和栅极驱动基板102之间的配线123而与栅极驱动电路元件112电连接。

在本实施方式的功率基板101中，由于搭载MOS晶体管108的绝缘基板106与散热部件110接触，因此与以分立状态安装的现有的MOS晶体管相比，能够提高散热性。此外，在具备本实施方式所涉及的功率基板101的高电压模块100中，多个栅极驱动电路元件112与一个控制单元104连接，构成为能够同时控制各个栅极驱动电路元件112。因此，能够经由栅极驱动电路元件112向串联连接的多个MOS晶体管108中的每一个同时输入栅极信号，从而能够将MOS晶体管108间的栅极延迟偏差抑制得较低。

[符号说明]

100：高电压模块；101：功率基板；102：栅极驱动基板；103：电源基板；104：控制单元；105：树脂；106：绝缘基板；106a：槽；107：导电层；108：MOS晶体管；109：焊料接合层；110：散热部件；111：电阻体；112：栅极驱动电路元件；113：配线；114：绝缘部件；115：初级线圈；116：次级线圈；117：配线；118：CPLD基板；119：O/E基板；120：光发送部；121：光接收部；122：光纤；123：配线；P、P1、P2、P3：电流路径。