具体实施方式

以下公开提供了用于实施所提供的主题的不同部件的许多不同的实施例或示例。以下描述元件和布置的特定示例以简化本公开。当然，这些仅是示例，并不旨在进行限制。例如，在下面的描述中，第一部件形成在第二部件上方或上可以包括其中第一部件和第二部件以直接接触形成的实施例，并且也可包括其中额外的部件可以在第一和第二部件之间形成的实施例，使得第一和第二部件可以不直接接触。另外，本公开可以在各个示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其本身并不指定各个实施例和/或所讨论的结构之间的关系。

此外，本文中可使用空间相对术语，诸如“在…之下”、“在…下面”、“下部”、“在…之上”、“上部”等，用于便于描述以描述图中所示的一个元件或部件与另一个元件或部件的关系。除了在图中描绘的方位之外，空间相对术语还旨在涵盖器件在使用或操作中的不同方位。该装置可以以其他方式定位(旋转90度或在其他定位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。此外，当用“约”，“近似”等描述数值或数值的范围时，除非另外指明，根据本文公开的特定技术，根据本领域技术人员的知识，该术语涵盖在所描述的数值的某些变化(例如，+/-10％或其他变化)内的数值。例如，术语“约5nm”涵盖从4.5nm至5.5nm、4.0nm至5.0nm等的尺寸范围。

本公开总体上涉及半导体器件及其形成方法。更具体地，本公开涉及用于测试集成电路(IC)管芯并且将已知的良好管芯(KGD)组装到SoC(芯片上系统)封装件或SoIC(集成芯片上系统)封装件中的方法和结构。

在将IC管芯组装到SoC或SoIC封装件中之前，对IC管芯进行测试以确保它们是良好的(已知的良好管芯)。可以使用探针尖端与IC管芯上的测试焊盘(诸如铝(Al)焊盘)电接触来执行IC管芯的测试。探针尖端的一种类型是针状尖端。使用针状尖端需要尖端对齐的高精确度，这会降低测试吞吐量。而且，使用针状尖端通常在测试焊盘上留下痕迹，这在某些应用中是不希望的，并且可能需要下游处理以去除痕迹。另一方面，这降低了制造产量。探针尖端的另一种类型是扁平尖端。扁平尖端可用于较大的测试区域，比针状尖端在经济上更可行，但只能用于接触柔软的材料(例如，比铝软的材料)。

本公开通过使用扁平探针尖端来执行测试提供了解决上述问题的方法和结构。在本公开的实施例中，在IC管芯的测试焊盘(诸如Al焊盘)上方形成晶种层，并且在晶种层上方形成诸如锡(Sn)的软金属材料。通过使扁平探针尖端与软金属材料接触来测试IC管芯。测试完成之后，去除软金属材料，在晶种层和测试焊盘上没有留下探针痕迹。然后，IC管芯通过下游工艺处理以形成SoC或SoIC。例如，可以在晶种层和测试焊盘上方形成平坦化层，并且可以在平坦化层上方形成接合焊盘。此外，可以使用混合接合来接合多个IC以形成SoIC或其部分。再例如，微凸块和焊球可以直接在晶种层或测试焊盘上形成以形成SoC。本公开提供以下益处。首先，通过使用扁平探针，可以减少测试时间，增加产量，并降低测试成本。其次，使用公开的方法，探针测试不会在测试焊盘上留下痕迹，其简化了下游处理。第三，所公开的方法和结构与SoC工艺流程和SoIC工艺流程兼容。将参考图1至图8B-2进一步讨论本公开的这些和其他方面。

图1示出了根据本公开的各个方面的制造(包括测试和组装)半导体结构(也称为结构、半导体器件、或器件)100的方法10的流程图。结构100可包括根据本公开的实施例测试和组装的一个或多个IC管芯。方法10仅是示例，并且不旨在将本公开限制在权利要求中明确叙述的范围之外。可以在方法10之前、期间和之后提供其他操作，并且对于该方法的其他实施例，可以替换、消除或移动所描述的一些操作。下面结合图2A-图2I描述方法10。

在操作12处，方法10(图1)在中间制造阶段期间提供或设置有结构100。在一个实施例中，结构100是其上形成有一个或多个IC管芯的半导体晶圆。参考图2A，结构100包括器件层110、在器件层110上方的互连层120以及在互连层120上方的钝化层130。器件层110和互连层120通过诸如接触件、通孔、布线等的各个导电部件112电连接。

器件层110包括衬底，该衬底可以包括诸如硅或锗的元素半导体和/或诸如硅锗、碳化硅、砷化镓、砷化铟、氮化镓和磷化铟的化合物半导体。其他示例性衬底包括合金半导体，诸如碳化硅锗、磷砷化镓和磷化铟镓。衬底可以具有在其内限定的一层或多层。在一些实施例中，衬底层包括外延层。在一个这样的实施例中，衬底包含覆盖在块状半导体上的外延层。其他分层的衬底包括绝缘体上半导体(SOI)衬底。在一种这样的SOI衬底中，衬底包括通过诸如通过注氧隔离(SIMOX)的工艺形成的埋氧(BOX)层。器件层110包括形成在衬底中或衬底上的各种功能器件或部件，诸如场效应晶体管(FET)、金属氧化物半导体(MOS)晶体管、双极结晶体管(BJT)、成像传感器、诸如SRAM的存储器件及其组合。功能器件或部件可以通过诸如浅沟槽隔离(STI)部件之类的隔离部件彼此绝缘。

互连层120包括多个图案化的介电层124和图案化的导电层122的组合以形成互连件，该互连件被配置为耦合器件层110中的各个功能部件。介电层124可以包括诸如正硅酸乙酯(TEOS)形成的氧化物、未掺杂的硅酸盐玻璃或掺杂的氧化硅的材料，诸如硼磷硅酸盐玻璃(BPSG)、氟掺杂硅酸盐玻璃(FSG)、磷硅酸盐玻璃(PSG)、硼掺杂硅玻璃(BSG)和/或其他合适的介电材料。可以通过PECVD工艺、可流动CVD(FCVD)工艺或其他合适的沉积技术来沉积介电层124。导电层122可以包括铜(Cu)、铝(Al)、钨(W)、钴(Co)、其他金属、诸如氮化钛(TiN)、氮化铝钛(TiAlN)、氮化钨(WN)、氮化钽(TaN)的金属氮化物、或其组合，并且可以通过CVD、PVD、镀和/或其他合适的工艺形成。

使用诸如包括沉积工艺和化学机械抛光(CMP)工艺的合适工艺，在互连层120上方形成钝化层130。在一个实施例中，钝化层130包括介电材料，例如氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiON)或其组合，并且可以包括一层介电材料或多层介电材料。

在操作14处，方法10(图1)在钝化层130上方形成导电焊盘132，诸如根据实施例的图2B中所示。导电焊盘132穿透钝化层130并电连接到互连层120中的顶部金属层122。在实施例中，导电焊盘132包括铝(Al)焊盘并且可以被称为铝(Al)焊盘。在替代实施例中，导电焊盘132可以包括其他导电材料，诸如铝铜合金(AlCu)、铜(Cu)或钛(Ti)。在一个实施例中，操作14包括使用光刻和蚀刻工艺图案化钝化层130以在其中形成开口。开口暴露互连层120中的顶部金属层的区域。随后，操作14包括将一种或多种导电材料的层沉积到开口中并且沉积在钝化层130的顶部表面上方。然后，操作14包括图案化一种或多种导电材料的层以去除其部分。一种或多种导电材料的层的剩余的部分成为导电焊盘132。在实施例中，可以使用电镀、化学镀、CVD、PVD或其他沉积技术来沉积导电焊盘132，并且具有在约2μm至约5μm的范围内的厚度。

在操作16处，根据实施例，方法10(图1)在钝化层130和导电焊盘132上方形成图案化的掩模133，诸如图2C中所示。图案化的掩模133直接在导电焊盘132上方提供开口135并且暴露导电焊盘132的部分。在实施例中，在一个导电焊盘132之上设置一个开口135。在实施例中，使用包括沉积、光刻和蚀刻的工艺形成图案化的掩模133。在实施例中，图案化的掩模133包括图案化的光刻胶(或抗蚀剂)。在另一个实施例中，图案化的掩模133包括在图案化抗反射涂(ARC)层上方的图案化的抗蚀剂。在各个实施例中，图案化的掩模133可以包括其他材料。选择图案化的掩模133的材料以提供相对于钝化层130和导电焊盘132的蚀刻选择性。例如，可以在对钝化层130和导电焊盘132没有或最少蚀刻的蚀刻工艺中蚀刻或去除图案化的掩模133。如在图2C中所示，导电焊盘132的一些区域被图案化的掩模133覆盖。

在操作18处，方法10(图1)在开口135中并且在导电焊盘132上形成晶种层134，诸如在图2D中所示。在实施例中，晶种层134直接形成在导电焊盘132上。晶种层134用作导电焊盘132与随后沉积的牺牲测试焊盘136(图2E)之间的粘合层和/或阻挡层。因此，用于晶种层134的材料的选择取决于导电焊盘132和牺牲测试焊盘136的材料。在实施例中，导电焊盘132包括铝，并且晶种层134包括钛铜(TiCu)。例如，晶种层134可以包括钛层和在钛层上方的铜层。在实施例中，钛层可以具有在约至约的范围内的厚度，并且铜层可以具有在约至约的范围内的厚度。钛层用作粘合和阻挡层以避免铜扩散，而铜层用作用于沉积牺牲测试焊盘136的晶种层。在一些实施例中，晶种层134包括作为应力缓冲层的镍层。镍层可以具有在约500nm至约1000nm的范围内的厚度。在一些实施例中，晶种层134包括氮化钛层。可以使用ALD、PVD、CVD或其他技术来沉积晶种层134。

在操作20处，方法10(图1)在晶种层134上方形成牺牲测试焊盘136，诸如在图2E中所示。在实施例中，牺牲测试焊盘136包括软材料，使得它们可以被扁平探针尖端接触以进行测试。在实施例中，牺牲测试焊盘136包括比铝软的材料。在实施例中，牺牲测试焊盘136包括锡(Sn)。在替代实施例中，牺牲测试焊盘136包括铅锡合金(PbSn)。PbSn合金可以具有高的铅锡比(铅比锡多)，在实施例中，诸如约95％的铅和约5％的锡。PbSn合金可以具有低的铅锡比(铅比锡少)，诸如在实施例中约37％的铅和约63％的锡，或者在另一个实施例中约40％的铅和约60％的锡。在一些实施例中，牺牲测试焊盘136包括无铅焊料材料，诸如具有锡(Sn)、银(Ag)和铜(Cu)的化合物。在另一个实施例中，该化合物进一步包含锌(Zn)，从而制得Sn-Ag-Cu-Zn化合物。在另一个实施例中，该化合物进一步包括锰(Mn)，使其成为Sn-Ag-Cu-Mn化合物。在各个实施例中，牺牲测试焊盘136可以包括其他材料。在实施例中，可以使用电镀、化学镀或其他沉积技术来沉积牺牲测试焊盘136，并且可以具有在约1μm至约2μm的范围内的厚度。

在操作22处，方法10(图1)从结构100去除图案化的掩模133，在实施例中诸如在图2F中所示。在实施例中，图案化的掩模133包括图案化的抗蚀剂，并且可以使用抗蚀剂剥离或其他方法去除。在各个实施例中，操作22可以使用剥离、灰化或蚀刻方法去除图案化的掩模133，其没有蚀刻钝化层130、导电焊盘132、晶种层134和牺牲测试焊盘136。

在操作24处，方法10(图1)通过将探针尖端138与牺牲测试焊盘136电接触来对结构100执行测试。操作24可以包括将探针尖端138与牺牲测试焊盘136对准、使牺牲测试焊盘136与探针尖端138电接触、向包括IC管芯的结构100施加测试刺激、从结构100收集响应、以及分析响应。结构100中的各种IC管芯可以被识别为良好的管芯(通过测试)或坏的管芯(未通过测试)。在实施例中，将识别出的良好的管芯传递到下游处理，诸如被封装为单独的芯片或与其他已知的良好的管芯接合以形成SoC或SoIC。在实施例中，探针尖端138是扁平尖端。扁平探针尖端的制造和维护要比针状尖端更经济，因此可以降低制造成本。牺牲测试焊盘136由软材料设计，允许扁平探针尖端138与之形成牢固的电连接。在替代实施例中，探针尖端138可以是针状尖端。在各个实施例中，探针尖端138可具有任何合适的形状。在一些实施例中，使探针尖端138接触牺牲测试焊盘136可能在牺牲测试焊盘136上留下痕迹。

在操作26处，例如，在测试完成之后，方法10(图1)从结构100去除牺牲测试焊盘136。牺牲测试焊盘136可以通过合适的刻蚀工艺去除，诸如对牺牲测试焊盘136的材料具有选择性的湿刻蚀或干刻蚀，并且对钝化层130、晶种层134和导电焊盘132很少或没有刻蚀。由测试(操作24)引起的牺牲测试焊盘136上的痕迹也被去除。在实施例中，所得结构100在图2H中示出。

在操作28处，方法10(图1)形成密封晶种层134和导电焊盘132的钝化层140，诸如图2I中所示。如图2I中所示，钝化层140沉积在钝化层130、导电焊盘132和晶种层134上方。在实施例中，钝化层140可以包括与钝化层130相同或相似的材料。在实施例中，钝化层140包括介电材料，诸如氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiON)或其组合，并且可以包括一层介电材料或多层介电材料。钝化层140可以通过CVD、PECVD、可流动CVD或其他合适的方法形成。晶种层134被密封在导电焊盘132与钝化层140之间。方法10可以相对于结构100的进行进一步的步骤，诸如封装或接合，这将在以后参考图5和图7进行讨论。

图3示出了根据本公开的另一实施例的制造半导体结构100的方法10的流程图。图3中的方法10仅是示例，并且不旨在将本公开限制在权利要求中明确叙述的范围之外。可以在方法10之前、期间和之后提供额外的操作，并且对于该方法的额外的实施例，可以替换、消除或移动所描述的一些操作。下面结合图4A-图4J描述方法10。

在操作12处，方法10(图3)在中间制造阶段期间提供或设置有结构100。在实施例中，结构100是其上形成有一个或多个IC管芯的半导体晶圆。参考图4A，结构100包括器件层110、在器件层110上方的互连层120以及在互连层120上方的钝化层130。图3的操作12与图1中的操作12相同。

在操作13处，方法10(图3)在钝化层130上方形成晶种层131，根据一个实施例诸如在图4B中所示。晶种层131沉积在钝化层130的顶部表面上以及在钝化层130中的开口129(图4B中所示的一个)的侧壁和底表面上方。晶种层131通过开口129电连接到互连层120中的顶部金属层。在实施例中，操作13包括使用光刻和蚀刻工艺图案化钝化层130以在其中形成开口129。开口129暴露互连层120中的顶部金属层的区域。随后，操作13包括在开口129中并且在钝化层130的顶部表面上方沉积晶种层131。在实施例中，晶种层131用作用于随后的用于导电焊盘132(图4D)的铜沉积的晶种。例如，晶种层131可以包括钛和铜。例如，晶种层131可以包括钛层和在钛层上方的铜层。在实施例中，钛层可以具有在约至约的范围内的厚度，并且铜层可以具有在约至约的范围内的厚度。钛层用作粘合和阻挡层以避免铜扩散，而铜层用作用于沉积导电焊盘132的晶种层。在各个实施例中，晶种层131可以包括铜、铜合金、铝、钛、钛合金或其组合。晶种层131可以包括一层或多层金属，并且可以通过ALD、CVD或PVD工艺形成。

在操作15处，根据实施例，方法10(图3)在晶种层131上方形成图案化的掩模133，诸如在图4C中所示。图案化的掩模133在开口129上方直接提供开口135，并且暴露晶种层131的部分。从顶视图来看，每个开口135大于对应的开口129。开口135的尺寸和形状被适当地设计用于导电焊盘132(图4D)。在实施例中，使用包括沉积、光刻和蚀刻的工艺来形成图案化的掩模133。在实施例中，图案化的掩模133包括图案化的光刻胶(或抗蚀剂)。在另一个实施例中，图案化的掩模133包括在图案化的抗反射涂(ARC)层上方的图案化的抗蚀剂。在各个实施例中，图案化的掩模133可以包括其他材料。选择图案化的掩模133的材料以提供相对于钝化层130、晶种层131和导电焊盘132的蚀刻选择性。例如，可以在蚀刻工艺中蚀刻或去除图案化的掩模133，其对钝化层130和导电焊盘132没有或最少蚀刻。

在操作17处，根据实施例，方法10(图3)在晶种层131上方形成导电焊盘132，诸如在图4D中所示。沉积导电焊盘132的部分以填充开口129，并且将导电焊盘132的另一部分沉积在钝化层130之上。导电焊盘132的形状和尺寸由开口135的形状和尺寸限制。导电焊盘132通过晶种层131电连接到互连层120中的顶部金属层。在实施例中，导电焊盘132包括铜(Cu)焊盘，并且可以被称为铜(Cu)焊盘。在替代实施例中，导电焊盘132可以包括其他导电材料，诸如铝、铝铜合金(AlCu)或钛(Ti)。在实施例中，可以使用电镀、化学镀、CVD、PVD或其他沉积技术来沉积导电焊盘132，并且可以具有在约2μm至约5μm的范围内的厚度。

在操作19处，方法10(图3)在开口135中和导电焊盘132上形成另一个晶种层134，诸如图4E中所示。在实施例中，晶种层134直接形成在导电焊盘132上。在实施例中，晶种层134用作导电焊盘132与随后沉积的牺牲测试焊盘136(图4F)之间的应力缓冲。因此，用于晶种层134的材料的选择取决于导电焊盘132和牺牲测试焊盘136的材料。在实施例中，导电焊盘132包括铜，晶种层134包括镍，以及牺牲测试焊盘136包括锡或其他合适的焊料材料。例如，镍层可以具有在约500nm至约1000nm的范围内的厚度。在各个实施例中，晶种层134包括其他合适的材料，诸如氮化钛层。可以使用ALD、PVD或CVD来沉积晶种层134。在方法10的实施例中，操作19是可选的，并且可以省略晶种层134。

在操作21处，方法10(图3)在晶种层134上方形成牺牲测试焊盘136，诸如在图4F中所示。在省略晶种层134的方法10的实施例中，牺牲测试焊盘136直接沉积在导电焊盘132上。在实施例中，牺牲测试焊盘136包括软材料，使得它们可以通过用于测试的扁平探针尖端接触。在实施例中，牺牲测试焊盘136包括比铝软的材料。在实施例中，牺牲测试焊盘136包括锡(Sn)。在替代实施例中，牺牲测试焊盘136包括铅锡合金(PbSn)。在实施例中，PbSn合金可以具有高的铅锡比(铅比锡多)，诸如约95％的铅和约5％的锡。PbSn合金可以具有低的铅锡比(铅比锡少)，诸如在实施例中为约37％的铅和约63％的锡，或者在另一个实施例中为约40％的铅和约60％的锡。在一些实施例中，牺牲测试焊盘136包括无铅焊料材料，诸如具有锡(Sn)、银(Ag)和铜(Cu)的化合物。在进一步的实施例中，该化合物进一步包含锌(Zn)，制得Sn-Ag-Cu-Zn化合物。在另一个进一步的实施例中，该化合物进一步包括锰(Mn)，制得Sn-Ag-Cu-Mn化合物。在各个实施例中，牺牲测试焊盘136可以包括其他材料。在实施例中，牺牲测试焊盘136可以使用电镀、化学镀或其他沉积技术来沉积，并且可以具有在约1μm至约2μm的范围内的厚度。

在操作23处，方法10(图3)去除图案化的掩模133以及晶种层131的直接位于图案化的掩模133下方的部分，诸如在图4G中所示。在图4G中所示的实施例中，从顶视图来看，剩余的晶种层131、导电焊盘132、晶种层134(如果存在)以及牺牲测试焊盘136是共同延伸的。在实施例中，操作23可以使用第一方法去除图案化的掩模133，以及第二方法去除晶种层131的直接位于图案化的掩模133下方的部分。例如，在实施例中，图案化的掩模133是图案化的抗蚀剂，并且可以使用抗蚀剂剥离来去除，并且使用对晶种层131的材料具有选择性的蚀刻工艺来去除晶种层131的部分，并且对牺牲测试焊盘136、钝化层130、晶种层134(如果存在)和导电焊盘132很少至没有蚀刻。蚀刻可以是干蚀刻、湿蚀刻或其他合适的蚀刻方法。

在操作24处，方法10(图3)通过使探针尖端138与牺牲测试焊盘136接触来执行对结构100的测试，诸如在图4H中所示。这与图1中的操作24相同。在操作26处，方法10(图3)在完成对结构100的测试之后去除牺牲测试焊盘136，诸如在图4I中所示。如果存在晶种层134，则将其沉积在导电焊盘132上，导电焊盘132沉积在晶中层131上。其他方面与图1中的操作26相同。

在操作27处，方法10(图3)在钝化层130上方形成钝化层140，并密封晶种层134(如果存在)、导电焊盘132和晶种层131，诸如在图4J中所示。操作27的其他方面与操作28的那些相同。

从操作28(图1)或操作27(图3)，方法10可以继续对结构100进行进一步处理。在图5中示出了用于这种进一步处理的方法10的实施例，在图7中示出了用于这种进一步处理的方法10的另一实施例。在图5和图7中的方法10仅是示例，并且不旨在将本公开限制在权利要求中明确叙述的范围之外。可以在图5和图7中的方法10之前、期间和之后提供额外的操作，并且对于该方法的额外的实施例，可以被替换、消除或移动所描述的一些操作。下面结合图6A-1图6A-4、图6B-1图6B-4和图6C描述图5中的方法10的实施例。下面结合图8A-1图8A-2和图8B-1图8B-2描述图7中的方法10的实施例。

参考图5，方法10从操作28(图1和图2I)或操作27(图3和图4J)进行到操作30。在操作30处，方法10形成金属接合焊盘和接合焊盘通孔。图6A-1、图6A-2、图6A-3和图6A-4示出了其中在图2I所示的结构100上执行操作30的结构100的示例。参考图6A-1，在钝化层140上方形成介电层144，在介电层144中形成接合焊盘146，并且形成将接合焊盘146连接到互连层120中的顶部金属层的接合焊盘通孔142。介电层144可以包括氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiON)、低k材料或其他合适的介电材料。在实施例中，接合焊盘146和接合焊盘通孔142可以包括金属，诸如铜，并且在替代实施例中可以包括其他金属或金属合金，诸如金、银、铝、镍、钯、钨或其化合物。互连层120中的顶部金属层可以包括与接合焊盘146和接合焊盘通孔142相同或不同的材料。参考图6A-2，在该实施例中，至少一个接合焊盘通孔142置于晶种层134上，并且将接合焊盘146连接到晶种层134和导电焊盘132。参考图6A-3，在该实施例中，至少一个接合焊盘通孔142置于导电焊盘132的未被晶种层134覆盖的区域上。导电焊盘132上用于定位接合焊盘通孔142的区域可以通过用图案化的掩模133覆盖的区域来限定(图2C)。参考图6A-4，在该实施例中，操作30进一步在钝化层140和介电层144之间形成蚀刻停止层148。蚀刻停止层148包括与介电层144不同的介电材料，并且可以包括氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiON)或其他合适的介电材料。图6A-1、图6A-2、图6A-3和图6A-4中所示的任何部件可以组合以形成结构100的额外的实施例。例如，在一些实施例中，结构100包括设置在互连层120的顶部金属层上的一些接合焊盘通孔142、设置在晶种层134上的一些接合焊盘通孔142，以及设置在导电焊盘132上的一些接合焊盘通孔。例如，在图6A-1、图6A-2和图6A-3中所示的任何实施例可以进一步包括蚀刻停止层148。

图6B-1、图6B-2、图6B-3和图6B-4示出了其中在图4J中所示的结构100上执行操作30的结构100的示例。参考图6B-1，在钝化层140上方形成介电层144，在介电层144中形成接合焊盘146，并且形成将接合焊盘146连接到互连层120中的顶部金属层的接合焊盘通孔142。以上已经讨论了用于介电层144、接合焊盘146和接合焊盘通孔142的材料。参考图6B-2，在该实施例中，至少一个接合焊盘通孔142置于晶种层134上，并且电连接到晶种层134和导电焊盘132。参考图6B-3，在该实施例中，在结构100中省略了晶种层134，并且至少一个接合焊盘通孔142置于互连层120中的顶部金属层上。参考图6B-4，在该实施例中，在结构100中省略了晶种层134，并且至少一个接合焊盘通孔142置于导电焊盘132上。进一步，在图6B-1、图6B-2、图6B-3和图6B-4中所示的任何实施例可以进一步包括在钝化层140与介电层144之间的蚀刻停止层148。在图6B-1、图6B-2、图6B-3和图6B-4所示的任何部件可以组合以形成结构100的额外的实施例。例如，在一些实施例中，结构100包括设置在互连层120的顶部金属层上的一些接合焊盘通孔142，以及设置在晶种层134上的一些接合焊盘通孔142。例如，在一些实施例中，结构100包括设置在互连层120的顶部金属层上的一些接合焊盘通孔142以及设置在导电焊盘132上的一些接合焊盘通孔。

在操作32处，方法10(图5)进行到将结构100(或已知的良好的管芯或KGD)与其他结构(或其他KGD)接合以形成集成芯片上系统(SoIC)。例如，如在图6C中所示，KGD 100A接合至另一KGD 100B，例如，使用混合接合，其中两个KGD上的接合焊盘146接合在一起，而相应介电层144接合在一起。混合接合工艺是指两个表面的接合，其中每个表面都包含至少两种基本不同的材料(混合表面)。在图6C中所示的示例中，KGD 100A和100B中的每个可以是图6A-1至图6B-4所示的形式之一，或者是通过方法10的实施例制造的其他变体。

在操作34处，方法10(图5)进行进一步的制造步骤。例如，方法10可以形成封装的组件，该封装的组件密封或包括在操作32中接合的KGD，诸如KGD 100A和KGD 100B。例如，方法10可以形成接合焊盘202、凸块或焊球204以及钝化层206以产生SoIC 200，诸如在图6C中所示。

参考图7，方法10从操作28(图1和图2I)或操作27(图3和图4J)进行到操作40。在操作40处，方法10形成置于晶种层134或导电焊盘132上的微凸块。图8A-1和图8A-2示出了其中在图2I中所示的结构100上执行操作40的结构100的示例。参考图8A-1，形成与晶种层134直接接触的微凸块160，并且在微凸块160上形成焊球162。微凸块160可以包括铜或其他合适的金属或金属化合物。焊球162可以包括PbSn或诸如具有锡、铜、银、锌和/或其他金属的无铅焊料材料。在本实施例中，晶种层134或导电焊盘132比微凸块160和焊球162大得多(即，具有大得多的占位面积)。在一些示例中，导电焊盘132的占位面积可以比微凸块160的占位面积大至少5倍。因此，在牺牲测试焊盘136(其具有与导电垫132(诸如在图2G和图4H中所示)大致相同的占位面积)上进行探测比在微凸块160或焊球162上进行探测容易得多。因此，可以通过在牺牲测试焊盘136上进行探测来执行大部分测试，而不是在微凸块160或焊球162上进行探测，以增加测试吞吐量。在完成测试并去除牺牲测试焊盘136之后，形成微凸块160和焊球162。在实施例中，微凸块160和焊球162可以置于晶种层134上(在图8A-1中所示)，或者在替代实施例中，微凸块160和焊料球162可以置于导电焊盘132上(在图8A-2中所示)。在一些实施例中，一些微凸块160和焊球162置于晶种层134上，并且一些微凸块160和焊球162置于导电焊盘132上。图8B-1和8B-2示出了其中在图4J中所示的结构100执行操作40的结构100的示例。参考图8B-1，在实施例中，微凸块160和焊球162置于晶种层134上。参考图8B-2，在省略晶种层134的另一实施例中，微凸块160和焊球162置于导电焊盘132上。

尽管不旨在限制，但是本公开的一个或多个实施例为半导体器件及其形成工艺提供了许多益处。例如，本公开的实施例可以用于以减少的测试时间、增加产量和降低的成本来测试IC管芯。对于另一个示例，本公开的实施例允许在IC管芯上进行探针测试而不会在测试焊盘上留下痕迹，这简化了下游工艺。此外，所公开的方法和结构与SoC工艺和SoIC工艺兼容。

在一个示例方面，本公开针对一种包括半导体管芯的器件。半导体管芯包括器件层、在器件层上方的互连层、在互连层上方的导电焊盘、直接在导电焊盘上的导电晶种层、以及密封导电焊盘和导电晶种层的钝化层。

在器件的一个实施例中，导电焊盘包括铝，以及导电晶种层包括钛铜。在另一实施例中，导电焊盘包括铝、铝铜、铜和钛中的一种；导电晶种层包括钛铜、氮化钛和镍中的一种。

在钝化层是第一钝化层的一些实施例中，器件还包括在互连层上方的第二钝化层，其中导电焊盘穿透第二钝化层并电连接到互连层，其中第一钝化层设置在第二钝化层、导电焊盘和导电晶种层上方。

在一些实施例中，该器件还包括导电部件，该导电部件穿过钝化层并直接置于导电晶种层上。在另一个实施例中，该器件还包括导电部件，该导电部件穿过钝化层并直接置于导电焊盘的区域上。

在一些实施例中，导电晶种层的顶表面是基本平坦的。在一些实施例中，器件还包括接合到半导体管芯的另一个半导体管芯。

在另一示例方面，本公开针对一种方法，该方法包括提供集成电路(IC)管芯，其中该IC管芯包括互连层、在互连层上方的第一钝化层以及在第一钝化层上方并且电连接到互连层的导电焊盘。该方法还包括在导电焊盘上方形成晶种层；以及在晶种层上方形成牺牲测试焊盘；对IC管芯执行测试，其中，执行测试包括使扁平探针尖端与所述牺牲测试焊盘接触；以及在执行测试之后，去除牺牲测试焊盘。

在实施例中，方法还包括在形成晶种层之前，在导电焊盘上方形成图案化的掩模，其中图案化的掩模在导电焊盘正上方提供开口，以及其中在开口内形成晶种层和牺牲测试焊盘。对于进一步的该实施例，该方法还包括在形成牺牲测试焊盘之后并且在执行测试之前，去除图案化的掩模。

在该方法的实施例中，导电焊盘包括铝，晶种层包括钛铜，以及牺牲测试焊盘包括锡。在另一实施例中，导电焊盘包括铝铜、铜和钛中的一种，以及牺牲测试焊盘包括锡(Sn)、铅锡合金(Pb_xSn_1-x)或具有锡(Sn)、银(Ag)和铜(Cu)的化合物。

在实施例中，该方法还包括在第一钝化层、导电焊盘和晶种层上方形成第二钝化层。在进一步实施例中，该方法包括形成穿过第二钝化层并且置于晶种层上的导电部件。在另一个进一步的实施例中，该方法包括形成穿过第二钝化层并且置于导电焊盘的其上未设置晶种层的区域上的导电部件。在另一个进一步的实施例中，该方法包括形成穿过第一和第二钝化层并且置于互连层上的导电部件。在又一个进一步的实施例中，该方法包括在第二钝化层上方形成金属接合焊盘。

在又一个示例方面，本公开针对一种方法。该方法包括提供集成电路(IC)管芯，其中IC管芯包括互连层、在互连层上方的第一钝化层、以及在第一钝化层上方并且电连接到互连层的导电焊盘。该方法还包括在导电焊盘上方形成图案化的掩模，其中图案化的掩模在导电焊盘之上提供开口；在开口中的导电焊盘上方形成晶种层；在开口中的晶种层上方形成牺牲测试焊盘；去除图案化的掩模；对IC管芯执行测试，其中，执行测试包括使牺牲测试焊盘与探针尖端接触；执行测试之后，去除牺牲测试焊盘；以及在第一钝化层、导电焊盘和晶种层上方形成第二钝化层。

在该方法的实施例中，导电焊盘包括铝、铝铜、铜和钛中的一种，以及晶种层包括钛铜、氮化钛和镍中的一种。在实施例中，在形成第二钝化层之后，该方法还包括将IC管芯接合到另一IC管芯。

前述内容概述了几个实施例的部件，使得本领域普通技术人员可以更好地理解本公开的各个方面。本领域普通技术人员应该理解，他们可以容易地将本公开用作设计或修改其他工艺和结构的基础，以实现与本文介绍的实施例相同的目的和/或实现相同的优点。本领域普通技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，它们可以在本文中进行各种改变、替换和变更。