具体实施方式

实施本申请实施例的任一技术方案必不一定需要同时达到以上的所有优点。

为了使本领域的人员更好地理解本申请实施例中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请实施例一部分实施例，而不是全部的实施例。基于本申请实施例中的实施例，本领域普通技术人员所获得的所有其他实施例，都应当属于本申请实施例保护的范围。

静电荷从一个物体向另一个物体未经控制地转移的事件一般被称为静电泄放事件。在发生静电泄放事件时，大量的电荷会在瞬间从外向内灌入芯片，若芯片在运行时遭遇静电泄放事件，或者外部静电耦合的冲击，会导致芯片的系统进入异常状态，影响芯片的正常运行。

为了避免静电通过这部分引脚释放到芯片内部电路，可以在芯片中设置静电泄放保护电路(例如RC钳位静电泄放保护电路，或瞬态抑制二极管静电泄放保护电路等)，并通过静电泄放保护电路进行静电泄放，避免损伤芯片内部电路。其中，可以为保护芯片中处于不同电压域的器件，可以为每个电压域的输入输出接口分别设置对应的静电泄放保护电路。

具体的，如图1所示，静电泄放保护电路包括：电阻R0、电容C0、反相器P0以及N型晶体管N0，其中电阻R0的一端与静电泄放端V0连接，电阻R0的另一端与电容C0的一端连接，电容C0的另一端接地，电阻R0与电容C0的连接处与反相器P0的第一输入端连接，反相器P0的第二输入端与静电泄放端V0连接，反相器P0具有接地端，N型晶体管N0的漏极与静电泄放端V0连接，N型晶体管N0的栅极与反相器P0的输出端连接，N型晶体管N0的源极接地。其中，静电泄放端V0可以与芯片中容易发生静电释放事件的引脚或元器件导通，例如，静电泄放端V0可以与芯片输入接口或芯片输出接口导通，静电泄放保护电路的接地端可以与芯片中允许通过大电流的电源环的接地端导通；又例如，静电泄放端V0可以与输入输出焊盘(IOPAD)的电源引脚连接，静电泄放保护电路的接地端也可以与输入输出焊盘的接地引脚连接，在输入输出焊盘发生静电泄放事件时引导静电在能够通过较大电流的输入输出电源环中进行释放。又例如，静电泄放端V0可以与芯片中电源环的电源端连接，静电泄放保护电路的接地端可以与芯片中电源环的接地端连接。

在图1所示的静电泄放保护电路中，电阻R0与电容C0的连接处与反相器P0的第一输入端连接，电阻R0与电容C0的连接处的电压与反相器P0的第一输入端的电压相同。反相器P0的第二输入端与静电泄放保护电路的静电泄放端V0连接，反相器P0的第二输入端的电压与静电泄放保护电路的静电泄放端V0的电压相同。反相器P0的转折电压与反相器P0的第二输入端的电压成正比。当反相器P0的第一输入端的电压与反相器P0的第二输入端的电压相同时，反相器P0的转折电压小于反相器P0的第一输入端的电压，反相器P0的输出端与反相器P0的接地端导通，反相器P0的输出端输出低电压。当反相器P0的转折电压大于或等于反相器P0的第一输入端的电压时，反相器P0的输出端与反相器P0的第二输入端导通，反相器P0的输出端输出高电压。

在芯片正常工作(即芯片中与静电泄放端V0导通的引脚或器件未发生静电泄放事件时)时，电阻R0与电容C0的连接处的电压与静电泄放端V0的电压相同，反相器P0的第一输入端的电压与反相器P0的第二输入端的电压相同，反相器P0的转折电压小于反相器P0的第一输入端的电压，反相器P0的输出端与反相器P0的接地端导通，反相器P0的输出端输出低电压，N型晶体管N0的栅极接收该低电压，N型晶体管N0的漏极与N型晶体管N0的源极截止，将静电泄放端V0与地断开，避免在芯片正常工作时将静电泄放端V0接地。

在芯片中与静电泄放端V0导通的引脚或器件发生静电泄放事件时，静电泄放端V0的电压上升，反相器P0的转折电压、电阻R0与电容C0的连接处的电压也随之上升，其中反相器P0的转折电压上升速度比电阻R0与电容C0的连接处的电压上升的速度快，当反相器P0的转折电压大于或等于电阻R0与电容C0的连接处的电压(即反相器P0的转折电压大于或等于反相器P0的第一输入端的电压)时，反相器P0的输出端与反相器P0的第二输入端导通，反相器P0的输出端输出高电压，N型晶体管N0的栅极接收该高电压信号，N型晶体管N0的漏极与N型晶体管N0的源极导通，将静电泄放端V0与地导通，将静电泄放端V0处的静电导入地。

虽然通过为芯片配备上述静电泄放保护电路能够避免在发生静电泄放事件时对芯片内部电路造成损坏，但由于无法提前获知静电泄放保护电路是否将要进行静电泄放，也就无法控制芯片针对静电泄放保护电路进行静电泄放采取任何软件或硬件上的防范措施。若缺少这类防范措施，一方面在复杂电磁环境下发生的静电泄放，可能会使芯片中的器件被击穿，导致芯片电流异常，或使芯片彻底损坏等，使芯片出现无法恢复的硬件损伤，另一方面，在静电泄放保护电路进行静电泄放的过程中，放电通路上各节点的电压会发生瞬间变化，芯片可能因此发生一系列的运行错误(例如异常复位，程序死锁等)，虽然这些运行错误是可通过断电或复位等外部干预来恢复的非物理性的损伤，但仍可能导致芯片在系统层面出现更大的错误，从而降低了芯片工作的稳定性，损害了用户体验。

有鉴于此，本申请实施例提供一种静电泄放保护电路及具有静电泄放保护电路的芯片，用以克服现有技术中无法提前获知静电泄放保护电路是否将要进行静电泄放的技术缺陷。

本申请实施例所提供的静电泄放保护电路中，在发生静电泄放事件时，由于在瞬间受到静电高压冲击，RC模块的输入电压会急剧上升，此时RC模块的输出电压、告警模块的告警电压以及泄放模块的泄放电压均增大，其中由于告警电压大于泄放电压，因此告警电压大于RC模块的输出电压的时刻早于泄放电压大于RC模块的输出电压的时刻，确保告警模块先输出静电告警信号，以警示将要进行静电泄放，之后泄放模块才进行静电泄放。因此本申请实施例所提供的静电泄放保护电路能够在进行静电泄放前，输出静电告警信号以警示静电泄放事件即将发生，使芯片能够针对静电泄放事件采取软件或硬件上的防范措施或事后补救措施，降低芯片在静电泄放时出现无法恢复的硬件损伤或运行错误的几率，从而提高了芯片工作的稳定性，改善了用户体验。

下面结合本申请实施例附图进一步说明本申请实施例具体实现。

实施例一

图2为本申请实施例提供的一种静电泄放保护电路的示意性电路结构图，图4为本申请实施例提供的一种静电泄放保护电路的示意性电路结构图，如图2以及图4所示，在本申请实施例一提供的静电泄放保护电路中，静电泄放保护电路包括：RC模块101、告警模块102以及泄放模块103。其中，RC模块101的输入电压增大时其输出电压增大。

告警模块102，接收RC模块101的输入电压以及RC模块101的输出电压，当RC模块101的输入电压增大时告警模块102的告警电压增大，并在告警电压大于或等于RC模块101的输出电压时，输出静电告警信号。

泄放模块103，接收RC模块101的输入电压以及RC模块101的输出电压，在RC模块101的输入电压增大时泄放模块103的泄放电压增大，并在泄放电压大于或等于RC模块101的输出电压时，进行静电泄放，告警电压大于泄放电压。

示例性地，告警模块102输出静电告警信号为告警模块102输出的信号从低电压翻转为高电压。RC模块101的输入端可以与芯片中可能发生静电泄放事件的器件连接，例如，图5所示，RC模块101的输入端可以与输入输出焊盘(IO PAD)的电源引脚VDDIO PAD 110连接。又例如，图6所示，静电泄放保护电路的接地可以与输入输出焊盘(IO PAD)的接地VSSIOPAD 120连接。

RC模块101的输入电压的增大，会引发RC模块101的输入端发生静电泄放事件，例如发生人体模型(Human Body Model，HBM)的静电泄放事件，RC模块101的输入电压会瞬间升高。另外，在RC模块101的输入电压的增大时，RC模块101的输出电压、告警模块102的告警电压以及泄放模块103的泄放电压均增大。

本申请实施例所提供的静电泄放保护电路中，在发生静电泄放事件时，由于在瞬间受到静电高压冲击，RC模块的输入电压会急剧上升，此时RC模块的输出电压、告警模块的告警电压以及泄放模块的泄放电压均增大，其中由于告警电压大于泄放电压，因此告警电压大于或等于RC模块的输出电压的时刻早于泄放电压大于RC模块的输出电压的时刻，确保告警模块先输出静电告警信号，以警示将要进行静电泄放，之后泄放模块才进行静电泄放。因此本申请实施例所提供的静电泄放保护电路能够在进行静电泄放前，输出静电告警信号以警示静电泄放事件即将发生，使芯片能够针对静电泄放事件采取软件或硬件上的防范措施或事后补救措施，降低芯片在静电泄放时出现无法恢复的硬件损伤或运行错误的几率，从而提高了芯片工作的稳定性，改善了用户体验。

实施例二

在实施例一的基础上，本申请实施例二提供的静电泄放保护电路中，告警模块的告警电压的初始值以及泄放模块的泄放电压的初始值均小于RC模块的输出电压的初始值，告警模块的告警电压的增速以及泄放模块的泄放电压的增速均大于RC模块的输出电压的增速。

示例性地，RC模块的输出电压的初始值为当RC模块的输入端未发生静电泄放事件(即静电泄放保护电路所在芯片处于正常运行状态)时，RC模块的输出电压的值。同样的，告警模块的告警电压的初始值可以被理解为当RC模块的输入端未发生静电泄放事件时告警模块的告警电压的值，泄放模块的泄放电压的初始值可以被理解为当RC模块的输入端未发生静电泄放事件时泄放模块的泄放电压的值。

示例性的，图3为本申请实施例提供的一种电压随时间变化的示意图，如图3所示，t0时刻为RC模块的输入端发生静电泄放事件的时刻，在t0时刻之前，静电泄放保护电路所在芯片处于正常运行状态，RC模块的输出电压Vc的初始值与RC模块的输入电压VDD相同，并且在t0时刻之前告警模块的告警电压Vth_inv_det以及泄放模块的泄放电压Vth_inv_clamp均小于RC模块的输出电压Vc，泄放模块的泄放电压Vth_inv_clamp小于告警模块的告警电压Vth_inv_de，在t0时刻前告警模块不会输出静电告警信号且泄放模块也不会进行静电泄放。

在t0时刻RC模块的输入端发生静电泄放事件，RC模块的输入电压VDD开始急剧上升，此时RC模块的输出电压VC、告警模块的告警电压Vth_inv_det以及泄放模块的泄放电压Vth_inv_clamp均开始上升。其中告警模块的告警电压Vth_inv_det以及泄放模块的泄放电压Vth_inv_clamp的增速均大于RC模块的输出电压VC的增速。

由于告警模块的告警电压Vth_inv_det始终大于泄放模块的泄放电压Vth_inv_clamp，在t1时刻告警模块的告警电压Vth_inv_det增大到与RC模块的输出电压VC相同，在t1时刻告警模块输出静电告警信号，在t1时刻后的t2时刻泄放模块的泄放电压Vth_inv_clamp也增大到与RC模块的输出电压VC相同，在t1时刻泄放模块进行静电泄放。

示例性的，在本申请的一个实施例中，如图4所示，RC模块101可以包括串联的第一电阻211与第一电容221，第一电阻211与第一电容221的连接点为RC模块101的输出电压端。告警模块102可以包括第一反相器212。第一反相器212的第一输入端接收RC模块101的输入电压，第一反相器212的第二输入端接收RC模块101的输出电压，在告警电压大于RC模块101的输出电压时，第一反相器212的第一输入端与第一反相器212的输出端导通，输出静电告警信号。泄放模块可以包括第二反相器213以及第一开关单元223。第二反相器213的第一输入端接收RC模块101的输入电压，第二反相器213的第二输入端接收RC模块101的输出电压，在告警电压大于或等于RC模块的输出电压时，第二反相器213的输出端连接第一开关单元223的第一输入端。第一开关单元223的第一输入端连接第二反相器213的输出端，在第二反相器213的输出电压大于第一开关电压时，第一开关单元223导通，以实现静电泄放。

告警电压可以为第一反相器212的转折电压，泄放电压可以为第二反相器213的转折电压。

需要说明的是，反相器的转折电压与反相器的电源电压成正比，且反相器的转折电压小于反相器的电源电压。当反相器的转折电压小于输入反相器的电压时，反相器的输出端与反相器的接地端导通，反相器的输出端输出低电压。当反相器的转折电压大于或等于输入反相器的电压时，反相器的输出端与反相器的电源端电压导通，反相器的输出端输出高电压即电源电压。在本申请的实施例中，第一反相器212通过第一输入端接收电源电压即RC模块101的输入电压，第一反相器212通过第二输入端接收输入电压即RC模块101的输出电压；第二反相器213通过第一输入端接收电源电压即RC模块101的输入电压，第二反相器213通过第二输入端接收输入电压即RC模块101的输出电压。

当第一反向器212由NMOS管与PMOS管组成时，第一反相器212的转折电压Vth_inv_det可以根据确定，其中VDD为第一反相器212的电源电压即RC模块101的输入电压，Vthp为第一反相器212中PMOS管的导通电压，Vthn为第一反相器212中NMOS管的导通电压，βp为第一反相器212中PMOS管的跨导参数，βn为第一反相器212中NMOS管的跨导参数。通过调整NMOS管的宽长比可以调整NMOS管的跨导参数βn，通过调整PMOS管的宽长比可以调整PMOS管的跨导参数βp。而NMOS管的导通电压Vthn以及NMOS管的跨导参数βn可以通过调整NMOS管的制备工艺来进行调整，PMOS管的导通电压Vthp以及PMOS管的跨导参数βp可以通过调整PMOS管的制备工艺来进行调整。通过调整第一反相器212中NMOS管的导通电压Vthn、NMOS管的跨导参数βn、PMOS管的导通电压Vthp以及PMOS管的跨导参数βp，可以对第一反相器212的转折电压Vth_inv_det即告警电压与RC模块101的输入电压的比值进行调整，同时还可以对告警电压的增速与RC模块101的输入电压的增速的比值进行调整。

同样的，当第二反相器213由NMOS管与PMOS管组成时，通过调整第二反相器212中NMOS管的导通电压Vthn1、NMOS管的跨导参数βn1、PMOS管的导通电压Vthp1以及PMOS管的跨导参数βp1，可以对第二反相器213的转折电压Vth_inv_clamp(即泄放电压)与RC模块101的输入电压的比值进行调整，同时还可以对泄放电压的增速与RC模块101的输入电压的增速的比值进行调整。

由于告警电压的初始值可以被理解为当RC模块101的输入端未发生静电泄放事件时告警电压的值，泄放电压的初始值可以被理解为当RC模块101的输入端未发生静电泄放事件时泄放电压的值。而RC模块101的输出电压等于第一电容221上的电压。当RC模块101的输入端未发生静电泄放事件时，第一电容221上的电压等于RC模块101的输入电压，即RC模块101的输出电压的初始值为RC模块101的输入电压，因此根据上述方法调整告警电压与RC模块101的输入电压的比值以及泄放电压与RC模块101的输入电压的比值，使告警电压以及泄放电压均小于RC模块101的输入电压，可以确保告警电压的初始值以及泄放电压的初始值均小于RC模块的输出电压的初始值。

另外，由于RC模块101的输出电压等于RC模块中第一电容221上的电压，第一电容221上的电压不能突变，第一电容221上的电压的增速小于RC模块101的输入电压的增速，从而使RC模块101的输出电压小于RC模块101的输入电压的增速。通过调整告警电压的增速与RC模块101的输入电压的增速的比值、泄放电压的增速与RC模块101的输入电压的增速的比值，可以使告警电压的增速以及泄放电压的增速均大于RC模块101的输入电压的增速，从而确保告警电压的增速以及泄放电压的增速均大于RC模块的输出电压的增速。

通过使告警模块的告警电压的初始值以及泄放模块的泄放电压的初始值均小于RC模块的输出电压的初始值，可以使静电泄放保护电路在初始状态下，告警模块不会输出静电告警信号，泄放模块也不会进行静电泄放，确保静电泄放保护电路不会影响芯片中其他组件的正常工作。而告警模块的告警电压的增速大于RC模块的输出电压的增速，能够使告警模块的告警电压随着时间的增长，增加至大于RC模块的输出电压，使输出告警模块输出静电告警信号；同样的，泄放模块的泄放电压的增速均大于RC模块的输出电压的增速，能够使泄放模块的泄放电压随着时间的增长，增加至大于RC模块的输出电压，使泄放模块进行静电泄放。

实施例三

在实施例一的基础上，如图4所示，本申请实施例三提供的静电泄放保护电路中，静电泄放保护电路包括RC模块101、告警模块102以及泄放模块103。其中，RC模块101包括串联的第一电阻211与第一电容221，第一电容221一端接地，第一电容221的另一端与第一电阻211连接，第一电阻211的另一端为RC模块101的输入电压端，第一电阻211与第一电容221的连接点为RC模块101的输出电压端。

具体的，第一电阻211也可以为多个串联或并联的电阻，本申请的实施例对此不做限制，图4中以第一电阻211为一个电阻为例进行展示。第一电容221也可以为多个串联或并联的电容，本申请的实施例对此不做限制，图4中以第一电容221为一个电容为例进行展示。

串联的第一电阻211与第一电容221形成RC电路结构，当从RC模块101的输入电压端输入的电压增大时，第一电容221上的电压也增大。通过调整第一电阻211的电阻值以及第一电容221的电容值，可以对RC电路结构的充电时间常数进行调整，由于RC电路结构的充电时间常数与第一电容221上的电压的增速正相关，因此通过调整第一电阻211的电阻值以及第一电容221的电容值，可以对第一电容221上的电压的增速即RC模块101的输出电压端所输出电压的增速进行调整。

泄放模块103在泄放电压大于或等于RC模块101的输出电压时进行静电泄放。若RC模块101的输入电压的增速以及泄放电压的增速均不变，通过减慢RC模块101的输出电压端所输出电压的增速，可以提前泄放电压大于或等于RC模块101的输出电压的时刻，即提前泄放模块103进行静电泄放的时刻；通过加快RC模块101的输出电压端所输出电压的增速，可以延迟泄放电压大于或等于RC模块101的输出电压的时刻，即延迟提前泄放模块103进行静电泄放的时刻。

告警模块102在告警电压大于或等于RC模块101的输出电压时输出静电告警信号，若RC模块101的输入电压的增速以及告警电压的增速均不变时，通过减慢RC模块101的输出电压端所输出电压的增速，可以提前告警电压大于或等于RC模块101的输出电压的时刻，即提前告警模块102输出静电告警信号的时刻；通过加快RC模块101的输出电压端所输出电压的增速，可以延迟告警电压大于或等于RC模块101的输出电压的时刻，即延迟告警模块102输出静电告警信号的时刻。

综上所述，通过调整第一电阻211的电阻值以及第一电容221的电容值，可以在RC模块101的输入电压的增速、泄放电压的增速以及告警电压的增速均不变的前提下，对泄放模块103进行静电泄放的时刻以及告警模块102输出静电告警信号的时刻进行调整。

优选的，第一电阻211的电阻值可以为1mΩ，第一电容221的电容值可以为1pF。

实施例四

在实施例一的基础上，如图4所示，本申请实施例四提供的静电泄放保护电路中，静电泄放保护电路包括RC模块101、告警模块102以及泄放模块103。其中，告警模块102包括第一反相器212。第一反相器212，用于通过第一输入端接收RC模块101的输入电压，通过第一反相器212的第二输入端接收RC模块101的输出电压，在告警电压大于RC模块101的输出电压时，第一反相器212的第一输入端与第一反相器212的输出端导通，输出静电告警信号。

具体的，第一反相器212的第一输入端与第一反相器212的输出端导通时，第一反相器212的输出端可以输出RC模块101的输入电压，使静电告警信号为高电压。

第一反相器212可以为互补金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)电路，也可以由至少两个场效应管组成，或由多个逻辑门电路组成等，本申请的实施例在此不对第一反相器212的具体实现方式做出具体限制。

告警电压可以为第二反相器213的转折电压。需要说明的是，反相器的转折电压与反相器的电源电压成正比，且反相器的转折电压小于反相器的电源电压。当反相器的转折电压小于反相器的输入电压时，反相器的输出端接地，反相器的输出端输出低电压。当反相器的转折电压大于或等于输入反相器的电压时，反相器的输出端与反相器的电源端电压导通，反相器的输出端输出高电压即电源电压。在本实施例中，第一反相器212通过第一输入端接收电源电压即RC模块101的输入电压，第一反相器212通过第二输入端接收输入电压即RC模块101的输出电压。

示例性的，当第一反相器212由NMOS管与PMOS管组成时，告警电压可以为第一反相器212的转折电压Vth_inv_det。第一反相器212的转折电压Vth_inv_det可以根据确定，其中VDD为第一反相器212的电源电压即RC模块101的输入电压，Vthp为第一反相器212中PMOS管的导通电压，Vthn为第一反相器212中NMOS管的导通电压，βp为第一反相器212中PMOS管的跨导参数，βn为第一反相器212中NMOS管的跨导参数。通过调整NMOS管的宽长比可以调整NMOS管的跨导参数βn，通过调整PMOS管的宽长比可以调整PMOS管的跨导参数βp。NMOS管的导通电压Vthn以及NMOS管的跨导参数βn可以通过调整NMOS管的制备工艺来进行调整，PMOS管的导通电压Vthp以及PMOS管的跨导参数βp可以通过调整PMOS管的制备工艺来进行调整。通过调整第一反相器212中NMOS管的导通电压Vthn、NMOS管的跨导参数βn、PMOS管的导通电压Vthp以及PMOS管的跨导参数βp，可以对第一反相器212的转折电压Vth_inv_det即告警电压与RC模块101的输入电压的比值进行调整，同时还可以对告警电压的增速与RC模块101的输入电压的增速的比值进行调整。

可选地，在本申请的一个实施例中，第一反相器212在告警电压小于RC模块101的输出电压时，第一反相器212的接地端与第一反相器212的输出端导通。

具体的，由于告警电压小于RC模块101的输出电压时，可以理解为静电泄放事件已经结束，第一反相器212在告警电压小于RC模块101的输出电压时，第一反相器212的接地端与第一反相器212的输出端导通，第一反相器212的输出端的输出电压为0，当第一反相器212的输出端的输出电压为0时，可以认为第一反相器212的输出端未输出静电告警信号，从而在静电泄放事件结束后不再报警，避免芯片在静电泄放事件已经结束后执行不需要的处理操作，节省了芯片的处理资源。

实施例五

在实施例一的基础上，如图4所示，本申请实施例五提供的静电泄放保护电路中，静电泄放保护电路包括RC模块101、告警模块102以及泄放模块103。其中，泄放模块包括第二反相器213以及第一开关单元223。

第二反相器213的第一输入端接收RC模块101的输入电压，第二反相器213的第二输入端接收RC模块101的输出电压，在告警电压大于或等于RC模块的输出电压时，第二反相器213的输出端连接第一开关单元223的第一输入端。

第一开关单元223的第一输入端连接第二反相器213的输出端，在第二反相器213的输出电压大于第一开关电压时，第一开关单元223导通，以实现静电泄放。

具体的，第一开关单元223的第二输入端与RC模块101的输入端连接，第一开关单元223的输出端接地，当第二反相器213的输出电压大于第一开关电压时，第一开关单元223的第二输入端与第一开关单元223的输出端导通，将RC模块101的输入端处的静电导向地，以实现静电泄放。

泄放电压可以为第二反相器213的转折电压。需要说明的是，反相器的转折电压与反相器的电源电压成正比，且反相器的转折电压小于反相器的电源电压。当反相器的转折电压小于反相器的输入电压时，反相器的输出端接地，反相器的输出端输出低电压。当反相器的转折电压大于或等于输入反相器的电压时，反相器的输出端与反相器的电源端电压导通，反相器的输出端输出高电压即电源电压。在本实施例中，第二反相器213通过第一输入端接收电源电压即RC模块101的输入电压，第二反相器213通过第二输入端接收输入电压即RC模块101的输出电压。

示例性的，当第二反向器213由NMOS管与PMOS管组成时，第二反相器213的转折电压Vth_inv_clamp可以根据确定，其中VDD为第二反向器213的电源电压即RC模块101的输入电压，Vthp1为第二反向器213中PMOS管的导通电压，Vthn1为第二反向器213中NMOS管的导通电压，βp1为第二反向器213中PMOS管的跨导参数，βn1为第二反向器213中NMOS管的跨导参数。通过调整NMOS管的宽长比可以调整NMOS管的跨导参数βn1，通过调整PMOS管的宽长比可以调整PMOS管的跨导参数βp1。而NMOS管的导通电压Vthn1以及NMOS管的跨导参数βn1可以通过调整NMOS管的制备工艺来进行调整，PMOS管的导通电压Vthp1以及PMOS管的跨导参数βp1可以通过调整PMOS管的制备工艺来进行调整。通过调整第二反向器213中NMOS管的导通电压Vthn1、NMOS管的跨导参数βn1、PMOS管的导通电压Vthp1以及PMOS管的跨导参数βp1，可以对第二反向器213的转折电压Vth_inv_clamp即泄放电压与RC模块101的输入电压的比值进行调整，同时还可以对告警电压的增速与RC模块101的输入电压的增速的比值进行调整。

第一开关单元223可以由一个或多个晶体管组成，在第一开关单元223包括多个晶体管时，多个晶体管可以在第二反相器213的输出电压大于第一开关电压时分别做出相应的开关动作，使第一开关单元223导通。本申请的实施例不对第一开关单元223的组成做出具体限定。在图4中，以第一开关单元223包括单个N型晶体管为例进行说明，其中N型晶体管的栅极接收第二反相器213的输出电压，N型晶体管的漏极与RC模块101的输入端连接，N型晶体管的源极接地，当N型晶体管的栅极处的电压大于第一开关电压时，N型晶体管的漏极与N型晶体管的源极导通，通过N型晶体管将RC模块101的输入端处的静电导向地，以实现静电泄放。

实施例六

在实施例一至五中任一个实施例的基础上，图7为本申请实施例提供的一种静电泄放保护电路的示意性电路结构图，如图7所示，本申请实施例六提供的静电泄放保护电路中，静电泄放保护电路包括RC模块101、告警模块102以及泄放模块103。其中，静电泄放保护电路还包括脉冲扩展告警模块104，脉冲扩展告警模块104对静电告警信号延时，输出持续时间大于静电告警信号的持续时间的延时静电告警信号。

具体的，静电泄放事件的持续时间往往较短(例如，静电泄放事件在持续约100nS后逐渐消失)，告警信号发生时，芯片采取硬件上的防范措施的速度可能很快，但软件处理的速度可能无法及时针对告警信号做出响应，通过脉冲扩展告警模块104对静电告警信号延时，输出持续时间大于静电告警信号的延时静电告警信号，可以方便微控制单元MCU或静电泄放保护电路所在芯片中用于处理静电泄放事件的电路模块在未及时针对告警信号做出响应时，针对持续时间大于静电告警信号的延时静电告警信号做出响应，例如进行后续纠错等，从而提高了芯片工作的稳定性，改善了用户体验。

实施例七

在实施例六的基础上，图8为本申请实施例提供的一种脉冲扩展告警模块的示意性电路结构图，如图7以及图8所示，本申请实施例七提供的静电泄放保护电路中，静电泄放保护电路包括RC模块101、告警模块102、泄放模块103以及脉冲扩展告警模块104，其中脉冲扩展告警模块104包括第二开关单元114、第三开关单元124、第二电容134、第三反相器144。

第二开关单元114，在第二开关单元114的第一输入端接收静电告警信号时导通，在第二开关单元114的第一输入端未接收静电告警信号时断开。

第三开关单元124，在第三开关单元124的第一输入端接收静电告警信号时断开，在第三开关单元124的第一输入端未接收静电告警信号时导通。

第二电容134，用于在第二开关单元114断开且第三开关单元134导通时充电，在第二开关单元114导通且第三开关单元134断开时放电。

第三反相器144的第一输入端接收第二电容134的电压，在第二电容134的电压小于脉冲扩展电压时，输出延时静电告警信号。

具体的，第二开关单元114的第一输入端与告警模块102的输出端连接，第二开关单元114的第二输入端与第二电容134的第一端连接，第二开关单元114的输出端接地。第三开关单元124的第一输入端与告警模块102的输出端连接，第三开关单元124的第二输入端接收RC模块101的输入电压，第三开关单元124的输出端与第二电容134第一端连接，第二电容134第二端接地。第三反相器144的第二输入端接收RC模块101的输入电压，第三反相器144具有接地端。

当告警模块102的输出端输出静电告警信号时，第二开关单元114的第一输入端接收告警模块102的输出端输出的静电告警信号，第二开关单元114的第二输入端与第二开关单元114的输出端导通，将第二电容134的第一端接地，同时第三开关单元124的第一输入端接收告警模块102的输出端输出的静电告警信号，第三开关单元124的第二输入端与第三开关单元124的输出端断开，第三开关单元124的输出端未向第二电容134的第一端输出任何电压，第二电容134的第一端进行放电，使第二电容134的电压处于小于脉冲扩展电压的状态，第三反相器144的第一输入端接收第二电容134的电压，通过第三反相器144的输出端输出延时静电告警信号。

当告警模块102的输出端未输出静电告警信号时，第二开关单元114的第一输入端未接收告警模块102的输出端输出的静电告警信号，第二开关单元114的第二输入端与第二开关单元114的输出端断开，使第二电容134第一端与地断开，同时第三开关单元124的第一输入端未接收告警模块102的输出端输出的静电告警信号时，第三开关单元124的第二输入端与第三开关单元124的输出端导通，通过第三开关单元124的输出端向第二电容134第一端输出RC模块101的输入电压，对第二电容134进行充电使第二电容134的电压增大。第三反相器144的第一输入端接收第二电容134的电压，当第二电容134的电压未增大至大于或等于脉冲扩展电压时，第三反相器144仍输出延时静电告警信号；当第二电容134的电压增大至大于或等于脉冲扩展电压时，第三反相器144停止输出延时静电告警信号，其中从告警模块102的输出端未输出静电告警信号的时刻开始，到第二电容134的电压增大至大于或等于脉冲扩展电压的时刻为止的时间长度，可以理解为延时静电告警信号的持续时间与静电告警信号的持续时间之间的时间差。

需要说明的是，第三反相器144输出延时静电告警信号的时刻晚于告警模块102输出静电告警信号的时刻，但两个时刻之间的时间差非常短，可以被忽略。

第二开关单元114可以由一个或多个晶体管组成，在第二开关单元114包括多个晶体管时，多个晶体管可以在第二开关单元114的第一输入端接收静电告警信号时分别做出相应的开关动作使第二开关单元114导通，也可以在第二开关单元114的第一输入端未接收静电告警信号时分别做出相应的开关动作使第二开关单元114断开。本申请的实施例不对第二开关单元114的组成做出具体限定。

第三开关单元124可以由一个或多个晶体管组成，在第三开关单元124包括多个晶体管时，多个晶体管可以在第三开关单元124的第一输入端接收静电告警信号时分别做出相应的开关动作使第三开关单元124导通，也可以在第三开关单元124的第一输入端未接收静电告警信号时分别做出相应的开关动作使第三开关单元124断开。本申请的实施例不对第三开关单元124的组成做出具体限定。第二电容134也可以包括多个串联或并联的电容，本申请的实施例对此不做限制。

第三反相器144可以为互补金属氧化物半导体电路，也可以由至少两个场效应管组成，或由多个逻辑门电路组成等，本申请的实施例在此不对第三反相器144的具体实现方式做出具体限制。

其中，脉冲扩展电压可以为第三反相器144的转折电压。需要说明的是，反相器的转折电压与反相器的电源电压成正比，且反相器的转折电压小于反相器的电源电压。当反相器的转折电压小于反相器的输入电压时，反相器的输出端接地，反相器的输出端输出低电压。当反相器的转折电压大于或等于输入反相器的电压时，反相器的输出端与反相器的电源端电压导通，反相器的输出端输出高电压即电源电压。在本实施例中，第三反相器144通过第二输入端接收电源电压即RC模块101的输入电压，第三反相器144通过第一输入端接收输入电压即第二电容134的电压。

示例性的，当第三反相器144由NMOS管与PMOS管组成时，脉冲扩展电压可以为第三反相器144的转折电压Vth_inv_pulse。第三反相器144的转折电压Vth_inv_pulse可以根据确定，其中VDD为第三反相器144的电源电压即RC模块101的输入电压，Vthp2为第三反相器144中PMOS管的导通电压，Vthn2为第三反相器144中NMOS管的导通电压，βp2为第三反相器144中PMOS管的跨导参数，βn2为第三反相器144中NMOS管的跨导参数。通过调整NMOS管的宽长比可以调整NMOS管的跨导参数βn2，通过调整PMOS管的宽长比可以调整PMOS管的跨导参数βp2。而NMOS管的导通电压Vthn2以及NMOS管的跨导参数βn2可以通过调整NMOS管的制备工艺来进行调整，PMOS管的导通电压Vthp2以及PMOS管的跨导参数βp2可以通过调整PMOS管的制备工艺来进行调整。通过调整第三反相器144中NMOS管的导通电压Vthn2、NMOS管的跨导参数βn2、PMOS管的导通电压Vthp2以及PMOS管的跨导参数βp2，可以对第三反相器144的转折电压Vth_inv_pulse即脉冲扩展电压与RC模块101的输入电压的比值进行调整，同时还可以对脉冲扩展电压的增速与RC模块101的输入电压的增速的比值进行调整。

需要说明的是，由于在第二电容134的电压充电到大于或等于脉冲扩展电压时(即第二电容134的电压增大至大于或等于脉冲扩展电压时)，输入第三反相器144的第一输入端的电压大于或等于脉冲扩展电压，第三反相器144停止输出延时静电告警信号，因此通过调整第二电容134的电压的充电速度，可以调整延时静电告警信号的持续时间。其中，通过调整第三开关单元124的第一输入端与第三开关单元124的输出端之间的电阻值以及第二电容134的电容值，可以调整第三开关单元124与第二电容134之间的RC时间常数，从而对第二电容134的充电速度进行调整。

实施例八

在实施例七的基础上，如图7以及图8所示，本申请实施例八提供的静电泄放保护电路中，静电泄放保护电路包括RC模块101、告警模块102、泄放模块103以及脉冲扩展告警模块104，其中脉冲扩展告警模块104包括第二开关单元114、第三开关单元124、第二电容134、第三反相器144。其中第三反相器114的第二输入端与RC模块101的输入电压端连接，在第二电容134的电压小于脉冲扩展电压时，第三反相器144的第二输入端与第三反相器144的输出端导通。

其中，第三反相器144的第二输入端接收RC模块101的输入电压，在第三反相器144的第一输入端接收的第二电容134的电压小于脉冲扩展电压时，第三反相器144的第二输入端与第三反相器144的输出端导通，第三反相器144的输出端输出RC模块101的输入电压信号，使延时静电告警信号为高电压，确保延时静电告警信号的电压值能够满足需求。

进一步的，在第三反相器144的第一输入端接收的第二电容134的电压大于或等于脉冲扩展电压时，第三反相器144的接地端与第三反相器144的输出端导通，延时静电告警信号为高电压，第三反相器144的输出端停止输出延时静电告警信号。

实施例九

在实施例八的基础上，如图7以及图8所示，本申请实施例九提供的静电泄放保护电路中，静电泄放保护电路包括RC模块101、告警模块102、泄放模块103以及脉冲扩展告警模块104，其中脉冲扩展告警模块104包括第二开关单元114、第三开关单元124、第二电容134、第三反相器144。

其中第三开关单元124包括P型晶体管，P型晶体管的栅极接收所述静电告警信号，P型晶体管的漏极接收RC模块11的输入电压，P型晶体管的源极与第二电容134连接，P型晶体管在静电告警信号大于或等于第一开关阈值时导通。

由于在芯片中设置晶体管的工艺较为成熟，成本较低，第三开关单元144包括P型晶体管，可以在制造成本较低的前提下使第三开关单元144实现在静电告警信号大于或等于第一开关阈值时导通的功能。

实施例十

在实施例八的基础上，如图7以及图9所示，本申请实施例十提供的静电泄放保护电路中，静电泄放保护电路包括RC模块101、告警模块102、泄放模块103以及脉冲扩展告警模块104，其中脉冲扩展告警模块104包括第二开关单元114、第三开关单元124、第二电容134、第三反相器144。

其中第三开关单元124包括n个P型晶体管，n≥2，其中n为自然数，n个P型晶体管的栅极接收静电告警信号，n个P型晶体管中第一级P型晶体管的漏极接收RC模块11的输入电压，n个P型晶体管中前一级P型晶体管的源极与相邻后一级P型晶体管的漏极连接，n个P型晶体管中第n级P型晶体管的源极与第二电容134连接，n个P型晶体管在静电告警信号大于或等于第一开关阈值时导通。

通过第三开关单元144包括n个P型晶体管，n≥2，与第三开关单元144仅包括一个晶体管相比，可以使第三开关单元144在静电告警信号大于或等于第一开关阈值时导通的同时，提高第三开关单元144的电阻，延长第二电容134的充电时间，从而延长延时静电告警信号的持续时间，与通过调整第二电容134的结构或在第三开关单元144中设置电阻，以延长延时静电告警信号持续时间的方案相比较，该方案成本较低。

实施例十一

图10为本申请实施例提供的一种静电泄放保护电路的示意性电路结构图，如图10所示，在实施例一的基础上，本申请实施例十一提供的静电泄放保护电路中，静电泄放保护电路还包括处理模块200。

处理模块200接收静电告警信号，并响应于静电告警信号执行静电泄放防范方法以及静电泄放补救方法中至少一种。

静电泄放防范方法包括暂停处理模块200当前执行的程序。

静电泄放补救方法包括在静电告警信号结束后重新发送处理模块200在静电泄放时间区间内所发送的数据，静电泄放时间区间为处理模块200收到静电告警信号的时刻与处理模块200停止收到静电告警信号的时刻之间的时间区间。

具体的，处理模块200可以为微控制单元(Micro Controller Unit，MCU)，也可以为静电泄放保护电路所在芯片中用于处理静电泄放事件的电路模块。

本申请实施例所提供的静电泄放保护电路中，处理模块200接收静电告警信号，并响应于静电告警信号执行静电泄放防范方法以及静电泄放补救方法中至少一种。其中静电泄放防范方法包括暂停处理模块200当前执行的程序，通过执行静电泄放防范方法，可以避免因发生静电泄放事件而导致处理模块200当前执行的程序出错。而处理模块200在静电泄放时间区间内所发送的数据可能因受静电泄放事件影响而出错，通过在静电告警信号结束后重新发送这部分数据，可以使接收处理模块200所发送数据的模块能够获取处理模块200发送的未出错的数据。

实施例十二

在实施例一至十一中任意一个实施例的基础上，如本申请实施例十二提供一种具有静电泄放保护电路的芯片，该芯片包括实施例一至十二中任意一个实施例中任意一个实施例所提供的静电泄放保护电路。

本申请实施例所提供的芯片包括静电泄放保护电路，在该静电泄放保护电路中，在发生静电泄放事件时，由于在瞬间受到静电高压冲击，RC模块的输入电压会急剧上升，此时RC模块的输出电压、告警模块的告警电压以及泄放模块的泄放电压均增大，其中由于告警电压大于泄放电压，因此告警电压大于或等于RC模块的输出电压的时刻早于泄放电压大于或等于RC模块的输出电压的时刻，确保告警模块先输出静电告警信号，以警示将要进行静电泄放，之后泄放模块才进行静电泄放。因此本申请实施例所提供的静电泄放保护电路能够在进行静电泄放前，输出静电告警信号以警示静电泄放事件即将发生，使芯片能够针对静电泄放事件采取软件或硬件上的防范措施或事后补救措施，降低芯片在静电泄放时出现无法恢复的硬件损伤或运行错误的几率，从而提高了芯片工作的稳定性，改善了用户体验。

为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个硬件中实现。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。