发明内容

本发明的目的是提供一种具有低栅极路径电感的紧凑型功率半导体模块。

这个目的通过独立权利要求的主题来实现。从从属权利要求和以下描述中，另外的示例性实施例是显而易见的。

本发明涉及一种功率半导体模块。功率半导体模块可以是这样的器件，其将一个或多个功率半导体芯片与电导体和端子机械地和电气地互连，使得功率半导体模块可以被用作用于较大机器的构建块，诸如整流器、逆变器、电驱动器等。特别地，功率半导体模块可以用于电动或混合动力车辆的电逆变器，即，用于从来自电池的DC电压为电动机生成AC电压。

功率半导体模块和/或功率半导体芯片中的术语“功率”可以涉及处理大于10A的电流和/或大于100V的能力。

根据本发明的实施例，功率半导体模块包括具有被分隔成导电区域的主导电层的主衬底。例如，主衬底可以是DBC(direct bonded copper，直接覆铜)衬底。主衬底可以包括绝缘层，该绝缘层可以由陶瓷制成，导电层沉积在该绝缘层上，该导电层可以由铜制成。

根据本发明的实施例，功率半导体模块包括功率半导体芯片，其中每个功率半导体芯片具有第一功率电极、第二功率电极和栅极电极，其中每个功率半导体芯片利用第一功率电极结合到主导电层，并且其中第一组的功率半导体芯片经由第二功率电极并联连接，第二组的功率半导体芯片经由第二功率电极并联连接。功率半导体芯片可以是SiC芯片。功率电极可以是发射极电极和集电极电极。功率电极可以基本覆盖芯片的侧部。在一侧处，芯片可以被功率电极和栅极电极覆盖。

芯片可以互连以形成半桥。第一组的芯片可以形成半桥的高侧开关或低侧开关。第二组的芯片可以形成高侧开关或低侧开关中的另一个。

根据本发明的实施例，功率半导体模块包括电连接到第一组中的功率半导体芯片的第一电极、第二电极或栅极电极中的一个的第一控制导体，以及电连接到第二组中的功率半导体芯片的第一电极、第二电极或栅极电极中的一个的第二控制导体。例如，第一控制导体和第二控制导体可以是栅极导体。然而，也可能控制导体中的一个或两个是辅助发射极导体或用于引导其它信号的导体。

每个控制导体可以包括主导电层的控制导体区域。模块的芯片和/或端子可以连接到这些导体区域。

根据本发明的实施例，功率半导体模块包括第一绝缘层和第一绝缘层上的第一导电层，其中第一控制导体的至少一部分由第一导电层的至少一部分提供；以及包括第二绝缘层和第二绝缘层上的第二导电层，其中第二控制导体的至少一部分由第二导电层的至少一部分提供。

第一控制导体可以将电极(诸如功率电极或栅极电极中的一个)与第一控制端子连接。类似地，第二控制导体可以将电极(诸如功率电极中的一个或栅极电极)与第二控制端子连接。第一控制导体可以被视为模块的第一控制迹线。第二控制导体可以被视为模块的第二控制迹线。

主衬底的控制导体区域可以连接到第一和第二导电区域。第一绝缘层可以附接到主衬底的主导电层，并且第二绝缘层可以附接到第一绝缘层上的第一导电层。

根据本发明的实施例，主导电层、第一绝缘层、第一导电层、第二绝缘层和第二导电层相对于彼此叠置。从到衬底上的视野，第一和第二导电层(以及主导电区域)可以彼此重叠，这可以减小用于控制导体的模块的面积。

彼此电绝缘的叠置导电层可以被视为多级控制导体布置。

此外，利用叠置的导电层，可以实现控制导体的路径的交叉。这种交叉可以在没有长引线结合的情况下实现，其必须横跨在模块的其他部分上。

利用这种布置，可以增加功率半导体模块(例如SiC半桥)的功率密度。高功率密度可以通过减少控制导体(诸如栅极迹线)所需的空间来实现，这些控制导体例如将半导体栅极与模块端子连接在一起。

附加地，利用控制导体的布置，可以在不改变衬底大小的情况下增加模块的热性质。替代性地，可以减小衬底大小，同时保持热性能。当控制导体是栅极导体时，可以实现低电感栅极连接，如可能快速开关器件所需要的那样。

通过使用多级控制导体布置，由控制导体占据的模块面积可以显著减少。因此，总衬底大小可以减小，而芯片的面积可以保持恒定。利用这一方面，功率密度可以得到增强，这对于空间要求高的应用来说是朝向高度紧凑型模块布局迈出的重要步骤。

代替减小衬底大小，可以增加用于芯片放置的模块面积。利用这一方面，传热阻力可以降低，从而导致提高的冷却效率。更高的冷却效率可以增强模块的电流额定值。替代性地，更大的模块面积也可以便于放置更多的芯片，这将相应地增加电流能力。

最后，使用控制导体的多级布置可以提供低电感和节省空间的替代性方案作为设计基础，并且因此可以减少设计工作量。

多层布置可以设置有附接到主衬底上的一个、两个或更多个附加衬底。

例如，第一绝缘层和第一导电层可以由第一衬底提供。第二绝缘层和第二导电层可以由第二衬底提供。第一衬底和/或第二衬底可以是DBC(直接覆铜)衬底、DBA(directbonded aluminum，直接覆铝)衬底、AMB(Active metal bracing，活性金属支撑)陶瓷衬底、PCB(printed circuit board，印刷电路板)、LTCC(Low Temperature Cofired Ceramics，低温共烧陶瓷)衬底、层压母线、柔性箔等。

替代性地，第一绝缘层、第一导电层、第二绝缘层和第二导电层可以由一个衬底提供，诸如多层电路板。与DBC主衬底相结合使用分离的多层衬底(例如制造为印刷电路板)可以将用于温度不敏感零件(诸如栅极迹线)的廉价且成熟的多层PCB技术与具有优异热性能的DBC主衬底相结合。

根据本发明的实施例，第一导电层包括第一长型条带，并且第二导电层包括第二长型条带。条带可以是导电层的一部分，其至少是宽度的5倍。条带可以是穿过模块的控制导体迹线的一部分。

第一长型条带(即，第一控制导体的一部分)和第二长型条带(即，第二控制导体的一部分)可以彼此平行行进。这可以降低控制环路的电感，因为可以降低它们耦合到磁场的有效面积。

一般而言，多层控制导体布置可以用于不同的迹线拓扑结构。例如，第一和第二导电层中的每一个可以包括没有kelvin发射极(即连接一个组的功率半导体的发射极和辅助发射极端子的辅助发射极导体)的单个信号迹线。还可能的是第一和第二导电层中的每一个包括栅极导体迹线和辅助发射极迹线。还可能的是，控制导体被布置成使得两个发射极迹线被布置在栅极迹线旁边(或上方和下方)，这可能导致发射极迹线和栅极迹线的同轴布置。

根据本发明的实施例，第一控制导体是第一栅极导体，并且电连接到第一组的功率半导体芯片的栅极电极。而且，第二控制导体可以是第二栅极导体，并且可以电连接到第二组的功率半导体芯片的栅极电极。例如，在这两种情况下，电连接还可以在主衬底的主导电层的栅极导体区域中进行，该栅极导体区域可以经由引线结合与相应的第一和第二导电层连接。

可能的是第一组的芯片形成半桥的高侧开关，并且第二组的芯片形成半桥的低侧开关(反之亦然)。第一栅极导体和/或第一导电层可以电连接到第一组的芯片的栅极，即电连接到高侧开关或低侧开关。第二栅极导体和/或第二导电层可以电连接到第二组的芯片的栅极，即电连接到低侧开关或高侧开关。

根据本发明的实施例，第一控制导体是电连接到第一或第二组的功率半导体芯片的栅极电极的栅极导体，并且第二控制导体是电连接到第一或第二组的功率半导体芯片的第一和第二功率电极中的一个的辅助发射极导体。发射极导体可以连接到相应芯片的发射极电极。可能的是连接到同一组的芯片的栅极导体和发射极导体两者被引导为相互叠置。还可能的是发射极导体被引导在栅极导体上方，即相对于主衬底在比栅极导体更高的水平上。

根据本发明的实施例，第一控制导体是电连接到第一组或第二组的功率半导体芯片的第一和第二功率电极中的一个的辅助发射极导体，并且第二控制导体是电连接到第一或第二组的功率半导体芯片的栅极电极的栅极导体。可能的是，发射极导体可能被引导在栅极导体之下，即相对于主衬底在比栅极导体更低的水平上。

根据本发明的实施例，第一导电层提供第一栅极导体区域和第一辅助发射极导体区域。第二导电层可以提供第二栅极导体区域和第二辅助发射极导体区域。在这种布置中，栅极导体区域和发射极导体区域可以彼此挨着布置。栅极导体区域和发射极导体区域可以相对于主衬底布置在同一水平上。

根据本发明的实施例，第一栅极导体区域和第二栅极导体区域彼此叠置。当从模块上方观察时，栅极导体可以彼此重叠。而且，第一辅助发射极导体区域和第二辅助发射极导体区域可以彼此叠置。当从模块上方观察时，辅助发射极导体可以彼此重叠。

根据本发明的实施例，第一辅助发射极导体区域设置在第一栅极导体区域的两侧上。而且，第二辅助发射极导体区域可以设置在第二栅极导体区域的两侧上。换句话说，辅助发射极导体区域和相对应的栅极导体区域可以平行于主衬底同轴布置。

根据本发明的实施例，第一导电层提供电连接到第一组中的功率电极的第一辅助发射极导体区域和连接到第二组中的功率电极的第二辅助发射极导体区域。在这种布置中，用于不同芯片组的辅助发射极导体区域可以相对于主衬底布置在一个水平上。

根据本发明的实施例，第二导电层提供电连接到第一组中的栅极电极的第一栅极导体区域和连接到第二组中的栅极电极的第二栅极导体区域。在这种布置中，用于不同芯片组的栅极导体区域可以相对于主衬底布置在一个水平上。

根据本发明的实施例，第一栅极导体区域和第一辅助发射极导体区域彼此叠置，和/或第二栅极导体区域和第二辅助发射极导体区域彼此叠置。换句话说，用于不同芯片组的栅极导体区域可以相对于主衬底布置在第一水平上，而用于不同芯片组的辅助发射极导体区域可以相对于主衬底布置在第二水平上。

根据本发明的实施例，功率半导体模块还包括与第一导电层和第二导电层叠置的第三导电层，第三导电层提供一个或多个第三导电区域。一般而言，可能的是使用两个以上的叠置导电层来传输控制信号。

根据本发明的实施例，第一导电层提供第一辅助发射极导体区域和第二辅助发射极导体区域。第二导电层可以提供第一栅极导体和第二栅极导体区域。第三导电层可以提供电连接到第一辅助发射极导体区域的第三辅助发射极导体区域和电连接到第二辅助发射极导体区域的第四辅助发射极导体区域。

第一辅助发射极导体区域、第一栅极导体区域和第三辅助发射极导体区域可以彼此叠置。以这种方式，第一和第三辅助发射极导体区域和相对应的第一栅极导体区域可以在正交于主衬底的方向上同轴布置。

而且，第二辅助发射极导体区域、第二栅极导体区域和第四辅助发射极导体区域可以彼此叠置。以这种方式，第二和第四辅助发射极导体区域和相对应的第二栅极导体区域可以在正交于主衬底的方向上同轴布置。

根据本发明的实施例，中间导电层布置在第一导电层和第二导电层之间。这个中间导电层可以将第一导电层和第二导电层彼此电屏蔽。

中间导电层可以是电浮置的。这可能意味着中间导电层与模块的其他部分电断开。中间层也可以处于限定的电势，例如用于辅助电源。中间层也可以连接到控制迹线和/或可以适于和/或用于传导控制信号。

根据本发明的实施例，主衬底的主导电层包括提供第一控制导体的一部分的第一控制导体区域。第一控制导体区域可以是第一栅极导体区域或第一辅助发射极导体区域。第一控制导体区域可以通过至少一个引线结合与第一导电层连接。

根据本发明的实施例，主衬底的主导电层包括提供第二控制导体的一部分的第二控制导体区域。第二控制导体区域可以是第二栅极导体区域或第二辅助发射极导体区域。第二控制导体可以通过至少一个引线结合与第二导电层连接。

这些引线结合不需要横跨在其他导体上方。引线结合可以互连彼此直接挨着布置的导电层，这可以导致较短的引线结合和低电感。

根据本发明的实施例，主导电层包括主层栅极导体区域和两个主层辅助发射极导体区域，这两个主层辅助发射极导体区域布置在主层栅极导体区域的两侧上。主衬底的这些导体区域可以同轴地布置在主衬底上。

根据本发明的实施例，主层栅极导体区域与第一和第二栅极导体区域中的一个电互连，其中主层辅助发射极导体区域与第一和第二辅助发射极导体区域中的一个电互连。这种连接可以经由引线结合来完成，该引线结合也可以很短，因为它们直接连接相邻的导电区域。

根据本发明的实施例，主层栅极导体区域和主层辅助发射极导体区域被布置成使得它们面向朝向第一和第二栅极导体区域中的一个以及第一和第二辅助发射极导体区域中的一个。换句话说，同轴导体布置的相对应的导体可以并排放置，每个引线结合的这种互连可以变短。

根据本发明的实施例，功率半导体芯片被布置在平行的行中，并且第一导电层和第二导电层被布置在行的侧部上并且与行正交地行进。一个或多个行可以提供第一组的芯片和/或一个或多个行可以提供第二组的芯片。叠置的控制导体布置可以放置在这些行的旁边，并且可以用于收集不同行的控制信号。特别地，当控制端子与芯片行相对布置时，叠置的控制导体布置可以用于将来自端子的控制信号分配到不同的行。叠置的第一和第二导电层提供了控制信号路径的交叉。

根据本发明的实施例，第一组的功率半导体芯片布置在两个平行的第一行中，并且第二组的功率半导体芯片布置在两个平行的第二行中，这两个平行的第二行布置在第一行之间。第二组可以是半桥的低侧，并且第一组可以是半桥的高侧。以这种方式，芯片可以同轴布置和/或通过模块的电流路径可以由具有相反电流取向的两个环路构成。

主导电层的第一主层栅极导体区域可以布置在半导体芯片的行的外部，并且电连接到第一导电层。第一导电层可以电连接到第一组中的芯片的所有栅极。第一导电层也可以电连接到模块的第一栅极端子。

第二主层栅极导体区域可以布置在半导体芯片的第二行之间，并且电连接到第二导电层。第二主层栅极导体区域可以由附接到主衬底上的衬底提供。第二主层导电区域可以电连接到第二组的芯片的所有栅极。第二主层导电层也可以电连接到模块的第二栅极端子。

以这样的方式，栅极信号分布可以非常紧凑，并且可以具有低电感。

参考下文描述的实施例，本发明的这些和其他方面将变得显而易见并得以阐明。