具体实施方式

图1A是示出根据公开的实施例的半导体芯片100的剖视图，图1B是示出根据公开的实施例的半导体芯片100的顶部连接垫的剖视图。详细地，图1B是示出图1A的放大后的区域B的剖视图。

参照图1A和图1B，半导体芯片100可以包括半导体基底110和设置在有效表面上的顶部连接垫122，所述有效表面是半导体基底110的顶表面。

半导体基底110可以包括基体基底，各种导电层和绝缘层形成并且图案化在基体基底上。基体基底可以是从晶片的一部分切割的并且可以是例如晶体半导体材料，诸如硅(Si)。可选地，半导体基底110的基体基底可以由诸如锗(Ge)的另一晶体半导体材料形成，和/或可以包括诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)的化合物晶体半导体材料。半导体基底110可以包括有效表面和与有效表面相对的非有效表面，例如，半导体基底110的底表面。例如，半导体基底110的基体基底可以包括一个或更多个导电区域(例如，杂质掺杂阱)以及用于使各种导电区域彼此分离/隔离的诸如浅沟槽隔离(STI)结构的各种隔离结构。

在说明书中，半导体基底的顶表面和底表面可以分别表示半导体基底的有效表面和非有效表面。也就是说，即使当半导体基底的有效表面在最终产品中设置在非有效表面下(即，在现实世界中有效表面被定向为面朝下)时，半导体基底的有效表面也被认为是半导体基底的顶表面，并且半导体基底的非有效表面也被认为是半导体基底的底表面。此外，术语“顶表面”和“底表面”可以分别各自应用于设置在有效表面上的元件和设置在非有效表面上的元件。

半导体器件112可以形成在半导体基底110的有效表面上和有效表面内，半导体器件112形成为集成电路和形成为多个单独电子组件(诸如晶体管，逻辑门等)的组合。半导体器件112可以被称为第一半导体器件。多个单独的电子组件可以包括各种微电子器件(例如，诸如互补金属-绝缘体-半导体(CMOS)晶体管的金属-氧化物-半导体场效应晶体管、诸如系统大规模集成(LSI)和CMOS成像传感器(CIS)的图像传感器、微机电系统(MEMS)、有源器件和无源器件)。多个单独的电子组件可以电连接到半导体基底110的导电区域的部分和/或与半导体基底110的导电区域的部分一起形成。半导体器件112可以形成为利用导电布线(导电布线可以包括(多个)导电插塞)连接在一起的多个单独电子组件的组合。此外，各个电子组件可以通过绝缘层与相邻于其的其它各个电子组件电隔离。

半导体芯片100可以是例如动态随机存取存储器(DRAM)芯片、静态随机存取存储器(SRAM)芯片、闪存芯片、电可擦除和可编程只读存储器(EEPROM)芯片、相变随机存取存储器(PRAM)芯片、磁性随机存取存储器(MRAM)芯片或电阻式随机存取存储器(RRAM)芯片。半导体芯片100可以是例如中央处理器(CPU)芯片、图形处理器(GPU)芯片或应用处理器(AP)芯片。

在一些实施例中，半导体芯片100可以是高带宽存储器(HBM)DRAM半导体芯片。在一些实施例中，半导体芯片100可以是包括串-并转换电路的缓冲器芯片。在一些实施例中，半导体芯片100可以是用于控制HBMDRAM半导体芯片的缓冲器芯片。当半导体芯片100是用于控制HBM DRAM半导体芯片的缓冲器芯片时，半导体芯片100可以被称为主芯片，HBM DRAM半导体芯片可以被称为从芯片。可选地，半导体芯片100可以被称为第一半导体芯片。

在图1A和图1B中，顶部连接垫122被示出为掩埋到半导体基底110中，但是不限于此。在一些实施例中，顶部连接垫122可以从半导体基底110的顶表面突出。

在说明书中，半导体基底110可以包括由晶体半导体材料(例如，体晶Si、绝缘体上硅等)形成的基体基底以及形成在所述基体基底上用于形成半导体器件112的各种导电材料层和绝缘材料层。也就是说，半导体基底110可以仅表示其主要组分包括半导体材料(诸如包括如这里描述的基体半导体基底)而不要求半导体基底110仅由半导体材料形成。

暴露顶部连接垫122并且覆盖半导体基底110的顶表面的保护绝缘层150可以设置在半导体基底110的顶表面上。保护绝缘层150可以包括底部保护绝缘层152、覆盖绝缘层154和顶部保护绝缘层156。为了便于说明以及方便描述，覆盖绝缘层154未在图1A中示出而在图1B中详细示出。例如，底部保护绝缘层152可以包括诸如氧化物或氮化物的无机材料。例如，底部保护绝缘层152可以包括氧化硅和氮化硅中的至少一种。在一些实施例中，底部保护绝缘层152可以包括氮化硅。例如，覆盖绝缘层154可以包括氮化硅。例如，顶部保护绝缘层156可以为光敏聚酰亚胺(PSPI)和/或包括光敏聚酰亚胺(PSPI)。保护绝缘层150可以被称为第一保护绝缘层。

半导体芯片100可以包括设置在非有效表面上的贯穿电极130，贯穿电极130将顶部连接垫122电连接到底部连接垫124并且在半导体基底110的顶表面与底表面之间穿过半导体基底110的至少一部分，非有效表面可以是半导体基底110的底表面。贯穿电极130可以被称为第一贯穿电极。顶部连接垫122可以被称为第一顶部连接垫。底部连接垫124可以被称为第一底部连接垫。

贯穿电极130可以包括穿过半导体基底110的导电插塞和围绕导电插塞的导电阻挡层。导电插塞可以具有圆形柱形状，导电阻挡层可以具有围绕导电插塞的侧壁的圆柱形状。过孔绝缘层可以设置在半导体基底110与贯穿电极130之间并且可以围绕贯穿电极130的侧壁。

在图1A中，贯穿电极130被示出为将顶部连接垫122直接连接到底部连接垫124，但是不限于此，贯穿电极130可以形成为具有先过孔结构、中间过孔结构和后过孔结构中的一种。

在一些实施例中，阻挡层123可以形成在顶部连接垫122的一部分处。阻挡层123可以设置在顶部连接垫122与底部保护绝缘层152之间。阻挡层123可以包括例如选自于钛(Ti)、氮化钛(TiN)、钽(Ta)和氮化钽(TaN)之中的至少一种材料，但是不限于此。在图1B中，示出了顶部连接垫122被掩埋到半导体基底110中以及阻挡层123从半导体基底110的顶表面突出，但是示例性实施例不限于此。在一些实施例中，顶部连接垫122和阻挡层123可以都被掩埋到半导体基底110中。在一些其它实施例中，顶部连接垫122和阻挡层123可以从半导体基底110的顶表面突出。阻挡层123可以被称为第一阻挡层。在一些实施例中，可以省略阻挡层123。

保护绝缘层150可以包括底部保护绝缘层152、覆盖绝缘层154和顶部保护绝缘层156。底部保护绝缘层152可以包括暴露顶部连接垫122的至少一部分的开口OP1。在一些实施例中，开口OP1的侧壁可以相对于半导体基底110的主表面在竖直(垂直)方向上延伸。例如，开口OP1的侧壁可以相对于基底110的上表面在垂直方向上(竖直地)延伸。底部保护绝缘层152可以包括台阶ST，台阶ST设置在底部保护绝缘层152的与开口OP1相邻的部分处并且包括相对低的顶表面。底部保护绝缘层152的具有比底部保护绝缘层152的相对低的顶表面(即，台阶ST的底表面)的水平高的水平的部分可以被称为突起PRT。底部保护绝缘层152的相对低的顶表面和相对高的顶表面可以分别指台阶ST的底表面和突起PRT的顶表面。也就是说，台阶ST可以设置在开口OP1的上部处以限制突起PRT。顶部保护绝缘层156可以设置在突起PRT上。例如，在台阶ST区域中，底部保护绝缘层152可以具有在标高/高度上比底部保护绝缘层152的在突起PRT区域中的顶表面相对低的顶表面。类似地，在台阶ST区域中，底部保护绝缘层152可以具有在标高/高度上比底部保护绝缘层152的在突起PRT区域中的底表面相对高的底表面。

在一些实施例中，当半导体芯片100包括阻挡层123时，开口OP1可以穿过底部保护绝缘层152和阻挡层123以暴露顶部连接垫122的顶表面的一部分。开口OP1可以被称为第一开口。阻挡层123的至少一部分可以设置在顶部连接垫122与底部保护绝缘层152之间。

覆盖绝缘层154可以覆盖底部保护绝缘层152的一部分。在一些实施例中，覆盖绝缘层154可以覆盖底部保护绝缘层152的侧表面和顶表面中的每者的一部分。覆盖绝缘层154可以包括覆盖底部保护绝缘层152的侧表面的一部分的侧覆盖部分154S和覆盖底部保护绝缘层152的顶表面的一部分(即，突起PRT的顶表面)的顶覆盖部分154T。

侧覆盖部分154S可以在开口OP1中覆盖阻挡层123的侧表面的至少一部分和底部保护绝缘层152的侧表面的至少一部分。在一些实施例中，侧覆盖部分154S可以在开口OP1中(即，在台阶ST与顶部连接垫122的顶表面之间)覆盖阻挡层123的侧表面的一部分和底部保护绝缘层152的侧表面的一部分。在一些实施例中，侧覆盖部分154S的底表面可以接触顶部连接垫122的顶表面的一部分。侧覆盖部分154S的最上端可以设置在与台阶ST的底表面相同的水平(标高/高度)处或者可以设置在比台阶ST的底表面低的水平处。

顶覆盖部分154T可以设置在底部保护绝缘层152与顶部保护绝缘层156之间。顶覆盖部分154T可以设置在底部保护绝缘层152的突起PRT的顶表面与顶部保护绝缘层156的底表面之间。顶覆盖部分154T可以仅覆盖底部保护绝缘层152的顶表面的一部分(例如，底部保护绝缘层152的突起PRT的顶表面(即，相对高的顶表面))。此外，顶覆盖部分154T可以不覆盖底部保护绝缘层152的在台阶ST区域中的顶表面。顶覆盖部分154T可以覆盖顶部保护绝缘层156的整个底表面。如下面将参照图2A至图2D描述的，覆盖绝缘层154可以首先形成为覆盖底部保护绝缘层152的所有的顶表面和侧表面以及顶部连接垫122的顶表面的被开口OP1的底表面暴露的部分，然后可以通过去除覆盖绝缘层154的覆盖顶部连接垫122的顶表面的至少一部分的部分和覆盖绝缘层154的覆盖底部保护绝缘层152的顶表面的一部分的部分形成。在去除覆盖绝缘层154的覆盖底部保护绝缘层152的顶表面的一部分的部分的工艺中，底部保护绝缘层152的上部的一部分也可以一起被去除，因此，台阶ST和突起PRT可以形成在底部保护绝缘层152处。因此，覆盖绝缘层154可以不覆盖底部保护绝缘层152的在与台阶ST对应的区域中的表面。

图2A至图2D是顺序地示出根据公开的示例实施例的制造包括顶部连接垫的半导体芯片的方法的剖视图。详细地，图2A至图2D是示出与图1A的区域B对应的放大区域的剖视图。

参照图2A，可以在半导体基底110的顶表面中形成顶部连接垫122。顶部连接垫122可以包括导电材料。在一些实施例中，顶部连接垫122可以包括铝(Al)。可以在顶部连接垫122上形成阻挡层123。阻挡层123可以包括例如选自于Ti、TiN、Ta和TaN之中的至少一种材料。在一些实施例中，阻挡层123可以包括TiN。在一些其它实施例中，可以省略阻挡层123。

可以在半导体基底110中形成贯穿电极130，并且可以使贯穿电极130电连接到顶部连接垫122。贯穿电极130可以接触顶部连接垫122的底表面，但是不限于此。在一些实施例中，可以在贯穿电极130与顶部连接垫122之间设置布线图案和布线过孔，并且布线图案和布线过孔可以将贯穿电极130电连接到顶部连接垫122。

可以在半导体基底110和顶部连接垫122上形成底部保护绝缘层152。底部保护绝缘层152可以通过例如等离子体增强化学气相沉积(PECVD)工艺形成。底部保护绝缘层152可以覆盖半导体基底110和顶部连接垫122。在阻挡层123形成在顶部连接垫122上的实施例中，底部保护绝缘层152可以覆盖半导体基底110和阻挡层123。例如，底部保护绝缘层152可以包括诸如氧化物或氮化物的无机材料。在一些实施例中，底部保护绝缘层152可以包括氮化硅。

参照图2B，可以通过去除底部保护绝缘层152的在顶部连接垫122上方的部分来形成暴露顶部连接垫122的至少一部分的开口OP1。在阻挡层123形成在顶部连接垫122上的情况下，开口OP1可以穿过底部保护绝缘层152和阻挡层123，因此，顶部连接垫122的顶表面的一部分可以在开口OP1的底表面处被暴露。在一些实施例中，开口OP1可以形成为使得开口OP1的侧壁相对于半导体基底110的主表面在竖直方向上延伸。例如，可以通过基于高密度等离子体(HDP)蚀刻工艺去除底部保护绝缘层152的一部分或者去除底部保护绝缘层152和阻挡层123中的每者的一部分来形成开口OP1。

参照图2C，可以在形成有开口OP1的所得材料上形成覆盖绝缘层154。覆盖绝缘层154可以形成为按基本一定的厚度共形地覆盖开口OP1的侧壁和底表面，即，底部保护绝缘层152和阻挡层123中的每者的侧表面的一部分、顶部连接垫122的顶表面的一部分以及底部保护绝缘层152的顶表面。覆盖绝缘层154可以包括与底部保护绝缘层152的材料相同的材料。例如，覆盖绝缘层154可以包括氮化硅。

参照图2D，可以形成覆盖覆盖绝缘层154的一部分的顶部保护绝缘层156。顶部保护绝缘层156可以包括聚合物。例如，顶部保护绝缘层156可以包括光敏聚酰亚胺(PSPI)。

顶部保护绝缘层156可以形成为与开口OP1分开。例如，顶部保护绝缘层156的边缘可以与开口OP1的边缘分隔开。顶部保护绝缘层156可以形成为不覆盖开口OP1的内部部分和覆盖绝缘层154的与开口OP1相邻的部分。顶部保护绝缘层156可以形成为使得覆盖绝缘层154的未设置有顶部保护绝缘层156的部分的宽度具有比开口OP1的宽度的值大的值。

参照图1A、图1B和图2D，可以通过使用顶部保护绝缘层156作为蚀刻掩模来去除覆盖绝缘层154的一部分和底部保护绝缘层152的上部的一部分。可以通过各向异性蚀刻工艺去除覆盖绝缘层154的一部分和底部保护绝缘层152的上部的一部分。覆盖绝缘层154的一部分可以被去除，因此，覆盖绝缘层154可以包括彼此分开的侧覆盖部分154S和顶覆盖部分154T。底部保护绝缘层152的一部分可以被去除，因此，底部保护绝缘层152可以包括台阶ST和突起PRT。

可以去除在覆盖绝缘层154的覆盖底部保护绝缘层152的顶表面的部分中未被顶部保护绝缘层156覆盖的部分以及覆盖绝缘层154的在顶部连接垫122上的部分，覆盖绝缘层154的设置在顶部保护绝缘层156与底部保护绝缘层152之间的部分可以作为顶覆盖部分154T保留，并且在开口OP1中覆盖绝缘层154的在底部保护绝缘层152的侧表面和阻挡层123的侧表面上的部分可以作为侧覆盖部分154S保留，侧覆盖部分154S为例如间隔件类型。

在去除覆盖绝缘层154的一部分的工艺中，可以执行过蚀刻以暴露顶部连接垫122的顶表面的一部分。因此，可以去除底部保护绝缘层152的上部的未被顶部保护绝缘层156覆盖的部分，从而可以形成台阶ST。此外，可以不去除底部保护绝缘层152的上部的被顶部保护绝缘层156覆盖的部分，从而可以形成突起PRT。

参照图1A至图2D，如图2D中所示，在形成顶部保护绝缘层156的工艺中，顶部连接垫122可以被覆盖绝缘层154覆盖并且可以保持未暴露的状态。

例如，通过在顶部连接垫122的顶表面被暴露的状态下显影用于形成顶部保护绝缘层156的PSPI，顶部连接垫122的顶表面会由于显影剂而发生变色。这种变色可能是一些常规工艺的问题。

在根据公开的实施例的半导体芯片100中，可以在顶部连接垫122被覆盖绝缘层154覆盖且不被暴露的状态下形成顶部保护绝缘层156，因此，顶部连接垫122的顶表面不会发生变色。因此，在顶部连接垫122的顶表面处形成连接端子(图6A的140)的工艺中，连接端子140可以精确地附接在顶部连接垫122的顶表面上，因此，可以增强连接端子140与顶部连接垫122的连接可靠性。

图3是示出根据公开的实施例的半导体封装件1000的剖视图。

参照图3，半导体封装件1000可以包括第一半导体芯片100和多个第二半导体芯片200。在图3中，半导体封装件1000被示出为包括四个第二半导体芯片200，但是不限于此。例如，半导体封装件1000可以包括两个或更多个第二半导体芯片200。在一些实施例中，半导体封装件1000可以包括四的倍数(4x)的第二半导体芯片200，例如，八个、十二个、十六个等。半导体封装件1000可以被称为子半导体封装件。多个第二半导体芯片200可以在竖直方向上顺序地堆叠在第一半导体芯片100上。第一半导体芯片100和多个第二半导体芯片200中的每者可以顺序地堆叠，使得其有效表面朝向其下部。

第一半导体芯片100可以包括其有效表面上形成有第一半导体器件112的第一半导体基底110、分别设置在第一半导体基底110的有效表面和非有效表面上的第一顶部连接垫122和第一底部连接垫124、穿过第一半导体基底110的至少一部分以将第一顶部连接垫122电连接到第一底部连接垫124的第一贯穿电极130以及暴露第一顶部连接垫122的至少一部分并且覆盖第一半导体基底110的有效表面的第一保护绝缘层150。

在一些实施例中，第一半导体芯片100可以是HBMDRAM半导体芯片。在一些实施例中，第一半导体芯片100可以是包括串-并转换电路的缓冲器芯片。在一些实施例中，第一半导体芯片100可以是用于控制HBMDRAM半导体芯片的缓冲器芯片。

除了有效表面设置在下部处并且非有效表面设置在上部处之外，图3中示出的第一半导体芯片100可以与图1A中示出的半导体芯片100相同，因此，可以省略与图1A至图2D的描述相同或相似的描述。也就是说，包括在半导体封装件1000中的第一半导体芯片100可以是图1A中示出的半导体芯片100的上部和下部在其间被倒置了的半导体芯片。

第二半导体芯片200可以包括其有效表面上形成有第二半导体器件212的第二半导体基底210、分别设置在第二半导体基底210的有效表面和非有效表面上的第二顶部连接垫222和第二底部连接垫224、穿过第二半导体基底210的至少一部分以将第二顶部连接垫222电连接到第二底部连接垫224的第二贯穿电极230以及暴露第二顶部连接垫222的至少一部分并且覆盖第二半导体基底210的有效表面的第二保护绝缘层250。第二保护绝缘层250可以包括诸如氧化物或氮化物的无机材料。例如，第二保护绝缘层250可以包括氧化硅和氮化硅中的至少一种。在一些实施例中，第二保护绝缘层250可以包括氮化硅。

第二半导体基底210、第二顶部连接垫222、第二底部连接垫224和第二贯穿电极230可以分别与第一半导体基底110、第一顶部连接垫122、第一底部连接垫124和第一贯穿电极130相同、基本相同、或相似，因此，省略了它们的重复的详细描述。

第二半导体芯片200可以是例如DRAM芯片、SRAM芯片、闪存芯片、EEPROM芯片、PRAM芯片、MRAM芯片或RRAM芯片。在一些实施例中，第二半导体芯片200可以是HBM DRAM半导体芯片。第一半导体芯片100可以被称为主芯片，第二半导体芯片200可以被称为从芯片。

内部连接端子240可以附接在多个第二半导体芯片200中的每个的第二顶部连接垫222上。内部连接端子240可以将第一半导体芯片100的第一底部连接垫124电连接到多个第二半导体芯片200的第二顶部连接垫222并且可以将多个第二半导体芯片200中的每个的第二底部连接垫224和第二顶部连接垫222电连接。

内部连接端子240可以包括在第二顶部连接垫222下的基体柱242(导电柱)和在基体柱242上的导电帽246。在一些实施例中，覆盖柱(图6B的244)可以设置在基体柱242与导电帽246之间。内部连接端子240可以被称为第二连接端子，基体柱242、覆盖柱244和导电帽246可以分别被称为第二导电柱、第二覆盖柱和第三导电帽。将参照图6B详细描述内部连接端子240和第二保护绝缘层250。图6A中示出的连接端子140可以被称为第一连接端子，内部连接端子240可以被称为第二连接端子。

绝缘粘合层350可以设置在第一半导体芯片100与多个第二半导体芯片200中的每个之间。例如，绝缘粘合层350可以包括非导电膜(NFC)、非导电膏(NCP)、绝缘聚合物或环氧树脂。绝缘粘合层350可以围绕内部连接端子240并且可以填充第一半导体芯片100与多个第二半导体芯片200中的每个之间的区域。

在一些实施例中，多个第二半导体芯片200之中的设置在最远离第一半导体芯片100的最上端处的第二半导体芯片200可以不包括第二底部连接垫224和第二贯穿电极230。在一些实施例中，设置在多个第二半导体芯片200之中的设置在离第一半导体芯片100最远的最上端处的第二半导体芯片200的厚度可以具有比其它第二半导体芯片200中的每个的厚度的值小的值。

第一半导体芯片100的宽度和面积可以均具有比多个第二半导体芯片200中的每个的对应宽度和对应面积大的对应值。半导体封装件1000还可以包括在第一半导体芯片100上围绕多个第二半导体芯片200的侧表面和的绝缘粘合层350的侧表面的模制层300。模制层300可以包括例如环氧模塑化合物(epoxy mold compound，EMC)。

图4A至图4D是示出根据公开的实施例的半导体封装件的连接垫的剖视图。详细地，图4A至图4D是示出与图1A的区域B对应的放大区域的剖视图，与图1A和图1B相同的附图标记指代同样的元件，并且可以省略其重复描述。

参照图4A，暴露连接垫122并且覆盖半导体基底110的顶表面的保护绝缘层150a可以设置在半导体基底110的顶表面上。保护绝缘层150a可以包括底部保护绝缘层152a、覆盖绝缘层154a和顶部保护绝缘层156。例如，底部保护绝缘层152a可以包括诸如氧化物或氮化物的无机材料。例如，底部保护绝缘层152a可以包括氧化硅和氮化硅中的至少一种。在一些实施例中，底部保护绝缘层152a可以包括氮化硅。例如，覆盖绝缘层154a可以包括氮化硅。例如，顶部保护绝缘层156可以包括PSPI。保护绝缘层150a可以被称为第一保护绝缘层。

在一些实施例中，阻挡层123a可以形成在连接垫122的一部分上。例如，阻挡层123a可以仅形成在连接垫122的边缘部分处，因此使连接垫122的中心部分暴露。阻挡层123a可以设置在连接垫122与底部保护绝缘层152a之间。在一些实施例中，可以省略阻挡层123a。

保护绝缘层150a可以包括底部保护绝缘层152a、覆盖绝缘层154a和顶部保护绝缘层156。底部保护绝缘层152a可以包括暴露连接垫122的至少一部分的开口OP1a。开口OP1a可以具有水平宽度，所述水平宽度从开口OP1a的底表面到开口OP1a的上部沿远离方向(竖直方向)增大。例如，开口OP1a可以在与连接垫122的上表面的标高对应的最低标高处在水平方向上具有相对小的宽度并且在最低标高上方的各种标高处在水平方向上具有增大的且相对较大的宽度。底部保护绝缘层152a和阻挡层123a可以具有组合水平宽度，所述组合水平宽度从开口OP1a的底表面到开口OP1a的上部减小。也就是说，底部保护绝缘层152a的与开口OP1a紧邻的侧表面和阻挡层123a的与开口OP1a紧邻的侧表面可以远离开口OP1a的底部倾斜并且可以向上延伸。

底部保护绝缘层152a可以包括台阶STa，台阶STa在底部保护绝缘层152a的与开口OP1a相邻的部分处包括相对低的顶表面。底部保护绝缘层152a的具有比底部保护绝缘层152a的相对低的顶表面(即，台阶STa的底表面)的水平高的水平的部分可以被称为突起PRT。底部保护绝缘层152a的相对低的顶表面和相对高的顶表面可以分别指台阶STa的底表面和突起PRT的顶表面。

开口OP1a可以穿过底部保护绝缘层152a和阻挡层123a，以暴露连接垫122的顶表面的一部分。开口OP1a可以被称为第一开口。

覆盖绝缘层154a可以覆盖底部保护绝缘层152a的一部分。在一些实施例中，覆盖绝缘层154a可以覆盖底部保护绝缘层152a的侧表面和顶表面中的每者的一部分。覆盖绝缘层154a可以包括覆盖底部保护绝缘层152a的侧表面的一部分和阻挡层123a的侧表面的一部分的侧覆盖部分154Sa以及覆盖底部保护绝缘层152a的顶表面的一部分(即，突起PRT的顶表面)的顶覆盖部分154T。

侧覆盖部分154Sa可以在开口OP1a中覆盖阻挡层123a的侧表面的至少一部分和底部保护绝缘层152a的侧表面的至少一部分。在一些实施例中，侧覆盖部分154Sa可以在开口OP1a中覆盖阻挡层123a的所有侧表面和底部保护绝缘层152a的所有侧表面。在一些实施例中，侧覆盖部分154Sa可以在开口OP1a中(即，在台阶STa与顶部连接垫122的顶表面之间)覆盖阻挡层123a的侧表面的一部分和底部保护绝缘层152a的侧表面的一部分。在一些实施例中，侧覆盖部分154Sa的底表面可以接触连接垫122的顶表面的一部分。侧覆盖部分154Sa的最上端可以设置在与台阶STa的底表面相同的水平(标高/高度)处或者可以设置在比台阶STa的底表面低的水平(标高/高度)处。

顶覆盖部分154T可以设置在底部保护绝缘层152a与顶部保护绝缘层156之间。顶覆盖部分154T可以设置在底部保护绝缘层152a的突起PRT的顶表面与顶部保护绝缘层156的底表面之间。顶覆盖部分154T可以仅覆盖底部保护绝缘层152a的顶表面的一部分(例如，底部保护绝缘层152a的突起PRT的顶表面(即，相对高的顶表面))。此外，顶覆盖部分154T可以不覆盖底部保护绝缘层152a的在台阶STa区域中的顶表面。顶覆盖部分154T可以覆盖顶部保护绝缘层156的整个底表面。

参照图4B，暴露连接垫122并且覆盖半导体基底110的顶表面的保护绝缘层150b可以设置在半导体基底110的顶表面上。保护绝缘层150b可以包括底部保护绝缘层152b、覆盖绝缘层154b和顶部保护绝缘层156。例如，底部保护绝缘层152b可以包括氮化硅。例如，覆盖绝缘层154b可以包括氮化硅。保护绝缘层150b可以被称为第一保护绝缘层。

阻挡层123b可以形成在连接垫122的一部分上。例如，阻挡层123b可以暴露连接垫122的中心部分并且覆盖连接垫122的剩余的未被暴露的区域的至少一部分。阻挡层123b可以设置在连接垫122与底部保护绝缘层152b之间。

保护绝缘层150b可以包括底部保护绝缘层152b、覆盖绝缘层154b和顶部保护绝缘层156。底部保护绝缘层152b可以包括暴露连接垫122的至少一部分的开口OP1b。开口OP1b可以具有水平宽度，所述水平宽度从开口OP1b的底表面到开口OP1b的上部沿远离方向(竖直方向)增大。例如，开口OP1b可以在与连接垫122的上表面的标高对应的最低标高处在水平方向上具有相对小的宽度并且在最低标高上方的各种标高处在水平方向上具有增大的且相对较大的宽度。底部保护绝缘层152b和阻挡层123b可以具有水平宽度，所述水平宽度从开口OP1b的底表面到开口OP1b的上部沿远离方向(竖直方向)减小。也就是说，底部保护绝缘层152b的在开口OP1b中的侧表面和阻挡层123b的在开口OP1b中的侧表面可以远离开口OP1b的底部倾斜并且可以向上延伸。

底部保护绝缘层152b可以包括台阶STb，台阶STb在底部保护绝缘层152b的与开口OP1b相邻的部分处包括相对低的顶表面。底部保护绝缘层152b的具有比底部保护绝缘层152b的相对低的顶表面(即，台阶STb的底表面)的水平高的水平的部分可以被称为突起PRT。底部保护绝缘层152b的相对低的顶表面和相对高的顶表面可以分别指台阶STb的底表面和突起PRT的顶表面。

开口OP1b可以穿过底部保护绝缘层152b和阻挡层123b，以暴露连接垫122的顶表面的一部分。开口OP1b可以被称为第一开口。

在形成开口OP1b的工艺中，由于底部保护绝缘层152b与阻挡层123b之间的蚀刻特性差异，使得在开口OP1b中可以在底部保护绝缘层152b与阻挡层123b之间形成子台阶STsb。子台阶STsb可以由底部保护绝缘层152b的侧表面和阻挡层123b的暴露的顶表面限定。开口OP1b的在阻挡层123b设置所处的水平处的部分的宽度可以具有比开口OP1b的在底部保护绝缘层152b设置所处的水平处的部分的宽度的值小的值。

覆盖绝缘层154b可以覆盖底部保护绝缘层152b的一部分。在一些实施例中，覆盖绝缘层154b可以覆盖底部保护绝缘层152b的侧表面和顶表面中的每者的一部分。覆盖绝缘层154b可以包括覆盖底部保护绝缘层152b的侧表面的一部分和阻挡层123b的侧表面的一部分的侧覆盖部分154Sb以及覆盖底部保护绝缘层152b的顶表面的一部分(即，突起PRT的顶表面)的顶覆盖部分154T。

侧覆盖部分154Sb可以在开口OP1b中覆盖阻挡层123b的侧表面的至少一部分和底部保护绝缘层152b的侧表面的至少一部分中的每者。在一些实施例中，侧覆盖部分154Sb可以在开口OP1b中包括覆盖阻挡层123b的侧表面的一部分的第一侧部154Sb1和覆盖底部保护绝缘层152b的侧表面的一部分的第二侧部154Sb2。第一侧部154Sb1和第二侧部154Sb2可以彼此分隔开并使阻挡层123b的顶表面的暴露部分位于它们之间。在一些实施例中，第一侧部154Sb1的底表面可以接触连接垫122的顶表面的一部分。在一些实施例中，第二侧部154Sb2的底表面可以接触阻挡层123b的顶表面的一部分。第一侧部154Sb1的最上端和第二侧部154Sb2的最上端可以分别与子台阶STsb的底表面和台阶STb的底表面设置在相同的水平处，或者可以分别设置在比子台阶STsb的底表面和台阶STb的底表面低的水平处。

顶覆盖部分154T可以设置在底部保护绝缘层152b与顶部保护绝缘层156之间。顶覆盖部分154T可以设置在底部保护绝缘层152b的突起PRT的顶表面与顶部保护绝缘层156的底表面之间。顶覆盖部分154T可以仅覆盖底部保护绝缘层152b的顶表面的一部分(例如，底部保护绝缘层152b的突起PRT的顶表面(即，相对高的顶表面))。此外，顶覆盖部分154T可以不覆盖底部保护绝缘层152b的在台阶STb区域中的顶表面。顶覆盖部分154T可以覆盖顶部保护绝缘层156的整个底表面。

参照图4C，暴露连接垫122并且覆盖半导体基底110的顶表面的保护绝缘层150c可以设置在半导体基底110的顶表面上。保护绝缘层150c可以包括底部保护绝缘层152c、覆盖绝缘层154c和顶部保护绝缘层156。例如，底部保护绝缘层152c可以包括氮化硅。例如，覆盖绝缘层154c可以包括氮化硅。保护绝缘层150c可以被称为第一保护绝缘层。

阻挡层123c可以形成在连接垫122的一部分上。例如，阻挡层123c可以仅形成在连接垫122的边缘部分处，因此使连接垫122的中心部分暴露。阻挡层123c可以设置在连接垫122与底部保护绝缘层152c之间。

保护绝缘层150c可以包括底部保护绝缘层152c、覆盖绝缘层154c和顶部保护绝缘层156。底部保护绝缘层152c可以包括暴露连接垫122的至少一部分的开口OP1c。开口OP1c可以具有水平宽度，所述水平宽度从开口OP1c的底表面到开口OP1c的上部沿远离方向(竖直方向)增大。底部保护绝缘层152c和阻挡层123c可以具有水平宽度，所述水平宽度从开口OP1c的底表面到开口OP1c的上部沿远离方向(竖直方向)减小。也就是说，底部保护绝缘层152c的与开口OP1c紧邻的侧表面和阻挡层123c的与开口OP1c紧邻的侧表面可以远离开口OP1c的底部倾斜并且可以向上延伸。

底部保护绝缘层152c可以包括台阶STc，台阶STc在底部保护绝缘层152c的与开口OP1c相邻的部分处包括相对低的顶表面。底部保护绝缘层152c的具有比底部保护绝缘层152c的相对低的顶表面(即，台阶STc的底表面)的水平高的水平的部分可以被称为突起PRT。底部保护绝缘层152c的相对低的顶表面和相对高的顶表面可以分别指台阶STc的底表面和突起PRT的顶表面。

开口OP1c可以穿过底部保护绝缘层152c和阻挡层123c，以暴露连接垫122的顶表面的一部分。开口OP1c可以被称为第一开口。

在形成开口OP1c的工艺中，由于底部保护绝缘层152c与阻挡层123c之间的蚀刻特性差异，使得在开口OP1c中可以在底部保护绝缘层152c与阻挡层123c之间形成子台阶STsc。子台阶STsc可以由底部保护绝缘层152c的侧表面和阻挡层123c的顶表面限定。开口OP1c的在阻挡层123c设置所处的水平处的部分的宽度可以具有比开口OP1c的在底部保护绝缘层152c设置所处的水平处的部分的宽度的值小的值。

在开口OP1c中阻挡层123c的面对阻挡层123c的侧表面可以比底部保护绝缘层152c的面对底部保护绝缘层152c的侧表面更倾斜。也就是说，阻挡层123c的顶表面与底部保护绝缘层152c的侧表面之间的锐角可以比阻挡层123c的底表面与阻挡层123c的侧表面之间的锐角大。

覆盖绝缘层154c可以覆盖底部保护绝缘层152c的一部分。在一些实施例中，覆盖绝缘层154c可以覆盖底部保护绝缘层152c的侧表面和顶表面中的每者的一部分。覆盖绝缘层154c可以包括覆盖底部保护绝缘层152c的侧表面的一部分的侧覆盖部分154Sc和覆盖底部保护绝缘层152c的顶表面的一部分(即，突起PRT的顶表面)的顶覆盖部分154T。

侧覆盖部分154Sc可以在开口OP1c中覆盖底部保护绝缘层152c的侧表面的至少一部分。在一些实施例中，侧覆盖部分154Sc可以在开口OP1c中覆盖底部保护绝缘层152c的侧表面的至少一部分，但是可以不覆盖阻挡层123c的侧表面。

阻挡层123c的顶表面与底部保护绝缘层152c的侧表面之间的锐角比阻挡层123c的底表面与阻挡层123c的侧表面之间的锐角大的实施例中，覆盖绝缘层154c的在底部保护绝缘层152c的侧表面上的部分可以保留为可以是间隔件类型的侧覆盖部分154Sc，但是可以不保留在阻挡层123c的侧表面上。

侧覆盖部分154Sc可以与连接垫122分隔开。在一些实施例中，侧覆盖部分154Sc的底表面可以接触阻挡层123c的顶表面的一部分。侧覆盖部分154Sc的最上端可以设置在与台阶STc的底表面相同的水平处或者可以设置在比台阶STc的底表面低的水平处。

顶覆盖部分154T可以设置在底部保护绝缘层152c与顶部保护绝缘层156之间。顶覆盖部分154T可以设置在底部保护绝缘层152c的突起PRT的顶表面与顶部保护绝缘层156的底表面之间。顶覆盖部分154T可以仅覆盖底部保护绝缘层152c的顶表面的一部分(例如，底部保护绝缘层152c的突起PRT的顶表面(即，相对高的顶表面))。此外，顶覆盖部分154T可以不覆盖底部保护绝缘层152c的在台阶STc区域中的顶表面。顶覆盖部分154T可以覆盖顶部保护绝缘层156的整个底表面。

参照图4D，暴露连接垫122并且覆盖半导体基底110的顶表面的保护绝缘层150d可以设置在半导体基底110的顶表面上。保护绝缘层150d可以包括底部保护绝缘层152d、覆盖绝缘层154d和顶部保护绝缘层156。例如，底部保护绝缘层152d可以包括氮化硅。例如，覆盖绝缘层154d可以包括氮化硅。保护绝缘层150d可以被称为第一保护绝缘层。

阻挡层123d可以形成在连接垫122的一部分上。例如，阻挡层123d可以仅形成在连接垫122的边缘部分处，因此使连接垫122的中心部分暴露。阻挡层123d可以设置在连接垫122与底部保护绝缘层152d之间。

保护绝缘层150d可以包括底部保护绝缘层152d、覆盖绝缘层154d和顶部保护绝缘层156。底部保护绝缘层152d可以包括暴露连接垫122的至少一部分的OP1d。开口OP1d可以具有水平宽度，所述水平宽度从开口OP1d的底表面到开口OP1d的上部沿远离方向(竖直方向)增大。底部保护绝缘层152d和阻挡层123d可以具有水平宽度，所述水平宽度从开口OP1d的底表面到开口OP1d的上部沿远离方向(竖直方向)减小。也就是说，底部保护绝缘层152d的在开口OP1d中的侧表面和阻挡层123d的在开口OP1d中的侧表面可以远离开口OP1d的底部倾斜并且可以向上延伸。

底部保护绝缘层152d可以包括台阶STd，台阶STd在底部保护绝缘层152d的与开口OP1d相邻的部分处包括相对低的顶表面。底部保护绝缘层152d的具有比底部保护绝缘层152d的相对低的顶表面(即，台阶STc的底表面)的水平高的水平的部分可以被称为突起PRT。底部保护绝缘层152d的相对低的顶表面和相对高的顶表面可以分别指台阶STd的底表面和突起PRT的顶表面。

开口OP1d可以穿过底部保护绝缘层152d和阻挡层123d，以暴露连接垫122的顶表面的一部分。开口OP1d可以被称为第一开口。

在形成开口OP1d的工艺中，由于底部保护绝缘层152d与阻挡层123d之间的蚀刻特性差异，使得在开口OP1d中可以在底部保护绝缘层152d与阻挡层123d之间形成子台阶STsd。子台阶STsd可以由底部保护绝缘层152d的侧表面和阻挡层123d的顶表面限定。开口OP1d的在阻挡层123d设置所处的水平处的部分的宽度可以具有比开口OP1d的在底部保护绝缘层152d设置所处的水平处的部分的宽度的值小的值。

覆盖绝缘层154d可以覆盖底部保护绝缘层152d的一部分。在一些实施例中，覆盖绝缘层154d可以覆盖底部保护绝缘层152d的侧表面和顶表面中的每者的一部分。覆盖绝缘层154d可以包括覆盖底部保护绝缘层152d的侧表面的一部分和阻挡层123d的侧表面的一部分的侧覆盖部分154Sd以及覆盖底部保护绝缘层152d的顶表面的一部分(即，突起PRT的顶表面)的顶覆盖部分154T。

侧覆盖部分154Sd可以在开口OP1d中覆盖阻挡层123d的侧表面的至少一部分和底部保护绝缘层152d的侧表面的至少一部分中的每者。在一些实施例中，侧覆盖部分154Sd可以在开口OP1d中包括覆盖阻挡层123d的侧表面的一部分的第一侧部154Sd1和覆盖底部保护绝缘层152d的侧表面的一部分的第二侧部154Sd2。第一侧部154Sd1和第二侧部154Sd2可以彼此分隔开并使阻挡层123d的顶表面的一部分位于它们之间。

在一些实施例中，第一侧部154Sd1可以与连接垫122分隔开。在一些实施例中，第二侧部154Sd2的底表面可以接触阻挡层123d的顶表面的一部分。第一侧部154Sd1的最上端和第二侧部154Sd2的最上端可以分别与子台阶STsd的底表面和台阶STd的底表面设置在相同的水平处，或者可以分别设置在比子台阶STsd的底表面和台阶STd的底表面低的水平处。

在阻挡层123d的在开口OP1d中的侧表面中，下部可以具有比上部的斜度平缓的斜度。例如，阻挡层123d的下部的斜度可以比阻挡层123d的上部的斜度小。此外，例如，阻挡层123d的斜面可以远离连接垫122向上凹入。阻挡层123d可以包括与开口OP1d的底表面相邻的尾部123TA。尾部123TA可以是阻挡层123d的下部的与开口OP1d的底表面相邻的部分，阻挡层123d的下部包括具有比阻挡层123d的上部的侧表面的斜度平缓的斜度的侧表面。

第一侧部154Sd1可以设置在阻挡层123d的上部的侧表面上，并且可以不设置在阻挡层123d的尾部123TA(即，阻挡层123d的下部的侧表面)处。

顶覆盖部分154T可以设置在底部保护绝缘层152d与顶部保护绝缘层156之间。顶覆盖部分154T可以设置在底部保护绝缘层152d的突起PRT的顶表面与顶部保护绝缘层156的底表面之间。顶覆盖部分154T可以仅覆盖底部保护绝缘层152d的顶表面的一部分(例如，底部保护绝缘层152d的突起PRT的顶表面(即，相对高的顶表面))。此外，顶覆盖部分154T可以不覆盖底部保护绝缘层152d的在台阶STd区域中的顶表面。顶覆盖部分154T可以覆盖顶部保护绝缘层156的整个底表面。

图5是示出公开的实施例的包括根据半导体封装件的系统1的剖视图，图6A和图6B是示出根据公开的实施例的均包括在系统1的半导体封装件中的第一顶部连接垫和第二顶部连接垫的放大剖视图。

参照图5，系统1可以包括其上安装有中介层500的主板600、包含均附接在中介层500上的第一半导体芯片100和多个第二半导体芯片200的半导体封装件1000以及第三半导体芯片400。已经参照图3详细描述了半导体封装件1000，因此，省略它的重复描述。

第三半导体芯片400可以包括第三半导体基底410、第三顶部连接垫420、第三保护绝缘层450和第三连接端子440。第三连接端子440可以包括在第三顶部连接垫420上的第三导电柱442和在第三导电柱442上的第三导电帽446。在一些实施例中，与图6B中示出的覆盖柱244相同或相似的第三覆盖柱可以设置在第三导电柱442与第三导电帽446之间。第三半导体基底410、第三顶部连接垫420、第三保护绝缘层450和第三连接端子440分别是与图3中各自示出的第一半导体基底110、第一顶部连接垫122、第一保护绝缘层150和第一连接端子140基本相似(或相同)的元件，或者分别是与图3中各自示出的第二半导体基底120、第二顶部连接垫222、第二保护绝缘层250和第二内部连接端子240基本相似(或相同)的元件，因此，省略它们的详细描述。

第三半导体芯片400可以是例如CPU芯片、GPU芯片或AP芯片。

中介层500可以包括基体层510、设置在基体层510的顶表面上的第一顶部垫522以及设置在基体层510的底表面上的第一底部垫524。

基体层510可以包括半导体、玻璃、陶瓷或塑料。例如，基体层510可以包括硅。连接到第一顶部垫522和/或第一底部垫524的布线层可以设置在基体层510的顶表面和/或底表面上，将第一顶部垫522电连接到第一底部垫524的内部贯穿电极可以形成在基体层510中。将半导体封装件1000电连接到中介层500的第一连接端子140和将第三半导体芯片400电连接到中介层500的第三连接端子440可以连接到第一顶部垫522。

第一底部填充层380可以设置在半导体封装件1000与中介层500之间，第二底部填充层480可以设置在第三半导体芯片400与中介层500之间。第一底部填充层380和第二底部填充层480可以分别围绕第一连接端子140和第三连接端子440。系统1还可以包括封装模制层900，封装模制层900在中介层500上围绕半导体封装件1000的侧表面和第三半导体芯片400的侧表面。封装模制层900可以包括例如EMC。

系统连接端子540可以附接在第一底部垫524上。系统连接端子540可以将中介层500电连接到主板600。

主板600可以包括基体板层610、设置在基体板层610的顶表面上的第二顶部垫622以及设置在基体板层610的底表面上的第二底部垫624。在一些实施例中，主板600可以是印刷电路板(PCB)。例如，主板600可以是多层PCB。基体板层610可以包括选自于酚醛树脂、环氧树脂和聚酰亚胺之中的至少一种材料。

暴露第二顶部垫622和第二底部垫624的阻焊层(未示出)可以形成在基体板层610的顶表面和底表面中的每者上。系统连接端子540可以连接到第二顶部垫622，外部连接端子640可以连接到第二底部垫624。系统连接端子540可以将第一底部垫524电连接到第二顶部垫622。连接到第二底部垫624的外部连接端子640可以将系统1连接到外部。

在一些实施例中，系统1可以不包括主板600(及主板600的外部连接端子640)，中介层500的系统连接端子540可以在不存在外部连接端子640的情况下执行与外部连接端子640相似的功能。

在一些实施例中，在系统1被用作较大系统的一部分的情况下，系统1可以被称为主半导体封装件，半导体封装件1000可以被称为子半导体封装件。

参照图6A，第一连接端子140可以将第一顶部连接垫122电连接到第一顶部垫522。第一连接端子140可以包括在第一顶部连接垫122上的第一基体柱142(第一导电柱)和在第一基体柱142上的第一导电帽146。在一些实施例中，第一覆盖柱144可以设置在第一基体柱142与第一导电帽146之间。

第一基体柱142可以包括例如铜，第一覆盖柱144可以包括例如镍、铜、钯、铂和金中的至少一种。在一些实施例中，第一覆盖柱144可以包括镍。在一些其它实施例中，第一覆盖柱144可以具有包括包含镍的第一层和覆盖第一层且包含铜的第二层的多层结构。

第一导电帽146可以接触中介层500的第一顶部垫522以将第一半导体芯片100电连接到中介层500。第一导电帽146可以包括例如锡(Sn)、铟(In)、铋(Bi)、锑(Sb)、铜(Cu)、银(Ag)、金(Au)、锌(Zn)和铅(Pb)中的至少一种。

第一基体柱142可以形成为填充第一开口OP1并且相对于底部保护绝缘层152的顶表面和覆盖绝缘层154的顶表面突出。在图6A中，第一基体柱142的顶表面被示出为设置在比覆盖绝缘层154的顶表面高并且比顶部保护绝缘层156的顶表面低的水平处，但是不限于此。在一些实施例中，第一基体柱142的顶表面可以设置在比顶部保护绝缘层156的顶表面高的水平处。

第一基体柱142可以形成为与底部保护绝缘层152的突起PRT分隔开。第一基体柱142的下部的侧表面可以接触侧覆盖部分154S。侧覆盖部分154S可以设置在第一基体柱142与底部保护绝缘层152和第一阻挡层123中的每者之间。第一基体柱142可以与顶覆盖部分154T分隔开。例如，在第一基体柱142与顶覆盖部分154T之间可以存在间隙或开口。

参照图6B，第二内部连接端子240可以将第二顶部连接垫222电连接到第一底部连接垫124或者可以将第二顶部连接垫222电连接到第二底部连接垫224。第二内部连接端子240可以包括在第二顶部连接垫222上的第二基体柱242和在第二基体柱242上的第二导电帽246。在一些实施例中，第二覆盖柱244可以设置在第二基体柱242与第二导电帽246之间。

第二导电帽246可以接触第一半导体芯片100的第一底部连接垫124或另一第二半导体芯片200(多个第二半导体芯片200中的不同的第二半导体芯片200)的第二底部连接垫224，以将该第二半导体芯片200电连接到第一半导体芯片100或者将多个第二半导体芯片200中的不同的第二半导体芯片200电连接。

第二基体柱242可以形成为填充第二开口OP2并且相对于第二保护绝缘层250的顶表面突出。例如，第二基体柱242可以形成为完全填充第二开口OP2。第二保护绝缘层250可以包括与图6A中示出的底部保护绝缘层152的材料相同的材料。第二基体柱242的下部的侧表面可以接触第二保护绝缘层250。

可以通过使用图2A和图2B中示出的制造底部保护绝缘层152的方法以与图2B中示出的底部保护绝缘层152的中间所得材料的形状相似的形状来形成第二保护绝缘层250。也就是说，与图6A中示出的第一保护绝缘层150不同，第二保护绝缘层250可以不包括与覆盖绝缘层154和顶部保护绝缘层156对应的元件并且可以不包括均包括在底部保护绝缘层152中的台阶ST和突起PRT。

图7A至图7D是示出根据公开的实施例的包括在系统的半导体封装件中的第一顶部连接垫的放大剖视图。除了设置分别在图4A至图4D中示出的保护绝缘层150a至150d和阻挡层123a至123d来代替图6A的第一保护绝缘层150和第一阻挡层123之外，图7A至图7D分别与图4A至图4D基本相同，因此，可以省略与图4A至图4D以及图6A的描述相同或相似的描述。

参照图7A，第一基体柱142可以形成为与底部保护绝缘层152a的突起PRT分开。第一基体柱142的下部的侧表面可以接触侧覆盖部分154Sa。侧覆盖部分154Sa可以设置在第一基体柱142与底部保护绝缘层152a和阻挡层123a中的每者之间。

参照图7B，第一基体柱142可以形成为与底部保护绝缘层152b的突起PRT分隔开。例如，在第一基体柱142与底部保护绝缘层152b之间可以存在间隙。第一基体柱142的下部的侧表面可以接触彼此分开设置的第一侧部154Sb1和第二侧部154Sb2。第一侧部154Sb1可以设置在阻挡层123b与第一基体柱142之间，第二侧部154Sb2可以设置在底部保护绝缘层152b与第一基体柱142之间。

参照图7C，第一基体柱142可以形成为与底部保护绝缘层152c的突起PRT分隔开。例如，在第一基体柱142与底部保护绝缘层152c之间可以存在间隙。第一基体柱142的最下部的侧表面可以接触阻挡层123c，第一基体柱142的不接触阻挡层123c的下部的侧表面(即，上部的侧表面而不是最下部的侧表面)可以接触侧覆盖部分154Sc。侧覆盖部分154Sc可以设置在底部保护绝缘层152c与第一基体柱142之间。

参照图7D，第一基体柱142可以形成为与底部保护绝缘层152d的突起PRT分开。第一基体柱142的下部的侧表面可以接触彼此分开设置的第一侧部154Sd1和第二侧部154Sd2。第一侧部154Sd1可以设置在阻挡层123d与第一基体柱142之间，第二侧部154Sd2可以设置在底部保护绝缘层152d与第一基体柱142之间。

第一基体柱142的下部的侧表面可以从第一基体柱142的最下部顺序地接触阻挡层123d的尾部123TA、第一侧部154Sd1、阻挡层123d的顶表面的一部分和第二侧部154Sd2。

图8A至图8D是示出根据公开的实施例的包括在系统的半导体封装件中的第二顶部连接垫的放大剖视图。除了设置第二保护绝缘层250a至250d和阻挡层223a至223d来代替图6B的第二保护绝缘层250和第二阻挡层223之外，图8A至图8D中的每个与图6B基本相同，因此，可以省略与图6B的描述相同或相似的描述。

参照图8A，第二保护绝缘层250a可以包括暴露第二顶部连接垫222的至少一部分的第二开口OP2a。第二基体柱242可以形成为填充第二开口OP2a并且相对于第二保护绝缘层250a的顶表面突出。第二开口OP2a可以具有从第二开口OP2a的底表面到第二开口OP2a的上部沿远离方向(竖直方向)增大的水平宽度。第二保护绝缘层250a和第二阻挡层223a可以具有从第二开口OP2a的底表面到第二开口OP2a的上部沿远离方向(竖直方向)减小的水平宽度。也就是说，第二保护绝缘层250a的在第二开口OP2a中的侧表面和第二阻挡层223a的在第二开口OP2a中的侧表面可以远离开口OP2a倾斜并且可以向上延伸。第二基体柱242的下部的侧表面可以接触第二保护绝缘层250a的侧表面和第二阻挡层223a的侧表面。

参照图8B，第二保护绝缘层250b可以包括暴露第二顶部连接垫222的至少一部分的第二开口OP2b。第二基体柱242可以形成为填充第二开口OP2b并且相对于第二保护绝缘层250b的顶表面突出。第二开口OP2b可以具有从第二开口OP2b的底表面到第二开口OP2b的上部沿远离方向(竖直方向)增大的水平宽度。第二保护绝缘层250b和第二阻挡层223b可以具有从第二开口OP2b的底表面到第二开口OP2b的上部沿远离方向(竖直方向)减小的水平宽度。也就是说，第二保护绝缘层250b的在第二开口OP2b中的侧表面和第二阻挡层223b的在第二开口OP2b中的侧表面可以远离第二开口OP2b倾斜并且可以向上延伸。第二基体柱242的下部的侧表面可以接触第二保护绝缘层250b的侧表面和第二阻挡层223b的侧表面。

可以在第二开口OP2b中在第二保护绝缘层250b与第二阻挡层223b之间形成中间台阶STmb。中间台阶STmb在第二开口OP2b中可以由第二保护绝缘层250b的侧表面和第二阻挡层223b的顶表面限定。第二开口OP2b的在设置第二阻挡层223b所处的水平处的部分的宽度可以具有比第二开口OP2b的在设置第二保护绝缘层250b所处的水平处的部分的宽度的值小的值。

参照图8C，第二保护绝缘层250c可以包括暴露第二顶部连接垫222的至少一部分的第二开口OP2c。第二基体柱242可以形成为填充第二开口OP2c并且相对于第二保护绝缘层250c的顶表面突出。第二开口OP2c可以具有从第二开口OP2c的底表面到第二开口OP2c的上部沿远离方向(竖直方向)增大的水平宽度。第二保护绝缘层250c和第二阻挡层223c可以具有从第二开口OP2c的底表面到第二开口OP2c的上部沿远离方向减小的水平宽度。也就是说，第二保护绝缘层250c的在第二开口OP2c中的侧表面和第二阻挡层223c的在第二开口OP2c中的侧表面可以远离第二开口OP2c倾斜并且可以向上延伸。

第二阻挡层223c的与第二开口OP2c相邻的侧表面可以比第二保护绝缘层250c的面对第二保护绝缘层250c的侧表面倾斜得小。也就是说，第二阻挡层223c的顶表面与第二保护绝缘层250c的侧表面之间的锐角可以比第二阻挡层223c的底表面与第二阻挡层223c的侧表面之间的锐角大。第二基体柱242的下部的侧表面可以接触第二保护绝缘层250c的侧表面和第二阻挡层223c的侧表面。

可以在第二开口OP2c中在第二保护绝缘层250c与第二阻挡层223c之间形成中间台阶STmc。中间台阶STmc可以由第二保护绝缘层250c的侧表面和第二阻挡层223c的顶表面限定。第二开口OP2c的在设置第二阻挡层223c所处的水平处的部分的宽度可以具有比第二开口OP2c的在设置第二阻挡层223c所处的水平的上方的水平处的部分的宽度的值小的值。

参照图8D，第二保护绝缘层250d可以包括暴露第二顶部连接垫222的至少一部分的第二开口OP2d。第二基体柱242可以形成为填充第二开口OP2d并且相对于第二保护绝缘层250d的顶表面突出。第二开口OP2d可以具有从第二开口OP2d的底表面到第二开口OP2d的上部沿远离方向(竖直方向)增大的水平宽度。第二保护绝缘层250d和第二阻挡层223d可以具有从第二开口OP2d的底表面到第二开口OP2d的上部沿远离方向(竖直方向)减小的水平宽度。也就是说，第二保护绝缘层250d的在第二开口OP2d中的侧表面和第二阻挡层223d的在第二开口OP2d中的侧表面可以远离开口倾斜并且可以向上延伸。

第二阻挡层223d的与第二开口OP2d相邻的侧表面可以相邻于第二保护绝缘层250d与第二保护绝缘层250d的侧表面不同地倾斜。也就是说，第二阻挡层223d的侧表面的斜度可以变化。例如，第二阻挡层223d的在最接近第二顶部连接垫222的下部处的侧表面的斜度可以比第二阻挡层223d的在更远离第二顶部连接垫222的上部处的侧表面的斜度小。第二阻挡层223d的在更远离第二顶部连接垫222的上部处的侧表面的倾斜角度可以比在第二阻挡层223d的底表面与第二阻挡层223d的侧表面之间的倾斜角度小。第二基体柱242的下部的侧表面可以接触第二保护绝缘层250d的侧表面和第二阻挡层223d的侧表面。

第二阻挡层223d的与第二开口OP2d的下部相邻的侧表面可以具有比上部的侧表面的斜度平缓的斜度。第二阻挡层223d可以包括与第二开口OP2d的底表面相邻的尾部223TA。尾部223TA可以是在第二顶部连接垫222附近与第二阻挡层223d的下部相邻的部分并且可以包括具有比第二阻挡层223d的上部的侧表面的斜度平缓的斜度的侧表面。

虽然已经参照发明构思的实施例具体地示出和描述了发明构思，但是将理解的是，在不脱离权利要求的精神和范围的情况下，可以对发明构思进行形式和细节上的各种改变。