具体实施方式

以下，对用于实施发明的实施方式进行说明。

在本说明书中，对几个要素赋予多个表现的例子。这些表现的例子终归是例示，并非否定对上述要素赋予其他表现。另外，关于没有被赋予多个表现的要素，也可以被赋予别的表现。

附图是示意性的，有时，厚度与平面尺寸的关系、各层的厚度的比率等与现实的不同。另外，附图间有时也包含彼此的尺寸的关系、比率不同的部分。

另外，首先，关于+X方向、-X方向、+Y方向、-Y方向、+Z方向及-Z方向进行定义。+X方向是与后述的基板21水平且从控制器芯片11朝向半导体存储器芯片12的方向。-X方向是+X方向的相反方向。在不对+X方向和-X方向进行区分的情况下，仅称作“X方向”。+Y方向是与基板21水平且与X方向交叉的(例如大致正交的)方向。-Y方向是+Y方向的相反方向。在不对+Y方向和-Y方向进行区分的情况下，仅称作“Y方向”。+Z方向是与基板21垂直的方向，且是与X方向及Y方向交叉的(例如大致正交的)方向，是从基板21朝向控制器芯片11的方向。-Z方向是从基板21朝向焊料球25的方向，是+Z方向的反方向。在不对+Z方向和-Z方向进行区分的情况下，仅称作“Z方向”。Z方向例如是基板21的厚度方向。

(第1实施方式)

图1至图5示出第1实施方式的半导体封装件1。半导体封装件1是半导体装置的一例。本实施方式的半导体封装件，例如是BGA-SSD(Ball Grid Array-Solid State Drive)，由至少1个半导体存储器芯片和控制半导体存储器芯片的控制器芯片作为一个BGA型的封装件而一体地构成。这样的半导体封装件搭载于个人计算机(PC)、移动电话机等电子设备，作为电子设备的储存装置而发挥功能。

图1示意性地表示在半导体封装件1被安装于电子设备时所使用的、电路基板2的构成的一部分。电路基板2包括主机控制器3、信号线4、电源电路5、电源线6(6a、6b)。本实施方式的主机控制器3及半导体封装件1，具有遵从PCI―Express(PCIe)(注册商标)的标准的接口。在主机控制器3与半导体封装件1之间设置有多根信号线4。半导体封装件1经由信号线4，与主机控制器3之间授受遵从PCIe的标准的高速信号。电源电路5经由电源线6(6a、6b)分别连接于主机控制器3及半导体封装件1。电源线6a将电源电路5和主机控制器3连接，电源线6b将电源电路5和半导体封装件1连接。电源电路5将电子设备工作用的电力向主机控制器3及半导体封装件1供给。

主机控制器3及半导体封装件1的通信接口也可以使用SAS(Serial AttachedSCSI)、SATA(Serial Advanced Technology Attachment)、USB(Universal Serial Bus)等其他标准。

搭载于电子设备的主机控制器3例如是CPU，控制包括连接或搭载于电子设备的储存装置在内的电子设备整体。

接着，对半导体封装件1的构成进行说明。

图2是示出半导体封装件1的构成的一例的框图。半导体封装件1具备控制器芯片(控制器)11、半导体存储器芯片12、DRAM芯片13、振荡器(OSC)14、EEPROM(ElectricallyErasable and Programmable ROM)15及温度传感器16。

控制器芯片11是控制半导体存储器芯片12的工作的半导体芯片。半导体存储器芯片12例如是NAND型闪速存储器芯片(NAND芯片)。NAND芯片是非易失性存储器，在不进行电力供给的状态下也保持数据。DRAM芯片(DRAM)13用于半导体存储器芯片12的管理信息的保管、数据的高速缓存等。

振荡器(OSC)14将预定频率的工作信号向控制器芯片11供给。EEPROM15是保存有控制程序等的非易失性存储器的一例。温度传感器16检测半导体封装件1内的温度，并通知给控制器芯片11。

控制器芯片11在搭载于半导体封装件1的半导体芯片之中消耗大的电力，所以，与其他半导体芯片相比容易成为高温。若控制器芯片11的热传给其他半导体芯片，则其他半导体芯片的性能会降低。

例如，在DRAM芯片13中，若温度上升，则刷新循环的效率会降低，数据容易丢失。另外，在NAND芯片12这样的非易失性半导体存储器芯片中，若温度上升，则数据的保持能力会降低，存储着的数据的可靠性降低。

接着，对第1实施方式的半导体封装件1的构造进行说明。

图3A及图3B是半导体封装件1的剖视图，图4是半导体封装件1的俯视图。另外，在图3A、图3B及图4中，为了便于说明，省略了半导体封装件1所具备的振荡器14、EEPROM15等一部分的构成。另外，以下，将半导体存储器芯片也称作存储器芯片。

半导体封装件1具备基板21、控制器芯片11、至少1个以上的半导体存储器芯片12、密封部件22、第1部件23及多个焊料球25。

基板21在表面具备装配膜24，在内部具备内部布线26。基板21具有第1面21a和位于与第1面21a相反的一侧的第2面21b。

控制器芯片11设置于第1面21a上。控制器芯片11在基板21上由装配膜24固定。控制器芯片11具有电极焊盘28，与内部布线26电连接。控制器芯片11例如如图3A所示通过基于引线202的引线接合(wire bonding)或如图3B所示通过倒装芯片接合而连接。

半导体存储器芯片12与控制器芯片11在X方向上空开间隔地设置于第1面21a上，在基板21上由装配膜24固定。半导体存储器芯片12具有电极焊盘27。例如，通过引线201和电极焊盘27连接而成的引线接合，半导体存储器芯片12与内部布线26电连接。半导体存储器芯片12经由内部布线26，电连接于控制器芯片11。

密封部件22是在基板21上将控制器芯片11和半导体存储器芯片12密封的部件。

将控制器芯片11固定着的装配膜24也可以导热率比密封部件22高。在该情况下，起到将控制器芯片11的热高效地传给基板21的作用。

第1部件23设置于第1面21a上，覆盖控制器芯片11的周围的至少一部分。在此所说的周围，指的是控制器芯片11与基板21相接的面以外的面。而且，第1部件23在X方向上位于控制器芯片11与半导体存储器芯片12之间。第1部件23导热率比密封部件22低，难以将来自控制器芯片11的发热传给半导体存储器芯片12。

基板21在第2面21b上具备焊料球25，能够经由焊料球25而与电子设备的电路基板2电连接。

根据上述构造，控制器芯片11的热由于第1部件23而难以传给密封部件22，同样，也难以传给以半导体存储器芯片12为首的其他半导体芯片。另外，控制器芯片11的热经由装配膜24、基板21、焊料球25而向电路基板2的方向散热。因此，能够抑制向半导体存储器芯片12那样的、半导体封装件1内的其他半导体芯片的热传导的影响，能够防止由热引起的功能降低。

(变形例)

本实施方式的半导体封装件1也可以如图5那样具备第2部件29。第2部件29设置成还覆盖第1部件23的周围的至少一部分。在此所说的周围，指的是第1部件23与基板21相接的面以外的面。而且，第2部件29在X方向上位于第1部件23与半导体存储器芯片12之间。第2部件29例如也可以导热率比密封部件22低，而且导热率比第1部件23还低。

在第2部件29具有比第1部件23低的导热率的情况下，能够抑制没能由第1部件23完全隔热的控制器芯片11的热传给其他半导体芯片。在此所说的隔热，是使得与经由密封部件22相比、难以通过经由第1部件23或第2部件29而将控制器芯片11的热向以半导体存储器芯片12为首的半导体芯片传导。

利用这些构造，控制器芯片11的热也由于第1部件23、第2部件29而难以传给密封部件22，同样，也难以传给以半导体存储器芯片12为首的其他半导体芯片。另外，控制器芯片11的热经由装配膜24、基板21、焊料球25而向电路基板2的方向散热。因此，能够抑制向半导体存储器芯片12那样的、半导体封装件1内的其他半导体芯片的热传导的影响，能够防止由热引起的功能降低。

密封部件22、第1部件23及第2部件29可以由例如酚醛树脂、环氧树脂、PET(聚对苯二甲酸乙二醇酯)、炭黑(直径3-500nm程度的碳的微粒)、硅石(二氧化硅)或它们的混合物构成。通过变更混合比而减小导热率高的材料(例如炭黑或硅石等金属)的含有率，能够降低导热率。

在本实施方式中，半导体存储器芯片12也可以层叠1枚或多枚。

(第2实施方式)

接着，对第2实施方式的半导体封装件1的构造进行说明。

图6是本实施方式的半导体封装件1的剖视图，图7及图8是本实施方式的半导体封装件1的俯视图。另外，在图6至图8中，为了便于说明，省略了半导体封装件1所具备的振荡器14、EEPROM15等一部分的构成。关于第2实施方式的半导体封装件1的各部，与第1实施方式的半导体封装件1的各部相同的部分以相同附图标记示出。

半导体封装件1具备基板21、控制器芯片11、多个半导体存储器芯片12、密封部件22、第1部件23、装配膜24及多个焊料球25。

基板21在内部具备内部布线26。基板21具有第1面21a和位于与第1面21a相反侧的第2面21b。

如图6至图8所示，设置于第1面21a的半导体存储器芯片12分2处层叠。分别设为第1存储器芯片群12a、第2存储器芯片群12b。这些存储器芯片群例如由装配膜24固定于第1面21a。另外，为了便于说明，将构成第1存储器芯片群12a的多个半导体存储器芯片12中的、在Z方向上最靠近基板21的半导体存储器芯片12设为存储器芯片12aW，将层叠于存储器芯片12aW的半导体存储器芯片12设为存储器芯片12aV。进而，将层叠于存储器芯片12aV的半导体存储器芯片12设为存储器芯片12aU。将构成第2存储器芯片群12b的多个半导体存储器芯片12中的、在Z方向上最靠近基板21的半导体存储器芯片12设为存储器芯片12bW，将层叠于存储器芯片12bW的半导体存储器芯片12设为存储器芯片12bV。进而，将层叠于存储器芯片12bV的半导体存储器芯片12设为存储器芯片12bU。

控制器芯片11设置于第1面21a上，在X方向上位于存储器芯片12aW与12bW之间。控制器芯片11例如由装配膜24固定于第1面21a上。控制器芯片11具有电极焊盘28，例如通过引线接合、倒装芯片接合而与基板21内的内部布线26电连接。

图7是仅示出层叠了的多个半导体存储器芯片12中的、在Z方向上最靠近基板21的存储器芯片12aW、12bW的图。在本实施方式中，控制器芯片11在X方向上实装于存储器芯片12aW与存储器芯片12bW之间的区域B。此外，在图7中，区域B是由单点划线包围的区域。

参照图6，对Z方向上的各构成要素间的距离进行说明。Z方向上的构成要素与构成要素的距离，例如是半导体封装件1所包含的各构成要素(例如控制器芯片11、存储器芯片12)的Z方向上的中心点与中心点的最小距离。如图6所示，在与基板21垂直的Z方向上，存储器芯片12aV、12bV与控制器芯片11的距离A分别比存储器芯片12aW、12bW与控制器芯片11的距离C大。另外，在与基板21垂直的Z方向上，存储器芯片12aU、12bU与控制器芯片11的距离H分别比存储器芯片12aV、12bV与控制器芯片11的距离A大。

同样，参照图8，对X方向上的各构成要素间的距离进行说明。X方向上的构成要素与构成要素的距离，例如是半导体封装件1所包含的各构成要素(例如控制器芯片11、存储器芯片12)的X方向上的中心点与中心点的最小距离。在此，将存储器芯片12aU的中心点设为u，将存储器芯片12aV的中心点设为v，将存储器芯片12aW的中心点设为w。同样，将存储器芯片12bU的中心点设为u’，将存储器芯片12bV的中心点设为v’，将存储器芯片12bW的中心点设为w’。存储器芯片12aV与控制器芯片11的距离E比存储器芯片12aW与控制器芯片11的距离D小。存储器芯片12bV与控制器芯片11的距离G比存储器芯片12bW与控制器芯片11的距离F小。另外，存储器芯片12aU与控制器芯片11的距离I比存储器芯片12aV与控制器芯片11的距离E小。存储器芯片12bU与控制器芯片11的距离J比存储器芯片12bV与控制器芯片11的距离G小。

换言之，在存储器芯片群12a、12b各自所包含的至少n枚半导体存储器芯片12中的、从靠近基板21的一方起第i个半导体存储器芯片12之上，层叠第i+1个半导体存储器芯片12。此时，第i+1个半导体存储器芯片12，以与第i个半导体存储器芯片12相比在X方向上距控制器芯片11的距离较小的状态层叠。在此所说的n是2以上的整数，i是小于n的整数。

另外，如图8所示，在从Z方向俯视半导体封装件1时，构成存储器芯片群12a、12b的至少1个半导体存储器芯片12的至少一部分也可以与X方向及Y方向上的包含控制器芯片11的区域B重叠。

构成存储器芯片群12a、12b的至少1个以上的半导体存储器芯片12具有电极焊盘27。例如，通过引线201与电极焊盘27连接而成的引线接合，半导体存储器芯片12彼此分别电连接。构成存储器芯片群12a、12b的至少1个以上的半导体存储器芯片12经由电极焊盘27，与基板21内的内部布线26电连接。控制器芯片11具有电极焊盘28，例如通过引线接合、倒装芯片接合而与内部布线26电连接。构成存储器芯片群12a、12b的至少1个以上的半导体存储器芯片12能够经由内部布线26而电连接于控制器芯片11。

密封部件22是在基板21上将控制器芯片11和存储器芯片群12a、12b密封的部件。

将控制器芯片11固定着的装配膜24也可以导热率比密封部件22高。在该情况下，起到将控制器芯片11的热高效地传给基板21的作用。

第1部件23设置于第1面21a上，覆盖控制器芯片11的周围的至少一部分。在此所说的周围，指的是控制器芯片11与基板21相接的面以外的面。而且，第1部件23在X方向上位于控制器芯片11与半导体存储器芯片12之间。第1部件23导热率比密封部件22低，难以将来自控制器芯片11的发热传给半导体存储器芯片12。

基板21在第2面21b上具备焊料球25，能够经由焊料球25而与电子设备的电路基板2电连接。

根据上述构造，控制器芯片11的热由于第1部件23而难以传给密封部件22，同样，也难以传给以半导体存储器芯片12为首的其他半导体芯片。另外，控制器芯片11的热经由装配膜24、基板21、焊料球25而向电路基板2的方向散热。因而，采取以在从Z方向俯视半导体封装件1时至少1个半导体存储器芯片12的至少一部分与X方向及Y方向上的包含控制器芯片11的区域B重叠的方式层叠的构造的存储器芯片群12a、12b难以受到热的影响。因此，能够抑制向半导体存储器芯片12那样的、半导体封装件1内的其他半导体芯片的热传导的影响，能够防止由热引起的功能降低。

(变形例)

如图9所示，本实施方式中的半导体封装件1也可以在第1部件23与密封部件22之间具备第2部件29。

(第3实施方式)

接着，对第3实施方式的半导体封装件1的构造进行说明。

图10、图11、图14及图15是本实施方式的半导体封装件1的剖视图，图12、图13及图16是本实施方式的半导体封装件1的俯视图。另外，在图10至图16中，为了便于说明，省略了半导体封装件1所具备的振荡器14、EEPROM15等一部分的构成。

关于第3实施方式的半导体封装件1的各部，与第1实施方式的半导体封装件1的各部相同的部分以相同附图标记示出。如图10至图16所示，第3实施方式的半导体封装件1与第1实施方式不同的点是：取代覆盖控制器芯片11的周围的至少一部分的第1部件23，在半导体存储器芯片12与控制器芯片11之间配置有壁部件31。

壁部件31具有第1端部311、第2端部312、第3端部313及第4端部314。将与基板21的第1面21a相接的端部设为第1端部311，将与第1端部311对向的端部设为第2端部312。将与第1面21a大致垂直的端部的一方设为第3端部313，将与第3端部313对向的端部设为第4端部314。壁部件31是以防止来自控制器芯片11的发热经由密封部件22传给半导体封装件1内的其他半导体芯片为目的而设置的壁状的部件。

如图10所示，壁部件31与Z方向上的控制器芯片11的厚度相比在Z方向上延伸即可。因而，第2端部312也可以在Z方向上由密封部件22密封。另外，如图11所示，第2端部312也可以在Z方向上露出于密封部件22的表面。

图12及图13是从Z方向俯视本实施方式的半导体封装件1而得到的图，为了便于说明，省略了密封部件22。壁部件31的沿着Y方向的宽度与控制器芯片11的沿着Y方向的宽度相比延伸即可。因此，如图12所示，在Y方向上，第3端部313及第4端部314也可以由密封部件22密封。如图13所示，在Y方向上，第3端部313及第4端部314也可以露出于密封部件22的表面。第3端部313和第4端部314也可以在Y方向上，某一方露出于密封部件22的表面，某一方由密封部件22密封。

壁部件31的导热率与密封部件22的导热率不同。壁部件31可以由例如酚醛树脂、环氧树脂、PET(聚对苯二甲酸乙二醇酯)、炭黑(直径3-500nm程度的碳的微粒)、硅石(二氧化硅)或它们的混合物构成。在导热率高的材料(例如炭黑或硅石等金属)的含有率小时，壁部件31的导热率变得比密封部件22的导热率低。通过壁部件31的导热率比密封部件22低，来自控制器芯片11的发热难以传给以半导体存储器芯片12为首的半导体封装件1内的其他半导体芯片。另外，控制器芯片11的热经由装配膜24、基板21、焊料球25而向电路基板2的方向散热。

另外，壁部件31也可以由例如Al-Sic等合成金属构成。此时，壁部件31的导热率比密封部件22的导热率高。来自控制器芯片11的发热在传给壁部件31之后，在第1端部311以外的端部由密封部件22密封着的情况下向基板21的方向散热，在第1端部311以外的端部露出于密封部件22的表面的情况下向基板21的方向及半导体封装件1的外部散热。

如前述那样，无论在壁部件31的导热率比密封部件22高时还是低时，都能够抑制向半导体存储器芯片12那样的、半导体封装件1内的其他半导体芯片的热传导的影响，都能够防止由热引起的功能降低。

另外，如图14至图16所示，在本实施方式的半导体封装件1中，也可以与第1实施方式同样，在控制器芯片11的周围具备第1部件23。

而且，在本实施方式的半导体封装件1中，也可以与第1实施方式同样，在X方向上，在第1部件23与密封部件22之间具备第2部件29。

以上，说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，并非意在限定发明的范围。这些新颖的实施方式能够以其他各种方式实施，能够在不脱离发明的要旨的范围内进行各种省略、置换、变更。这些实施方式及其变形例，包含于发明的范围及要旨，并且包含于技术方案所记载的发明和其均等的范围内。