具体实施方式

以下公开提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及布置的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简明及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。

另外，为易于说明，本文中可能使用例如“第一(first)”、“第二(second)”、“第三(third)”、“第四(fourth)”等用语来阐述图中所示的相似的元件或特征或者不同的元件或特征，且可依据呈现次序或说明的上下文而互换地使用。

还可包括其他特征及工艺。举例来说，可包括测试结构以帮助对三维(three-dimensional，3D)封装或三维集成电路(three-dimensional integrated circuit，3DIC)器件进行验证测试。所述测试结构可包括例如在重布线层(redistribution layer，RDL)中或衬底上形成的测试焊盘(test pad)，以便能够对3D封装或3DIC进行测试、使用探针和/或探针卡(probe card)等。可对中间结构以及最终结构进行验证测试。另外，本文中所公开的结构及方法可与包含对已知良好管芯(known good die)进行中间验证的测试方法结合使用以提高良率并降低成本。

图1A到图1G是根据本公开一些示例性实施例的半导体封装的制造方法中各个阶段的示意性剖视图。在一些实施例中，示出一个或多个管芯来表示晶片的多个管芯，且示出一个或多个封装来表示在半导体制造方法之后所获得的多个半导体封装。

参照图1A，在一些实施例中，提供上面形成有剥离层103及介电层104的载体102。举例来说，剥离层103设置在载体102与介电层104之间。在一些实施例中，载体102是玻璃衬底，剥离层103包括形成在玻璃衬底上的光热转换(light-to-heat conversion，LTHC)释放层。在一些实施例中，介电层104包括缓冲层，且缓冲层的材料包括聚酰亚胺(polyimide，PI)、聚苯并恶唑(polybenzoxazole，PBO)、苯并环丁烯(benzocyclobutene，BCB)或任何其他合适的聚合物系介电材料。

参照图1A，在一些实施例中，在载体102之上的介电层104上形成层间穿孔(through interlayer via，TIV)110。在一些实施例中，TIV 110是集成扇出型(integratedfan-out，InFO)穿孔。在一些实施例中，可通过以下方式形成TIV 110：在介电层104上形成掩模图案(未示出)，所述掩模图案具有暴露出载体102上的介电层104的开口；通过电镀或沉积形成填充开口的金属材料以形成TIV；以及接着移除掩模图案。在一些实施例中，TIV110可布置在管芯的位置旁边和/或周围。在替代实施例中，TIV是可选的且可省略TIV的形成。

参照图1B，提供一个或多个管芯120并将所述一个或多个管芯120放置在载体102之上。在图1B中，仅示出一个管芯作为封装结构的示例性管芯，但应理解，封装结构内可包括多于一个管芯或不同类型的管芯。在一些实施例中，在介电层104与管芯120之间提供管芯贴合膜(die attach film)106，以更好地将管芯120粘合到载体102的介电层104。在示例性实施例中，如图1B中所示，管芯120可包括选自以下的一种或多种类型的芯片：应用专用集成电路(application-specific integrated circuit，ASIC)芯片、模拟芯片、传感器芯片、无线及射频芯片、电压调节器芯片或存储器芯片。在某些实施例中，管芯与芯片可互换地使用。

在某些实施例中，在图1B中，管芯120被提供有接触件或焊盘122、钝化层124及导电柱126，接触件或焊盘122位于管芯120的衬底121上，钝化层124形成在衬底121之上且具有暴露出焊盘122的开口，导电柱126位于开口内且连接到焊盘122。在一些实施例中，焊盘122是铝焊盘、铜焊盘或其他合适的金属焊盘。在一些实施例中，钝化层124的材料包括氮化硅、氮氧化硅、聚合物材料或介电材料。在一些实施例中，导电柱126是铜柱或铜合金柱。在一个实施例中，管芯120被提供并贴合到载体102，使得管芯120的有源表面120a朝上。在某些实施例中，TIV 110布置在管芯120的外围周围。然而，依据产品设计，TIV 110中的一些TIV 110可布置在除管芯120的外围之外的位置处。在某些实施例中，在载体102之上并排堆叠多个管芯120，且可根据产品设计来调整或修改并排布置或堆叠在另一管芯之上的管芯的数目，但不受示例性实施例的限制。

参照图1B，在一些实施例中，将位于载体102之上的管芯120及TIV 110模塑并包封在模塑化合物130中。在一个实施例中，模塑化合物130填充管芯120与TIV 110之间的空间且至少在横向上覆盖介电层104之上的管芯120及TIV 110。在一个实施例中，模塑化合物130的材料包括环氧树脂、酚醛树脂或含硅树脂。在一些实施例中，模塑化合物130的材料包含填料粒子。在一些实施例中，对模塑化合物130进行包覆模塑，且接着将模塑化合物130平坦化以暴露出TIV 110的顶部110a及管芯120的有源表面120a。在一些实施例中，对包覆模塑的模塑化合物130及TIV 110进行抛光，直到暴露出管芯120的导电柱126。在一个实施例中，在平坦化之后，TIV 110的顶部110a、模塑化合物130的顶表面130a及管芯120的有源表面120a变得实质上平坦且彼此齐平。在一些实施例中，通过研磨工艺(grinding process)或化学机械抛光(chemical mechanical polishing，CMP)工艺将模塑化合物130和/或TIV110平坦化。

参照图1C，在一些实施例中，在具有模塑化合物130、TIV 110及管芯120的模塑结构上形成重布线层170。在一些实施例中，重布线层170电连接到TIV 110及管芯120。形成重布线层170包括依序形成交替的多于一个的介电材料层与多于一个的金属化层。

参照图1C，在某些实施例中，通过依序形成第一介电材料层171、第一金属化层172、第二介电材料层173、第二金属化层174、第三介电材料层175及第三金属化层176而在模塑化合物130上、TIV 110之上及管芯120上形成重布线层170。在一些实施例中，形成重布线层170还包括：形成具有开口的顶部介电材料层177，所述开口暴露出第三金属化层176的一些部分；在填充开口的顶部介电材料层177之上形成另一金属层(未示出)；以及接着将金属层图案化以形成顶部金属化层178。在一些实施例中，第一金属化层172通过导电柱126与管芯120电连接，且与TIV 110电连接。

在一些实施例中，介电材料层171、173、175、177的材料可相同或不同。在一些实施例中，介电材料层171、173、175、177的材料包括一种或多种聚合物介电材料，例如聚酰亚胺、苯并环丁烯(BCB)、聚苯并恶唑(PBO)或任何其他合适的聚合物系介电材料。在一些实施例中，金属化层172、174、176、178的材料可相同或不同，且金属化层172、174、176、178的材料可选自铜、镍、铝、钨或其组合。在一些实施例中，金属化层172、174、176可包括布线迹线(routing traces)或扇出型迹线(fan-out traces)。在一些实施例中，金属化层178可包括接触焊盘178A及用于接收凸块或其他组件的接合部分178B。在一些实施例中，接合部分或接触焊盘还可视需要包括粘合层、晶种层和/或形成在接合部分或焊盘的表面上的球下金属(under-ball metallurgy，UBM)图案，以用于增强粘合性。

参照图1D，在重布线层170的接触焊盘178A上设置导电元件190。在一些实施例中，可通过进行植球工艺(ball placement process)且接着通过回流工艺将导电元件190设置并固定到接触焊盘178A上。在一些实施例中，导电元件190是例如受控塌陷芯片连接(controlled collapse chip connection，C4)凸块或微凸块。如图1D中所示，导电元件190中的一些导电元件190通过重布线层170电连接到管芯120，且导电元件190中的一些导电元件190通过重布线层170电连接到TIV 110。在一些实施例中，无源组件192(例如电容器、电感器或电阻器)通过焊剂(solder flux)连接到重布线层170的接合部分178B。在一些实施例中，无源组件192可包括集成无源器件(integrated passive device，IPD)。

参照图1D及图1E，在一些实施例中，将封装结构100上下颠倒(翻转)并转移到承载胶带TP，且接着将载体102与剥离层103一起移除。之后，在图1E中，在介电层104上以及模塑化合物130及管芯120之上形成后侧膜200。在一些实施例中，将后侧膜200层压在介电层104上，且接着进行固化以将后侧膜200固化。在一些实施例中，通过涂布或印刷形成后侧膜200。在一个实施例中，后侧膜200具有介于20微米到100微米范围内的厚度。在一些实施例中，后侧膜200的材料可为聚合材料，包括混合有填料的树脂材料或具有玻璃纤维的树脂材料。举例来说，树脂材料包括环氧树脂、酚醛树脂或含硅树脂。在某些实施例中，后侧膜200的聚合材料可包括环氧树脂及粒径小的填料，且粒径小的填料可为粒径小于0.5微米的二氧化硅填料或氧化铝填料。后侧膜200的材料可被选择成使后侧膜200变得透明(对可见光是透明的)。由此，随后进行的钻孔工艺可实现更好的对准，且之后形成的预焊料(pre-solder)在TIV上可获得更好的覆盖。

后侧膜200具有相对高的热膨胀系数(coefficient of thermal expansion，CTE)和/或相对高的杨氏模量(Young’s modulus)，以使后侧膜200可通过制造工艺(尤其是在热处理期间)减轻或减少封装结构的翘曲。

在一些实施例中，后侧膜200的热膨胀系数(CTE)大于下伏的材料层的热膨胀系数。在某些实施例中，后侧膜200具有介于10ppm/℃到200ppm/℃范围内的CTE，而下伏的介电层104具有介于5ppm/℃到100ppm/℃范围内的CTE。在一些实施例中，后侧膜200的杨氏模量高于下伏的材料层的杨氏模量。在某些实施例中，后侧膜200具有大于5GPa的杨氏模量，而下伏的介电层104具有小于10GPa的杨氏模量。在一些实施例中，后侧膜200的CTE大于下伏的材料层的CTE且后侧膜200的杨氏模量高于下伏的材料层的杨氏模量。在某些实施例中，后侧膜200具有介于10ppm/℃到200ppm/℃范围内的CTE及大于5GPa的杨氏模量，而下伏的介电层104具有介于5ppm/℃到100ppm/℃范围内的CTE及小于10GPa的杨氏模量。

在图1F中，通过进行形成开口201的激光工艺来局部地移除后侧膜200。举例来说，激光工艺包括激光钻孔工艺(laser drilling process)。在一些实施例中，激光工艺会移除后侧膜200的一些部分且移除下伏的介电层104的一些部分，以形成暴露出下伏的TIV110的开口201。在某些实施例中，由于后侧膜200是透明的，因此开口201的位置朝下伏的TIV 110的对准可更容易且更精确。原则上来说，开口201的位置在垂直方向上(在厚度方向上)与TIV 110的位置对准并交叠。在一些实施例中，在进行激光工艺之后，所形成的开口201具有斜的轮廓。

另外，如果后侧膜200是透明的，当从后侧膜200上方可清楚地看到标识在管芯120的背面上的标记时，可跳过激光标记或激光烧蚀工艺(laser ablation process)，且会避免损坏管芯的风险。

图1F’是图1F中的半导体封装的开口201的示意性放大剖视图。在一个实施例中，如图1F’中所示，由于开口201是通过进行激光工艺(例如，激光钻孔工艺)形成，因此后侧膜200在开口201中具有倾斜的侧壁200S，且介电层104在开口201中也具有倾斜的侧壁104S。在一些实施例中，根据剖视图，倾斜的侧壁104S与倾斜的侧壁200S被形成为具有不同的陡度(steepness)。在一个实施例中，倾斜的侧壁104S的陡度小于倾斜的侧壁200S的陡度。在一些实施例中，由于介电层104与后侧膜200之间的热性质(和/或机械性质)的差异，在激光工艺之后，在介电层104与后侧膜200之间的界面处会形成凹槽(recess)。在一个实施例中，在倾斜的侧壁104S与倾斜的侧壁200S之间形成有凹槽RS。根据俯视图，如果开口201被形成为圆形或椭圆形形状的开口，则凹槽RS被形成为环形形状或弧形形状的凹槽(空隙)。在一些实施例中，当开口201被形成为具有约200微米到300微米的大小d1(即，开口的最大尺寸)时，凹槽RS被形成为具有约0.5微米到5微米的凹陷深度d2(从开口中的介电层104的凹入最多的部分到伸出最多的部分测量)。

在图1G中，在一些实施例中，将焊料膏部分210填充到开口201中，并通过施加焊料膏直接设置在被开口201暴露出的TIV 110上。在一些实施例中，开口201不被焊料膏部分210完全填充，以使填充在开口201中的焊料膏部分的最顶部低于后侧膜200的顶表面。举例来说，焊料膏的材料可包括预合金焊料粉末(pre-alloyed solder powder)与焊剂的混合物。在某些实施例中，可通过印刷、涂布或分配来形成焊料膏。

图1G’是图1G中的半导体封装的开口201的示意性放大剖视图。在一个实施例中，如图1G’中所示，焊料膏部分210不填满开口201且不填满开口201中的凹槽RS。举例来说，提供到开口201中的焊料膏部分210的量被很好地控制，以使开口201不被完全填充或者仅被填充一半。在一些实施例中，由于焊料膏的粘度，填充到开口201中的焊料膏部分210不接触后侧膜200的倾斜的侧壁200S，且可局部地接触开口201中的介电层104的倾斜的侧壁104S。也就是说，凹槽RS不被提供到开口201中的焊料膏部分210填满，且凹槽RS被保留。在一些实施例中，填充到开口201中的焊料膏部分210与TIV 110的顶表面直接接触。如图1G’中所示，在开口201内部的焊料膏部分210、介电层104及后侧膜200之间存在空的空间或间隙G。

返回参照图1G，在一些实施例中，之后进行划切工艺(dicing process)以将整个封装结构100切割(至少切穿后侧膜200、介电层104、模塑化合物130及重布线层170)成单独且分离的半导体封装10。在一个实施例中，划切工艺是包括机械锯切或激光切割的晶片划切工艺。在某些实施例中，可视需要进行标记工艺，以在管芯120之上的后侧膜200上产生标记。

图3A到图3F是根据本公开一些示例性实施例的半导体封装的制造方法中各个阶段的示意性剖视图。

参照图3A，在一些实施例中，提供上面形成有剥离层303的载体302。在一些实施例中，在剥离层303上形成后侧膜340。在一些实施例中，载体302是玻璃衬底，剥离层303包括形成在玻璃衬底上的光热转换(LTHC)释放层。在一些实施例中，后侧膜340的材料及形成相似于先前实施例中所述的后侧膜200的材料及形成。

参照图3B，在一些实施例中，在后侧膜340上形成介电层304且在载体302之上的介电层304上形成层间穿孔(TIV)310。在一些实施例中，TIV 310是集成扇出型(InFO)穿孔。如上所述，介电层304及TIV 310的材料及形成相似于介电层104及TIV 110的材料及形成。在替代实施例中，TIV是可选的且可省略TIV的形成。

参照图3B，提供具有衬底321的管芯320(仅示出一个管芯作为示例性管芯)且通过提供在管芯320与介电层304之间的管芯贴合膜306将管芯320粘合到介电层304。应理解，封装结构内可包括多于一个管芯或不同类型的管芯。另外，管芯320可包括选自以下的一种或多种类型的芯片：应用专用集成电路(ASIC)芯片、模拟芯片、传感器芯片、无线及射频芯片、电压调节器芯片或存储器芯片。在图3B中，提供管芯320并将管芯320粘合到载体302，使得管芯320的有源表面320a朝上。依据产品设计，TIV 310中的一些TIV 310可布置在管芯320的外围周围或除管芯320的外围之外的位置处。

参照图3B，在一些实施例中，将管芯320及TIV 310模塑并包封在模塑化合物330中。在一个实施例中，模塑化合物330至少在横向上环绕管芯320及TIV 310且填充管芯320与TIV 310之间的空间。在一个实施例中，模塑化合物330的材料及形成相似于模塑化合物130的材料及形成。在一些实施例中，在平坦化之后，TIV 310的顶部310a及管芯320的有源表面320a从模塑化合物330暴露出。

参照图3C，在一些实施例中，在模塑化合物330上、TIV 310之上及管芯320上形成重布线层370。在一些实施例中，重布线层370电连接到TIV 310及管芯320。形成重布线层370包括依序形成交替的多于一个的介电材料层与多于一个的金属化层，且重布线层370的材料及形成相似于重布线层170的材料及形成。

参照图3C，将导电元件390及无源组件392设置并结合到重布线层370上。在一些实施例中，导电元件390是例如C4凸块或微凸块。如图3C中所示，导电元件390中的一些导电元件390通过重布线层370电连接到管芯320，且导电元件390中的一些导电元件390通过重布线层370电连接到TIV 310。

参照图3C及图3D，在一些实施例中，将封装结构300翻转并转移到承载胶带TP，且接着将载体302与剥离层303一起移除。在图3D中，形成在介电层304上的后侧膜340被暴露出。在一些实施例中，后侧膜340可为透明的(对可见光是透明的)。

在图3E中，通过进行激光工艺在后侧膜340中形成开口341。在一些实施例中，激光工艺包括激光钻孔工艺。在一些实施例中，激光钻孔工艺会移除后侧膜340的一些部分且移除下伏的介电层304的一些部分，以形成暴露出下伏的TIV 310的开口341。在激光钻孔工艺期间，由不同材料制成的后侧膜340与介电层304被钻穿成不同的轮廓以构成开口341。开口341的轮廓可相似于图1F’中所示的开口201的轮廓，其中在后侧膜340与介电层304之间形成有凹槽。

在某些实施例中，由于后侧膜340是透明的，因此开口341朝下伏的TIV 310的对准更精确。原则上来说，开口341的位置在垂直方向上(在厚度方向上)与TIV 310的位置对准并交叠。在一些实施例中，在进行激光工艺之后，所形成的开口341具有倾斜的侧壁，所述倾斜的侧壁具有斜的轮廓。

在图3F中，在一些实施例中，将焊料膏部分360提供到开口341中且直接设置在被开口341暴露出的TIV 310上。在一些实施例中，开口341不被焊料膏部分360完全填充。在实施例中，提供到开口341中的焊料膏部分360的量被很好地控制，以使填充到开口341中的焊料膏部分360不接触开口341的倾斜的侧壁，且凹槽被保留。如先前所述，在开口341内部的焊料膏部分360、介电层304及后侧膜340之间存在空的空间或间隙。

返回参照图3F，在一些实施例中，之后进行划切工艺以将整个封装结构300切割(至少切穿后侧膜340、介电层304、模塑化合物330及重布线层370)成单独且分离的半导体封装30。在某些实施例中，可视需要进行标记工艺，以在管芯320之上的后侧膜340上产生标记。

另外，由于后侧膜340是透明的，因此从后侧膜340的另一侧上方可清楚地看到标识在管芯320的背面上的标记，这可减少或最小化激光标记或激光烧蚀工艺，且可避免管芯在激光工艺期间被损坏的风险。

由于后侧膜340具有相对高的热膨胀系数(CTE)和/或相对高的杨氏模量，因此后侧膜340可通过制造工艺(尤其是在热处理期间)减轻或减少封装结构的翘曲。

在一些实施例中，先前获得的半导体封装10或30可用作最终产品。在替代实施例中，半导体封装10或30还可包括设置在管芯之上的附加的管芯或子封装单元，且可形成另一重布线层以对所述附加的管芯或子封装单元进行电连接。本公开的结构和/或工艺不受示例性实施例的限制。

图2是示出根据本公开一些示例性实施例的半导体封装的示意性剖视图。在图2中，底部封装20相似于图1A到图1G或图3A到图3F中阐述的工艺之后形成的封装结构10或30，不同之处在于在半导体管芯220与介电层235和后侧膜240的堆叠之间形成有附加的背面重布线层(RDL)250。底部封装20还包括形成在半导体管芯220之上的前侧RDL 270以及安装在前侧RDL 270上的导电元件290及组件292。具有被模塑化合物430包封的堆叠管芯420及连接件450的顶部封装40通过连接件450与底部封装20连接，连接件450与设置在介电层235与后侧膜240的堆叠的开口O1内的焊料膏部分260结合。在一些实施例中，顶部封装40可被拾取并放置在底部封装20之上，且连接件450通过回流工艺与对应的开口中的焊料膏部分260结合。之后，在一些实施例中，在顶部封装40与底部封装20之间形成底部填充胶460且底部填充胶460填满顶部封装40与底部封装20之间的间隙。另外，底部填充胶460填满连接件450、焊料膏部分260及开口O1的侧壁之间的空的空间或间隙。应理解，图2中所示的半导体封装结构仅为示例性结构，且后侧RDL的形成可为可选的。

图4是示出根据本公开一些示例性实施例的半导体封装结构的连接部分的示意性放大局部剖视图。在某些实施例中，如图4中所示，在由介电膜DF及后侧膜BF界定的开口内部，底部填充胶UF填充位于介电膜DF与后侧膜BF之间的凹槽RS，且底部填充胶UF填充焊料膏部分SP、介电膜DF及后侧膜BF之间的空的空间或间隙。在一些实施例中，开口的大小小于TIV的大小，以使TIV不被完全暴露出。形成在被暴露出的TIV上的焊料膏部分SP直接位于TIV上(在图4中表示为TIV)，但焊料膏部分SP的扩展跨度受位于TIV上的介电膜DF的限制。

根据以上示例性实施例，堆叠层或封装子单元的配置可以合适的方式形成在集成扇出型(InFO)晶片级封装结构或扇入型晶片级封装结构内。介电层与层压在介电层上的后侧膜可由不同的材料形成，且具有不同的热性质及机械性能，例如不同的热导率、杨氏模量和/或玻璃化转变点(glass transition point)。在一些实施例中，由于后侧膜的CTE及杨氏模量中的至少一者比下伏的介电层的CTE及杨氏模量中的至少一者或两者高，因此封装结构的翘曲得到显著改善。由于材料及其性质的不同，在激光钻孔工艺之后，在介电层与后侧膜之间形成有凹槽。

根据一些实施例，半导体封装包括半导体管芯、层间穿孔(TIV)、介电膜与后侧膜的堆叠以及焊料膏部分。所述半导体管芯被模塑化合物在横向上包封。所述TIV设置在所述半导体管芯旁边且所述TIV穿透过所述模塑化合物。所述介电膜与所述后侧膜的所述堆叠设置在所述半导体管芯的后侧上且设置在所述模塑化合物上。所述堆叠包括暴露出所述TIV的开口。所述焊料膏部分设置在所述开口内所述TIV上。具有在所述开口内位于所述介电膜与所述后侧膜之间的界面处的凹槽。

在一些实施例中，第一重布线层设置在所述半导体管芯的有源表面上。在一些实施例中，第二重布线层设置在所述半导体管芯的所述后侧上。在一些实施例中，顶部封装具有一个或多个芯片及连接件，其中所述顶部封装设置在所述堆叠上，使得所述连接件与所述焊料膏部分结合；以及底部填充胶设置在所述顶部封装与所述堆叠之间。在一些实施例中，所述底部填充胶填满所述凹槽。在一些实施例中，穿透过所述堆叠的所述开口具有倾斜的侧壁。在一些实施例中，所述焊料膏部分局部地填充所述开口而不填满所述凹槽且不接触所述开口的倾斜的所述侧壁。所述介电膜与所述后侧膜为不同的材料，且所述介电膜位于所述层间穿孔与所述后侧膜之间。

根据一些实施例，半导体封装包括半导体管芯、层间穿孔(TIV)、介电膜、后侧膜以及焊料膏部分。所述半导体管芯被模塑化合物在横向上环绕。所述TIV设置在所述半导体管芯旁边且穿透过所述模塑化合物。所述介电膜设置在所述半导体管芯的后侧上以及所述模塑化合物上。所述后侧膜设置在所述介电膜上以及所述半导体管芯的所述后侧之上和所述模塑化合物之上。所述后侧膜的热膨胀系数(CTE)及杨氏模量中的至少一者比所述介电膜的热膨胀系数(CTE)及杨氏模量中的至少一者大。所述焊料膏部分设置在所述TIV上且位于所述介电膜及所述后侧膜的开口内。凹槽在所述后侧膜与所述介电膜之间的界面处位于所述开口的侧壁中。

在一些实施例中，所述后侧膜的材料包含填料粒子且所述填料粒子的粒径小于0.5微米。在一些实施例中，所述后侧膜对不可见光是透明的。在一些实施例中，设置在所述半导体管芯的有源表面上的重布线层。在一些实施例中，顶部封装具有一个或多个芯片及连接件，其中所述顶部封装设置在所述后侧膜上，使得所述连接件与所述焊料膏部分结合；以及底部填充胶设置在所述顶部封装与所述后侧膜之间以及所述焊料膏部分、所述介电膜及所述后侧膜之间。在一些实施例中，所述底部填充胶填满在所述开口内位于所述介电膜与所述后侧膜之间的所述界面处的所述凹槽。

根据一些实施例，提供一种半导体封装的制造方法。提供具有管芯及TIV的模塑结构。在所述模塑结构的第一侧上以及所述管芯及所述TIV上形成重布线层。所述管芯及所述TIV电连接到所述重布线层。形成介电层，且所述介电层设置在所述模塑结构的第二侧上，且所述第一侧与所述第二侧是所述模塑结构的相对的侧。形成后侧膜。进行在所述后侧膜及所述介电层中形成开口的激光工艺，以暴露出所述TIV。将焊料膏部分提供到所述开口中以及被暴露出的所述TIV上。

在一些实施例中，进行所述激光工艺包括：进行钻穿所述后侧膜及所述介电层的激光钻孔工艺，直到暴露出所述层间穿孔。在一些实施例中，进行所述激光钻孔工艺包括：在钻穿所述后侧膜及所述介电层期间在所述开口中在所述后侧膜与所述介电层之间的界面处形成凹槽。在一些实施例中，所述介电层是在形成所述重布线层之前形成，且所述后侧膜是在形成所述重布线层之后形成在所述介电层上。在一些实施例中，所述后侧膜是在形成所述介电层之前形成，且所述介电层是在形成所述重布线层之前形成在所述后侧膜上。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。