具体实施方式

以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

请参阅图2A至图2D，其为本发明的电子封装件2的制法的剖视示意图。

如图2A所示，于一承载结构20上沿水平方向A上间隔设置至少一第一电子元件21与至少一第二电子元件22，其中，该第一电子元件21与该第二电子元件22之间形成一空间(间隙)S。

于本实施例中，该承载结构20为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路构造，如线路重布层(redistribution layer，简称RDL)。然而，于其它实施例中，该承载结构20也可为半导体基板，其具有多个导电硅穿孔(Through-silicon via，简称TSV)，以作为硅中介板(Through Silicon interposer，简称TSI)。应可理解地，该承载结构20也可为其它可供承载如芯片等电子元件的承载单元，例如导线架(leadframe)，并不限于上述。

此外，该第一电子元件21为主动元件、被动元件、封装结构或其组合者，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。例如，该第一电子元件21为半导体芯片，其具有相对的作用面21a与非作用面21b，该作用面21a上具有多个电极垫210，并于所述电极垫210上形成导电凸块211，以令该第一电子元件21以覆晶方式经由所述导电凸块211结合及电性连接于该承载结构20上。

又，该第二电子元件22为主动元件、被动元件、封装结构或其组合者，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。例如，该第二电子元件22为半导体芯片，其具有相对的作用面22a与非作用面22b，该作用面22a上具有多个电极垫220，并于所述电极垫220上形成导电凸块221，以令该第二电子元件22以覆晶方式经由所述导电凸块221结合及电性连接于该承载结构20上。

于本实施例中，该第一电子元件21与该第二电子元件22为相同类型的电子元件(即主动元件)，且两者的内部构造可相同或不相同。

应可理解地，该第一电子元件21与该第二电子元件22也可为不相同类型的电子元件。例如，该第一电子元件21为封装结构，且该第二电子元件22为主动元件。

如图2B所示，形成填充材23于该承载结构20与该第一电子元件21之间及该承载结构20与该第二电子元件22之间，以令该填充材23包覆所述导电凸块211,221。

于本实施例中，该填充材23例如为底胶，其还形成于该第一电子元件21与该第二电子元件22之间的间隙S中。具体地，该填充材23因毛细作用而延伸至该第一电子元件21的侧面21c与该第二电子元件22的侧面22c上，以在该第一电子元件21与该第二电子元件22之间形成一由该填充材23所构成的间隔部23a。

此外，该间隔部23a于该间隙S中呈块体，且该间隙S的宽度L(即该第一电子元件21与该第二电子元件22之间的间距)或该间距越小，该填充材23于该间隙S中的毛细现象越明显。

又，该第一电子元件21与该第二电子元件22的非作用面21b,22b齐平该间隔部23a的上表面。

如图2C及图2C-1所示，形成至少一凹槽230于该间隔部23a中，进而令该间隔部23a包含有一位于凹槽底部的连接块233及位于该连接块233上且相分离(例如位于该连接块233的不同侧)的第一区块231与第二区块232，其中，该第一区块231结合于该第一电子元件21的侧面21c上，而该第二区块232结合于该第二电子元件22的侧面22c上。

于本实施例中，以例如切割、激光或蚀刻等方式移除部分填充材23以形成该凹槽230。例如，该凹槽230的侧壁230c呈平直状。具体地，该切割用的刀具9的切割宽度约为110微米(um)，以令该凹槽230的宽度r由槽口至槽底(该连接块233位置)维持一致而不变，约为110微米。

此外，该第一区块231的厚度t1可相同于或不同于该第二区块232的厚度t2。

如图2D所示，形成一作用层24于该凹槽230中。

于本实施例中，该作用层24采用压合(lamination)或模压(molding)的方式填满该凹槽230。

此外，如图2D’所示，该作用层24,24’可先形成于该第一电子元件21与第二电子元件22的非作用面21b,22b上，再经由整平制程或薄化制程，移除该非作用面21b,22b上的作用层24’，使该第一电子元件21的非作用面21b与该第二电子元件22的非作用面22b与该凹槽230中的作用层24的上表面共平面。例如，先将该作用层24’覆盖该第一电子元件21的非作用面21b与该第二电子元件22的非作用面22b，再以研磨或切割方式移除该作用层24,24’的部分材料(可依需求移除该第一电子元件21的非作用面21b的部分材料与该第二电子元件22的非作用面22b的部分材料)，使该第一电子元件21的非作用面21b与该第二电子元件22的非作用面22b齐平该凹槽230中的作用层24的上表面。

又，该作用层24的杨氏系数小于该填充材23的杨氏系数，例如为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)、模封化合物(moldingcompound)、光阻材(photoresist)或防焊材(solder mask)。

另外，如图3所示的电子封装件3，该凹槽330的宽度由槽口至槽底可进行变化而不一致。例如，该凹槽330可呈锥状或漏斗状，其侧壁330c为倾斜状，即该凹槽330的宽度可由槽口往槽底渐缩，通过此凹槽330宽度变化的方式，使该间隔部23a的第一区块231与第二区块232形成有倒角结构，可进一步减低电子元件所受的应力作用。进一步，该凹槽330的侧壁330c’可延伸至该第一电子元件21及/或第二电子元件22，如图3’所示，以令该第一电子元件21及/或第二电子元件22的角落形成倒角结构。

因此，本发明的制法经由该填充材23于该间隙S中形成有该凹槽230,330的设计，以令该凹槽230,330可作为应力缓冲区B，使该填充材23产生于该第一电子元件21及第二电子元件22的内部的应力得以减少，故相比于现有技术，本发明的制法可分散该第一电子元件21及第二电子元件22所受的应力，以避免该第一电子元件21及第二电子元件22因应力集中而发生破裂的问题。

本发明还提供一种电子封装件2,3，包括：一承载结构20、第一电子元件21与第二电子元件22、填充材23以及一作用层24。

所述的第一电子元件21与第二电子元件22间隔设置于该承载结构20上，使该第一电子元件21与该第二电子元件22之间形成有一间隙S。

所述的填充材23形成于该间隙S中以作为间隔部23a，其中，该间隔部23a具有凹槽230,330。

所述的作用层24形成于该凹槽230,330中。

于一实施例中，该第一电子元件21及第二电子元件22电性连接承载结构20。

于一实施例中，该第一电子元件21与该第二电子元件22为相同或不同类型。

于一实施例中，该第一电子元件21与该第二电子元件22的上表面齐平该作用层24的上表面。

于一实施例中，该第一电子元件21与该第二电子元件22的上表面齐平该间隔部23a的上表面。

于一实施例中，该凹槽230的宽度r由槽口至槽底呈一致而维持不变。

于一实施例中，该凹槽330的宽度由槽口至槽底渐缩。

于一实施例中，该填充材23还形成于该承载结构20与该第一电子元件21之间及该承载结构20与该第二电子元件22之间。

于一实施例中，该作用层24的杨氏系数小于该填充材23的杨氏系数

综上所述，本发明的电子封装件及其制法，经由令位于该第一电子元件与第二电子元件之间的填充材中形成有凹槽，使该填充材产生于该第一电子元件及第二电子元件的内部的应力得以减少，故本发明能避免该第一电子元件及第二电子元件发生破裂，因而能提升该电子封装件的可靠度。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。