具体实施方式

为使本申请解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本申请实施例的技术方案作进一步的详细描述。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

请参阅图1，图1是本申请芯片封装体第一实施例的结构示意图。

在本实施例中，芯片封装体包括图案化的金属基材板12、芯片22、第一绝缘层32以及图案化的第一导电层42。其中，金属基材板12上设置第一通孔，而芯片22设置于该第一通孔中，第一绝缘层32覆盖在芯片22和金属基材板12上，并填充第一通孔，且第一绝缘层32中设置有第二通孔以裸露出部分的金属基材板12和芯片22，进一步地，在该通孔中以及第一绝缘层32上又覆盖设置有第一导电层42，以使得芯片22能够藉由第一导电层42与金属基材板12实现电连接，并最终构成芯片封装体的引脚，从而使芯片封装体具有较短的电气路径和散热路径，并具有优异的低阻特性和散热效果。

其中，第一绝缘层32中的该通孔的数量包括至少两个，其中至少一个通孔设置在芯片22的上方，至少另一个通孔对应设置在金属基板12上，且至少两个通孔之间通过覆盖设置于每一通孔内部的第一导电层42相互实现电连接。而对应于至少两个通孔下方的金属基材板12的部分结构可作为该芯片封装体的封装引脚，以与外部器件或其他芯片实现电连接。

其中，金属基材板12和第一导电层42的图案化是为了与芯片22所要实现的逻辑电路相适应而做出的对应设定，而不同的芯片引脚对应不同的图案化电气路径，该图案化可以通过化学刻蚀或离子刻蚀的方法完成。

可选地，金属基材板12的材料可以是铜、铝、金、银及其合金或金属填充有机物中的一种，第一绝缘层32所使用的材料可以是填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨中的一种，而第一导电层42的材料则选自于铜、铝、金、银、锡、铅及其合金或金属填充有机物中的一种，以使得芯片封装体中的芯片22能够通过金属基材板12以及通孔中的第一导电层42实现双面散热，从而具有更优秀的散热特性。

可选地，芯片22的底面积小于第一通孔的底面积，且不与金属基材板12直接接触，第一绝缘层32被填充到第一通孔中除去芯片22后的剩余部分中，而在其他实施例中，芯片22的底面积也可以等于第一通孔的底面积，且第一通孔完全由芯片22填充，而第一绝缘层32覆盖在芯片22和金属基材板12上，本申请对此不做限定。

可选地，第一绝缘层32中设置的通孔在面向金属基材板12一侧的表面积可以设定为小于远离金属基材板12一侧的表面积，也即该通孔两侧的底面积可以设置为不同，而在其他实施例中，该通孔两侧的底面积也可以设置为相同，本申请对此不做限定。

可选地，第一绝缘层32对应于相应通孔的边缘部分可以为具有至少两个不同倾角的斜边，或是呈弧形曲面、波浪状曲面等任一合理的结构样式设置。

区别于现有技术的情况，本申请中的芯片封装体包括：图案化的金属基材板，其中，金属基材板中设置有第一通孔；芯片，设置在第一通孔中；第一绝缘层，覆盖在芯片和金属基材板上，并填充所述第一通孔，其中，第一绝缘层中设置有第二通孔以裸露出部分的金属基材板和芯片；图案化的第一导电层，设置在第一绝缘层上和通孔内，以使芯片藉由第一导电层而连接至金属基材板。通过上述方式，本申请的芯片封装体中的芯片能够通过图案化的金属基材板，以及设置于绝缘层通孔内的具有更大散热面积的图案化的导电层进行散热，从而使该芯片能够实现双面散热，并使得相应的芯片封装体的结构更为简单，电气路径和散热路径更短，从而具有优异的低阻特性和散热效果，并能够实现芯片封装体的小型化和轻薄化。

请参阅图2，图2是本申请芯片封装体第二实施例的结构示意图。本实施例与图1中本申请提供的芯片封装体第一实施例的区别在于，芯片封装体进一步包括图案化的第二导电层52，其中，第二导电层52设置于第一绝缘层32与第一导电层42重叠的部分之间。

在本实施例中，第二导电层52设置于第一绝缘层32没有开设通孔的部分上，而芯片22藉由第一导电层连接至第二导电层52，并最终连接至金属基材板12。

其中，第二导电层52所使用的材料也选自于铜、铝、金、银、锡、铅及其合金或金属填充有机物中的一种，本申请对此不做限定。

请参阅图3，图3是本申请芯片封装体第三实施例的结构示意图。本实施例与本申请图1中提供的芯片封装体第一实施例的区别在于，芯片封装体进一步包括导电金属层62，其中，导电金属层62设置在金属基材板12远离第一绝缘层32的表面上，即导电金属层72被设置在金属基材板12设置有芯片22的另一侧的表面上。

在本实施例中，导电金属层62所使用的材料同金属基材板12一样，选自于铜、铝、金、银及其合金或金属填充有机物中的一种，是对金属基材板12的加厚叠层设置，以保证最终成型的图案化的金属基材板12，也即保证芯片封装体相应的引脚具有更为可靠的强度，而不致被轻易的折弯和断裂。

请参阅图4，图4是本申请芯片封装体第四实施例的结构示意图。本实施例与本申请图1中提供的芯片封装体第一实施例的区别在于，芯片封装体进一步包括第二绝缘层72，其中，第二绝缘层72覆盖在第一导电层42和部分裸露的第一绝缘层32上。

在本实施例中，图案化的第一绝缘层32会出现部分裸露而未完全被第一导电层42覆盖，其中，在芯片封装体中进一步设置有第二绝缘层72，以覆盖在第一导电层42和部分裸露的第一绝缘层32上，以能够有效保护第一导电层42不致被外力损坏，从而避免芯片封装体相应引脚的逻辑电路不致因外力的作用而无法得到有效的实现。

请参阅图5，图5是本申请芯片封装体第五实施例的结构示意图。

可选地，在一实施例中，芯片封装件具体包括：图案化的金属基材板12、芯片22、第一绝缘层32、图案化的第一导电层42、图案化的第二导电层52、导电金属层62以及第二绝缘层72。

其中，在图案化的金属基材板12中设置有第一通孔，而芯片22设置在该第一通孔中，且第一绝缘层32覆盖在芯片22和金属基材板12上，图案化的第二导电层52又进一步设置于第一绝缘层32上，其中，第一绝缘层32和第二导电层52中设置有第二通孔以裸露出部分的金属基材板12和芯片22，而图案化的第一导电层42设置在第二导电层52上以及第二通孔内，以使芯片22能够藉由图案化的第一导电层42而连接至图案化的第二导电层52和图案化的金属基材板12上，以最终构成芯片封装体的引脚，从而使得该芯片封装体具有较短的电气路径和散热路径，并具有优异的低阻特性和散热效果。

其中，导电金属层62设置在金属基材板12远离第一绝缘层32的一侧表面以及芯片22和第一绝缘层32与之同水平面一侧的表面上，导电金属层62是对金属基材板12的加厚叠层设置，以保证最终成型的图案化的金属基材板12，也即保证使芯片封装体相应的引脚具有更为可靠的强度，而不致被轻易的折弯和断裂。第二绝缘层72覆盖在第一导电层42和部分裸露的第二导电层52上，以有效保护第一导电层42和第二导电层52不致被外力损坏，从而避免芯片封装体相应引脚的逻辑电路不致因外力的作用而无法得到有效的实现。

可选地，金属基材板12和导电金属层62的材料可以是铜、铝、金、银及其合金或金属填充有机物中的一种，第一绝缘层32和第二绝缘层72所使用的材料可以是填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨中的一种，第一导电层42和第二导电层52的材料则选自于铜、铝、金、银、锡、铅及其合金或金属填充有机物中的一种，因而芯片封装体中的芯片22能够通过金属基材板12以及第二通孔中的第一导电层42实现双面散热，从而具有更优秀的散热特性。

可选地，芯片22的底面积小于第一通孔的底面积，且不与金属基材板12直接接触，第一绝缘层32被填充到第一通孔中除去芯片22后的剩余部分中，而在其他实施例中，芯片22的底面积也可以等于第一通孔的底面积，且第一通孔完全由芯片22填充，而第一绝缘层32覆盖在芯片22和金属基材板12上，本申请对此不做限定。

可选地，第二绝缘层72采用的绝缘材料不同于第一绝缘层32所采用的绝缘材料，且第二绝缘层72所采用的绝缘材料的导热性能优于第一绝缘层32所采用的绝缘材料的导热性能，也即第二绝缘层72的导热系数大于第一绝缘层32的导热系数，以在包覆第一导电层42和第二导电层52后，芯片22能够通过第二绝缘层72实现更好的散热效果。

可选地，芯片22远离金属基材板12的一侧面上还设置有阻焊绝缘层，以仅允许第一导电层42连接至芯片22一侧面上的焊盘所对应的位置处。其中，该焊盘是指芯片22一侧面上需要进行焊接，以与外部器件实现电连接，而露出的铜层部分，而芯片22一侧面上非焊盘所对应的位置处则设置为阻焊绝缘层。

可选地，该芯片封装件的最外层，也即导电金属层62和第二绝缘层72的外侧还进一步设置有黑色、绿色或黄色等任一合理颜色中的一种的绝缘封皮材料，以用作使芯片封装件的外观更具有观赏性。

可选地，金属基材板12对应于相应凹槽及蚀刻后剩余部分结构的边缘部分可以是具有至少两个不同倾角的斜边，或呈弧形曲面、波浪状曲面等任一合理的结构样式设置。

可选地，金属基材板12与第一导电层42连接的位置处，或第一导电层42的内部可能存在有空隙，而该空隙处进一步填充有绝缘树脂，以防止空气和/或水分子的进入。

可选地，金属基材板12远离芯片22的一侧面的图案化空隙处，填充有黑色、绿色或黄色等任一合理颜色中的一种的绝缘封皮材料，以用作使芯片封装件的外观更具有观赏性。

可选地，该芯片封装件具有多层金属基材板12及相应叠层设置的绝缘层，并通过相应通孔中的多层导电层实现多层金属基材板12的互联。

可选地，金属基材板12或导电金属层62远离芯片22的一侧面上还设置有锡球，以与外部器件实现电连接。

可选地，该芯片封装件远离金属基材板12的一侧面进一步通过第一导电层42连接有功率模块器件，如电阻、电容、晶体管等任一合理的功率器件中的一种或多种。

可选地，金属基材板12靠近芯片22的一侧面上设置有至少两个芯片22，且至少两个芯片22之间可通过金属基材板12和第一导电层42实现电连接，或至少两个芯片22相互独立不实现电连接，其具体由用户根据其需要达成的电路逻辑进行设定。

基于总的发明构思，本申请还提供了一种芯片封装体的制程方法，请参阅图6a-图6i，其中，图6a是本申请芯片封装体的制程方法第一实施例的流程示意图，图6b-图6i为图6a中S610-S680对应的一实施方式的结构示意图。本实施例包括如下步骤：

S610：在金属基材板中开设第一通孔，并在金属基材板的底部贴上支撑基板。

具体地，如图6b所示，在一实施方式中，首先通过图形转移或化学蚀刻的方式在金属基材板12的中蚀刻出第一通孔1210，并在开设有第一通孔1210的金属基材板12的底部贴上一支撑基板82。

S620：在第一通孔中的支撑基板上设置芯片。

具体地，如图6c所示，在一实施方式中，当在金属基材板12上开设有第一通孔1210，且在金属基材板12的底部被贴上一支撑基板82时，进一步将芯片22贴在该支撑基板82上的第一通孔1210所对应的部分区域上，其中，芯片22的底面积可以是小于该第一通孔1210的底面积，且不与金属基材板12直接接触，而在其它实施例中，芯片22的底面积的也可以等于第一通孔1210的底面积，即该第一通孔1210完全由芯片22所填充，本申请对此不做限定。

S630：在金属基材板和芯片上形成第一绝缘层，以覆盖芯片和金属基材板，并填充第一通孔。

具体地，如图6d所示，在一实施方式中，在芯片22被设置于第一通孔1210中的支撑基板82上后，进一步地，在该金属基材板12和芯片22上制作、形成第一绝缘层32，以完全覆盖在芯片22和金属基材板12上，其中，当芯片22的底面积小于第一通孔1210的底面积，且不与金属基材板12直接接触时，将第一绝缘层32进一步填充到该第一通孔1210中除去芯片22后的剩余部分中。

S640：去掉支撑基板。

具体地，如图6e所示，在一实施方式中，在将第一绝缘层32覆盖在金属基材板12和芯片22上，并填充到第一通孔1210中之后，可去掉贴在金属基材板12底部的支撑基板82。

S650：图案化第一绝缘层，以形成图案化的第一绝缘层，其中，图案化的第一绝缘层中设置有第二通孔以裸露出部分的金属基材板和芯片。

具体地，如图6f所示，在一实施方式中，通过印刷、压合、喷涂的方法形成第一绝缘层32，并进一步通过激光钻孔或化学腐蚀的方法在第一绝缘层32中制作出多个第二通孔，并贯通至金属基材板12和芯片22的表面上，以裸露出部分的金属基材板12和芯片22。

S660：在图案化的第一绝缘层上形成第一导电层，且第二通孔内填充有第一导电层。

具体地，如图6g所示，在一实施方式中，图案化的第一绝缘层32中设置有第二通孔，并裸露出了部分的金属基材板12和芯片22，进一步地，在该第一绝缘层32上通过印刷、压合、喷涂、化学电镀、化学沉积等处理方法制作出第一导电层42，且将该第一导电层42填充于第二通孔内侧的表面上，以实现芯片22与金属基材板12的对应连接。

S670：图案化第一导电层，以形成图案化的第一导电层。

具体地，如图6h所示，在一实施方式中，通过化学刻蚀或离子刻蚀的方法对第一导电层42进行图案化处理，以形成图案化的第一导电层42。

S680：图案化金属基材板，以形成图案化的金属基材板，从而使芯片藉由图案化的第一导电层而连接至图案化的金属基材板。

具体地，如图6i所示，在一实施方式中，在图案化的，且覆盖于芯片22和金属基材板12上的第一绝缘层32上以及第二通孔内制作、形成有第一导电层42，对该第一导电层42进行图案化处理，并进一步通过化学刻蚀或离子刻蚀的方法对金属基材板12进行图案化处理，以形成图案化的第一导电层42和金属基材板12。则可理解的是，芯片22能够藉由通孔内以及第一绝缘层32上的图案化的第一导电层42而连接至图案化的金属基材板12，其中，对第一绝缘层32、第一导电层42以及金属基材板12所进行的图案化处理，是为了实现芯片22与金属基材板12的电连接、以及所要实现的逻辑电路而做出的适应性设定，以最终构成芯片封装体的引脚。

可选地，其中的金属基材板12的材料可以是铜、铝、金、银及其合金或金属填充有机物中的一种，第一绝缘层32所使用的材料可以是填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨中的一种，而第一导电层42的材料则选自于铜、铝、金、银、锡、铅及其合金或金属填充有机物中的一种，以使得芯片封装体中的芯片22能够藉由金属基材板12以及通孔中的第一导电层42实现双面散热，从而具有更优秀的散热特性。

区别于现有技术的情况，本申请中的芯片封装体的制程方法包括：在金属基材板中开设第一通孔，并在金属基材板的底部贴上支撑基板；在第一通孔中的支撑基板上设置芯片；在金属基材板和芯片上形成第一绝缘层，以覆盖芯片和金属基材板，并填充第一通孔；去掉支撑基板；图案化第一绝缘层，以形成图案化的第一绝缘层，其中，图案化的第一绝缘层中设置有第二通孔以裸露出部分的金属基材板和芯片；在图案化的第一绝缘层上形成第一导电层，且第二通孔内填充有第一导电层；图案化第一导电层，以形成图案化的第一导电层；图案化金属基材板，以形成图案化的金属基材板，从而使芯片藉由图案化的第一导电层而连接至图案化的金属基材板。通过上述方式，本申请中得到的芯片封装体能够通过图案化的金属基材板，以及设置于绝缘层通孔内的具有更大散热面积的图案化的导电层进行散热，从而使该芯片能够实现双面散热，且结构较为简单，电气路径和散热路径短，具有更优异的低阻特性和散热效果，能够实现芯片封装体的小型化和轻薄化，而采用双向制作的方式也使得其整个制程工艺的过程能够完全与PCB设备的工艺兼容，从而具有效率高且批量化程度高、成本低的特点。

请参阅图7a-图7f，其中，图7a是本申请芯片封装体的制程方法第二实施例的流程示意图，图7b-图7f为图7a中S750-S790对应的一实施方式的结构示意图。可以理解的是，本实施例的芯片封装体的制程方法是图6a中芯片封装体的制程方法一细化实施方式的流程示意图，包括如下步骤：

其中，图7a中的S710、S720、S730以及S740分别与图6a中的S610、S620、S630以及S640相同，具体请参阅图6a及其相关的文字描述，在此不再赘述，而在S740，即在去掉支撑基板的步骤之后，还包括如下步骤：

S750：在第一绝缘层上形成第二导电层。

具体地，如图7b所示，在一实施方式中，在将芯片22设置于金属基材板12上开设的凹槽中，且在设置有芯片22的金属基材板12上形成第一绝缘层32，以覆盖芯片22和金属基材板12之后，还进一步地包括在第一绝缘层32上制作、形成有第二导电层52。

S760：图案化第一绝缘层和第二导电层，以形成图案化的第一绝缘层和图案化的第二导电层，图案化的第一绝缘层和图案化的第二导电层中设置有第二通孔以裸露出部分的金属基材板和芯片。

具体地，如图7c所示，在一实施方式中，对形成、并覆盖于芯片22和设置有芯片22的金属基材板12上的第一绝缘层32以及形成在第一绝缘层32上的第二导电层52进行图案化处理，以得到图案化的第一绝缘层32和图案化的第二导电层52，并进一步通过激光钻孔或化学腐蚀的方法在第一绝缘层32和第二导电层52中制作出多个第二通孔，并贯通至金属基材板12和芯片22的表面上，以裸露出部分的金属基材板12和芯片22。

S770：在图案化的第一绝缘层和图案化的第二导电层上形成第一导电层，且第二通孔内填充有第一导电层。

具体地，如图7d所示，在一实施方式中，图案化的第一绝缘层32和第二导电层52中设置通孔，并裸露出了部分的金属基材板12和芯片22之后，进一步地，在该第一绝缘层32和第二导电层52上制作出第一导电层42，且将该第一导电层42填充于第一绝缘层32中形成的第二通孔内，以实现芯片22与金属基材板12的对应连接。

S780：图案化第一导电层，以形成图案化的第一导电层。

具体地，如图7e所示，在一实施方式中，通过化学刻蚀或离子刻蚀的方法对第一导电层42进行图案化处理，以形成图案化的第一导电层42，而在其他实施例中，还可以进一步对第二导电层52也进行图案化处理，以形成在竖直方向上一致的图案化的第一导电层42和第二导电层52。

S790：图案化金属基材板，以形成图案化的金属基材板，从而使芯片藉由图案化的第一导电层而连接至图案化的第二导电层和图案化的金属基材板。

具体地，如图7f所示，在一实施方式中，在图案化的，且覆盖在芯片22和金属基材板12上的第一绝缘层32和图案化的第二导电层52上形成有第一导电层42，且第一绝缘层32中的第二通孔内也填充有该第一导电层42，对该第一导电层42进行图案化处理，并进一步通过化学刻蚀或离子刻蚀的方法对金属基材板12进行图案化处理，以形成图案化的第一导电层42和金属基材板12。则可理解的是，芯片22能够藉由通孔内以及第一绝缘层32和第二导电层52上的图案化的第一导电层42而连接至图案化的金属基材板12，其中，对第一绝缘层32、第二导电层52、第一导电层42以及金属基材板12所进行的图案化处理，是为了实现芯片22与金属基材板12的电连接，以及所要实现的逻辑电路而做出的适应性设定，以最终构成芯片封装体的引脚。

请参阅图8a-图8b，图8a是本申请芯片封装体的制程方法第三实施例的流程示意图，图8b为图8a中S890对应的一实施方式的结构示意图。本实施例与图6a中芯片封装体的制程方法又一细化实施方式的流程示意图，包括如下步骤：

其中，图8a中的S810、S820、S830、S840、S850、S860、S870以及S880分别与图6a中的S610、S620、S630、S640、S650、S660、S670以及S680相同，具体请参阅图6a及其相关的文字描述，在此不再赘述，而在S880，即图案化金属基材板，以形成图案化的金属基材板，从而使芯片藉由图案化的第一导电层而连接至图案化的金属基材板的步骤之后，还包括如下步骤：

S890：在图案化的金属基材板远离第一绝缘层的一侧以及芯片和第一绝缘层与之同水平面一侧的表面上形成导电金属层。

具体地，如图8b所示，在一实施方式中，当在图案化的，且覆盖在芯片22和金属基材板12上的第一绝缘层32上以及第二通孔内制作、形成有第一导电层42时，对第一导电层42进行图案化处理，并进一步通过化学刻蚀或离子刻蚀的方法对金属基材板12进行图案化处理，以形成图案化的第一导电层42和金属基材板12，且在使芯片22藉由图案化的第一导电层42而连接至图案化的金属基材板12之后，进一步地在图案化的金属基材板12远离第一绝缘层32一侧以及芯片22和第一绝缘层32与之同水平面一侧的表面上制作、形成一导电金属层62。而在其他实施例中，还可以是在图案化的，且覆盖在芯片22和金属基材板12上的第一绝缘层32上以及相应通孔内制作、形成第一导电层42，并对第一导电层42进行图案化处理之后，先在金属基材板12远离第一绝缘层32的表面上制作、形成一导电金属层62，再对金属基材板12以及导电金属层62进行图案化处理，以形成图案化的第一导电层42、金属基材板12以及导电金属层62，且使芯片22藉由图案化的第一导电层42而连接至图案化的金属基材板12。

其中，该导电金属层62所使用的材料同金属基材板12一样，选自于铜、铝、金、银及其合金或金属填充有机物中的一种，是对金属基材板12的加厚叠层设置，以保证最终成型的图案化的金属基材板12，也即使芯片封装体相应的引脚具有更为可靠的强度，而不致被轻易地折弯和断裂。

请参阅图9a-图9b，图9a是本申请芯片封装体的制程方法第四实施例的流程示意图，图9b为图9a中S990对应的一实施方式的结构示意图。本实施例与图6a中芯片封装体的制程方法又一细化实施方式的流程示意图，包括如下步骤：

其中，图9a中的S910、S920、S930、S940、S950、S960、S970以及S980分别与图6a中的S610、S620、S630、S640、S650、S660、S670以及S680相同，具体请参阅图6a及其相关的文字描述，在此不再赘述，而在S980，即图案化金属基材板，以形成图案化的金属基材板，从而使芯片藉由图案化的第一导电层而连接至图案化的金属基材板的步骤之后，还包括如下步骤：

S990：在第一导电层和部分裸露的第一绝缘层上形成第二绝缘层，以覆盖第一导电层和第一绝缘层。

具体地，如图9b所示，在一实施方式中，当在图案化的，且覆盖在芯片22和金属基材板12上的第一绝缘层32上以及相应通孔内制作、形成有第一导电层42时，对第一导电层42进行图案化处理，并进一步通过化学刻蚀或离子刻蚀的方法对金属基材板12进行图案化处理，以形成图案化的第一导电层42和金属基材板12，且在使芯片22藉由图案化的第一导电层42而连接至图案化的金属基材板12之后，进一步地在第一导电层42和部分裸露的第一绝缘层32上制作、形成第二绝缘层72，以覆盖在第一导电层42和部分裸露的第一绝缘层32上，以有效保护第一导电层42不致被外力损坏，从而有效避免芯片封装体相应引脚的逻辑电路不致因外力的作用而无法得到有效的实现。

基于总的发明构思，本申请还提供了一种电子装置，请参阅图10，图10是本申请电子装置一实施例的结构示意图。其中，该电子装置100包括以上任一所述的芯片封装体1010。

区别于现有技术的情况，本申请中的芯片封装体包括：图案化的金属基材板，其中，金属基材板中设置有第一通孔；芯片，设置在第一通孔中；第一绝缘层，覆盖在芯片和金属基材板上，并填充所述第一通孔，其中，第一绝缘层中设置有第二通孔以裸露出部分的金属基材板和芯片；图案化的第一导电层，设置在第一绝缘层上和通孔内，以使芯片藉由第一导电层而连接至金属基材板。通过上述方式，本申请中的芯片封装体能够实现芯片的双面散热，且结构较为简单，电气路径和散热路径短，具有优异的低阻特性和散热效果，能够实现芯片封装体的小型化和轻薄化。

以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。