具体实施方式

下面参照附图详细描述所公开技术的各种示例和实施方式。

各种实施方式可能针对一种能够避免缺陷并且便利于制造工艺的半导体封装件及其制造方法。

附图可能未必按比例绘制，并且在某些情况下，附图中至少一些结构的比例可能被夸大，以便清楚地示出所描述的示例或实施方式的某些特征。在附图或说明书中以多层结构呈现具有两个或更多个层的特定示例时，如图所示的这些层的相对位置关系或布置层的顺序反映了所描述或示出的示例的特定实施方式，并且不同的相对位置关系或布置层的顺序也是可能的。另外，所描述或示出的多层结构的示例可能无法反映该特定多层结构中存在的所有层(例如，在两个示出的层之间可以存在一个或更多个附加层)。作为特定示例，当将所描述或示出的多层结构中的第一层称为在第二层“上”或“上方”或在基板上“上”或“上方”时，第一层可以直接形成在第二层或基板上，但是也可以表示其中一个或更多个其它中间层可以存在于第一层与第二层或基板之间的结构。

图1A至图1F、图2A至图2G和图3至图5是用于描述根据实施方式的半导体封装及其制造方法的图。图1A、图2A、图2B、图3、图4和图5是截面图，图1B和图2C是分别对应于图1A和图2A/图2B的平面图。图1C至图1F是示出图1A和图1B的再分布层(redistribution layer)的图，并且图2D至图2G是示出图1C至图1F的再分布层和连接至该再分布层的导线(wire)的图。

首先，将描述制造方法。

参照图1A和图1B，可以提供载体基板100。载体基板100可以是玻璃载体基板或陶瓷载体基板等。另选地，载体基板100可以是晶片(wafer)，并且可以在载体基板100上同时形成多个封装。

然后，可以在载体基板100的第一表面101上形成芯片堆叠200和桥接单元300。

芯片堆叠200可以包括在垂直于载体基板100的第一表面101的方向上堆叠的多个半导体芯片210、220、230和240。图1A和图1B示出了一个芯片堆叠200包括四个半导体芯片210、220、230和240。然而，本实施方式不限于此，而是可以将一个芯片堆叠200中包括的半导体芯片的数量设置为各种值。在下文中，为了便于描述，根据与载体基板100的距离，将四个半导体芯片210、220、230和240分别称为第一半导体芯片210、第二半导体芯片220、第三半导体芯片230和第四半导体芯片240。此外，为了便于描述，在垂直方向上相对靠近载体基板100的位置将被称为底部/下部位置，并且相对远离载体基板100的位置将被称为顶部/上部位置。例如，第一半导体芯片210可以被称为位于芯片堆叠200的最下部，并且第四半导体芯片240可以被称为位于芯片堆叠200的最上部。

第一至第四半导体芯片210、220、230和240可以分别包括第一至第四有源(active)表面216、226、236和246以及第一至第四非有源表面217、227、237和247。第一至第四有源表面216、226、236和246不面对载体基板100的第一表面101，并且第一至第四非有源表面217、227、237和247位于第一至第四有源表面216、226、236和246的相对侧，以面对载体基板100的第一表面101。第一至第四半导体芯片210、220、230和240可以包括分别设置在第一至第四有源表面216、226、236和246处的第一至第四芯片焊盘212、222、232和242。第一至第四芯片焊盘212、222、232和232可以是用于导线接合的接合焊盘。

第一至第四半导体芯片210、220、230和240可以依次在向第一方向上的一侧(例如，右侧)进行预定偏移的状态下堆叠。当第一至第四半导体芯片210、220、230和240依次以向所述一侧偏移的方式堆叠时，第一至第三半导体芯片210、220和230的第一至第三有源表面216、226和236的另一侧边缘可以被暴露。第一至第三有源表面216、226和236的另一侧边缘可以是位于偏移方向上的一侧的相对侧上的边缘(例如，左边缘)。此后，第一至第三有源表面216、226和236的暴露边缘将被称为第一至第三有源表面216、226和236的暴露部分，并将分别由附图标记216A、226A和236A表示。第一至第三芯片焊盘212、222和232可以分别设置在第一至第三有源表面216、226和236的暴露部分216A、226A和236A中。也就是说，第一至第三半导体芯片210、220和230可以是边缘焊盘型(edge pad-type)半导体芯片。由于第四半导体芯片240位于芯片堆叠200的最上部，所以整个第四有源表面246可以被暴露。因此，第四芯片焊盘242可以位于第四有源表面246的任意位置。在实施方式中，第四芯片焊盘242可以位于与第一至第三芯片焊盘212、222和232的位置基本上相同的位置，也即，第四半导体芯片240的第四有源表面246的左边缘。也就是说，第四半导体芯片240也可以是边缘焊盘型半导体芯片。

图1A的截面图示出了第一至第四芯片焊盘212、222、232和242中的每一个看起来似乎在第一至第四半导体芯片210、220、230和240中的对应半导体芯片中被形成为一个焊盘。然而，参照图1B的平面图，可以将多个第一芯片焊盘212布置在第一半导体芯片210的第一有源表面216的暴露部分216A中。第一芯片焊盘可以在基本垂直于第一方向同时平行于载体基板100的第一表面101的第二方向上彼此间隔开。图1B示出了一条线上形成有12个第一芯片焊盘212，但是可以以各种方式修改第一芯片焊盘212的数量和布置。类似地，多个第二芯片焊盘222可以被布置在第二有源表面226的暴露部分226A中，而在第二方向上彼此间隔开，并且多个第三芯片焊盘232可以被布置在第三有源表面236的暴露部分236A中，而在第二方向上彼此间隔开。多个第四芯片焊盘242可以被布置在第四有源表面246的左边缘处，而在第二方向上彼此间隔开。

在第一至第四半导体芯片210、220、230和240的每一个中所包括的多个芯片焊盘中，某一芯片焊盘可以是被施加有输入/输出信号的信号焊盘，并且另一个芯片焊盘可以是被施加有电源电压或接地电压的电源焊盘。在一个实施方式中，图1B示出了相对于第二方向，多个第一芯片焊盘212中的最下面的第一芯片焊盘212是信号焊盘，并且在信号焊盘上方的第一芯片焊盘212是电源焊盘的情况。为了便于描述，在第一芯片焊盘212当中，信号焊盘将被称为第一信号焊盘212A，并且电源焊盘将被称为第一电源焊盘212B。在一个实施方式中，图1B示出了从第二方向的角度，多个第二芯片焊盘222中的最下面的第二芯片焊盘222是信号焊盘，并且在信号焊盘上方的第二芯片焊盘222为电源焊盘的情况。为了便于描述，在第二芯片焊盘222当中，信号焊盘将被称为第二信号焊盘222A，并且电源焊盘将被称为第二电源焊盘222B。在一个实施方式中，第一半导体芯片210的第一信号焊盘212A和第二半导体芯片220的第二信号焊盘222A可以形成在彼此对应的位置处，并且第一半导体芯片210的第一电源焊盘212B和第二半导体芯片220的第二电源焊盘222B可以形成在彼此对应的位置处。然而，本实施方式不限于此，可以以各种方式修改每一个半导体芯片中的信号焊盘的数量和位置以及电源焊盘的数量和位置。

第一至第四半导体芯片210、220、230和240可以是相同的芯片。第一至第四半导体芯片210、220、230和240可以是存储器芯片(memory chip)。例如，第一至第四半导体芯片210、220、230和240可以是NAND闪存存储器芯片。然而，本实施方式不限于此，并且第一至第四半导体芯片210、220、230和240中的每一个都可以包括诸如相变随机存取存储器(PRAM)和磁阻RAM的非易失性存储器芯片或诸如动态RAM(DRAM)、移动DRAM和静态RAM(SRAM)的易失性存储器芯片。

在第一至第四半导体芯片210、220、230和240的第一至第四非有源表面217、227、237和247中的每一个上，可以形成粘接层205。通过粘接层205，第一至第四半导体芯片210、220、230和240可以分别附接到载体基板100的第一表面101以及第一至第三半导体芯片210、220和230的第一至第三有源表面216、226和236。粘接层205可以包括诸如管芯附着膜(die attach film，DAF)的电介质粘合材料。

桥接单元300可以形成在载体基板100的第一表面101上，而与芯片堆叠200间隔开。具体地，桥接单元300可以在芯片堆叠200在第一方向上的两侧之中设置在靠近第一至第四芯片焊盘212、222、232和242的一侧。这是为了将连接至第一至第四芯片焊盘212、222、232和242的一些导线电联接至桥接单元300。在一个实施方式中，芯片堆叠200的第一至第四半导体芯片210、220、230和240可以以向右偏移的方式堆叠，以使得第一至第四芯片焊盘212、222、232和242设置在第一至第四半导体芯片210、220、230和240的左边缘。因此，桥接单元300可以设置在芯片堆叠200的左侧。然而，在一个实施方式中，芯片堆叠200的第一至第四半导体芯片210、220、230和240可以以向左偏移的方式堆叠，以使得第一至第四芯片焊盘212、222、232和242设置在第一至第四半导体芯片210、220、230和240的右边缘。在这种情况下，桥接单元300可以被设置在芯片堆叠200的右侧。

桥接单元300可以包括主体部分310和在主体部分310上的再分布层320。

主体部分310可以包括面对载体基板100的第一表面101的第二表面313和位于第二表面313的相对侧上的第一表面311。再分布层320可以形成在主体部分310的第一表面311上，并且可以在主体部分310的第二表面313上形成粘接层305，以将主体部分310附接到载体基板100。

主体部分310可以是一种不执行电气功能并且与封装内的组件(例如，再分布层320和芯片堆叠200等)电绝缘的虚设体(dummy)。然而，主体部分310可以用于提供预定厚度以满足桥接单元300所要求的厚度T2，并且可以提供预定区域以提供将要形成再分布层320的区域。主体部分310可以是由包括例如但不限于硅、玻璃、陶瓷或其某种组合的材料形成的块体。

再分布层320可以包括在第一方向和第二方向上以矩阵形状布置的多个再分布焊盘327。当将在第一方向上布置的再分布焊盘327称为一行再分布焊盘327时，特定行的再分布焊盘327可以包括第一再分布焊盘327A(参见P1)，而另一行的再分布焊盘327可以包括第二再分布焊盘327B(参见P2)。第一再分布焊盘327A可以连接到信号焊盘(例如，第一信号焊盘212A和第二信号焊盘222A)。第一再分布焊盘327A的行可以形成在与第一信号焊盘212A和第二信号焊盘222A相对应的位置处。第二再分布焊盘327B可以连接到电源焊盘(例如，第一电源焊盘212B和第二电源焊盘222B)。第二再分布焊盘327B的行可以形成在与第一电源焊盘212B和第二电源焊盘222B相对应的位置处。将参照图1C至图1F描述这种再分布层320。

图1C是基于图1B中的第一再分布焊盘327A的行示出的再分布层320的平面图，图1D是沿图1C的线X1-X1’获取的截面图，图1E是基于图1B中的第二再分布焊盘327B的行示出的再分布层320的平面图，并且图1F是沿图1E的线X2-X2’获取的截面图。

首先，参照图1C和图1D以及图1A和图1B，再分布层320可以包括形成在主体部分310的第一表面311上的第一再分布电介质层321、形成在第一再分布电介质层321上的第一再分布导电层326A、以及形成在第一再分布电介质层321和第一再分布导电层326A上并且具有开口以暴露部分第一再分布导电层326A的第二再分布电介质层323。

第一再分布电介质层321可以覆盖主体部分310的整个第一表面311，以使第一再分布导电层326A和主体部分310彼此绝缘。

第一再分布导电层326A可以包括在第二方向上彼此间隔开的第一导电层326A-1和第二导电层326A-2。第一导电层326A-1可以是要连接至第一信号焊盘212A的部分，并且第二导电层326A-2可以是要连接至第二信号焊盘222A的部分。由于不同的信号焊盘需要彼此电隔离，所以第一导电层326A-1和第二导电层326A-2可以彼此间隔开并且彼此电绝缘。

第一导电层326A-1可以包括线形形状的连接部L1以及板形形状的第一端部E1和第二端部E1’。连接部L1可以在沿第一方向延伸的状态下具有相对较小的宽度，并且第一端部E1和第二端部E1’可以在位于连接部L1的两端处的状态下具有相对较大的宽度。第二导电层326A-2可以包括线形形状的连接部L2以及板形形状的第一端部E2和第二端部E2’。线形形状的连接部L2可以在沿第一方向延伸的状态下具有相对小的宽度，并且第一端部E2和第二端部E2’可以在位于连接部L2的两端处的状态下具有相对较大的宽度。

第一导电层326A-1的第一端部E1和第二端部E1’以及第二导电层326A-2的第一端部E2和第二端部E2’可以分别具有与第二再分布电介质层323的开口交叠的表面，以通过该开口被暴露。第一导电层326A-1的第一端部E1和第二端部E1’以及第二导电层326A-2的第一端部E2和第二端部E2’通过第二再分布电介质层323的开口暴露出的暴露部分可以构成上述第一再分布焊盘327A。例如，第一导电层326A-1的第一端部E1的要通过导线连接到第一信号焊盘212A的暴露部分在下文中将被称为第一信号再分布焊盘327A-1。第二导电层326A-2的第一端部E2的要通过导线连接到第二信号焊盘222A的暴露部分在下文中将被称为第二信号再分布焊盘327A-2。第一导电层326A-1的第二端部E1’的可以通过连接部L1电联接到第一信号焊盘212A的暴露部分在下文中将被称为第一另一信号再分布焊盘327A-3。第二导电层326A-2的第二端部分E2’的可以通过连接部L2电联接到第二信号焊盘222A的暴露部分在下文中将被称为第二另一信号再分布焊盘327A-4。

第一导电层326A-1可以被布置为比第二导电层326A-2更靠近第二方向上的一侧(例如，顶侧)。第一导电层326A-1的第一端部E1和第二端部E1’可以比连接部L1进一步向第二方向上的另一侧(例如，底侧)突出。第二导电层326A-2的第一端部E2和第二端部E2’可以比连接部L2进一步向第二方向上的一侧(例如，顶侧)突出。此外，第一导电层326A-1的第一端部E1和第二端部E1’以及第二导电层326A-2的第一端部E2和第二端部E2’可以从右侧朝向左侧交替地布置。在这种情况下，第二导电层326A-2的第一端部E2可以设置在第一导电层326A-1的第一端部E1和第二端部E1’之间，并且第一导电层326A-1的第二端部E1’可以设置在第二导电层326A-2的第一端部E2和第二端部E2’之间。因此，第一信号再分布焊盘327A-1、第二信号再分布焊盘327A-2、第一另一信号再分布焊盘327A-3和第二另一信号再分布焊盘327A-4可以在从右到左的方向上依次布置的状态下位于一条直线上(例如，线X1-X1’)。

除了分别暴露第一导电层326A-1的第一端部E1和第二端部E1’以及第二导电层326A-2的第一端部E2和第二端部E2’的四个开口之外，第二再分布电介质层323可以被形成为覆盖第一再分布导电层326A和第一再分布电介质层321。

接下来，参照图1E和图1F以及图1A和图1B，再分布层320可以包括第一再分布电介质层321、形成在第一再分布电介质层321上的第二再分布导电层326B、以及形成在第一再分布电介质层321和第二再分布导电层326B上并且具有开口以暴露部分第二再分布导电层326B的第二再分布电介质层323。

第二再分布导电层326B可以是要连接到第一电源焊盘212B和第二电源焊盘222B的部分。第一电源焊盘212B和第二电源焊盘222B可以是接地焊盘。另选地，第一电源焊盘212B和第二电源焊盘222B可以是用于提供电源的焊盘。接地焊盘可以彼此电联接。此外，电源焊盘可以彼此电联接。因此，第二再分布导电层326B可以通过导线共用地连接到第一电源焊盘212B和第二电源焊盘222B。例如，尽管在下面进行了描述，但是第二再分布导电层326B可以直接连接至与第一电源焊盘212B连接的导线，而不直接连接至与第二电源焊盘222B连接的导线。由于连接到第二电源焊盘222B的导线连接到第一电源焊盘212B，所以第二电源焊盘222B可以经由第一电源焊盘212B而连接到第二再分布导电层326B。

第二再分布导电层326B可以具有在第一方向上的宽度大于在第二方向上的宽度的条形形状或与条形形状相似的形状。第二再分布导电层326B可以具有与第二再分布电介质层323的开口交叠并且通过开口暴露的表面。第二再分布导电层326B的通过第二再分布电介质层323的开口暴露的部分可以构成上述第二再分布焊盘327B。第二再分布焊盘327B可以包括电源再分布焊盘327B-1和另一电源再分布焊盘327B-2，该电源再分布焊盘327B-1将通过导线连接至第一电源焊盘212B，并且该另一电源再分布焊盘327B-2可以通过第二再分布导电层326B而电联接至第一电源焊盘212B。

电源再分布焊盘327B-1和另一电源再分布焊327B-2可以从右侧朝向左侧依次布置，并且在直线上布置成一条线(例如，线X2-X2’)。电源再分布焊盘327B-1和另一电源再分布焊盘327B-2可以被设置为相对靠近芯片堆叠200(即，右侧)。

再参照图1A和图1B，第一再分布焊盘327A的行数和第二再分布焊盘327B的行数之和可以基本等于在第二方向上布置的第一芯片焊盘212的数量和/或在第二方向上布置的第二芯片焊盘222的数量。在一个实施方式中，图1B示出了其中第二再分布焊盘327B的行在第二方向上从底部起的第二位置处被设置为一行，并且其他行是第一再分布焊盘327A的行的情况。但是，可以以各种方式修改其相对数量和布局。

芯片堆叠200的厚度，即，从载体基板100的第一表面101到第四半导体芯片240的顶表面的距离，或者从最下面的粘接层205的底表面到第四半导体芯片240的顶表面的距离，可以被称为第一厚度T1。当省略粘接层205时，芯片堆叠200的厚度T1可以对应于从第一半导体芯片210的底表面到第四半导体芯片240的顶表面的距离。桥接单元300的厚度，即，从载体基板100的第一表面101到再分布层320的顶表面的距离，或从粘接层305的底表面到再分布层320的顶表面的距离，可以被称为第二厚度T2。当省略粘接层305时，桥接单元300的厚度T2可以对应于从主体部分310的底表面到再分布层320的顶表面的距离。第二厚度T2可以等于或小于第一厚度T1。此外，第二厚度T2可以大于将要连接到桥接单元300的半导体芯片(例如，第一半导体芯片210和第二半导体芯片220)的总厚度。在这种情况下，通过桥接单元300间接连接到第一半导体芯片210和第二半导体芯片220的垂直导线(参见图2A的附图标记314和324)的长度可以比直接连接到第一半导体芯片210和第二半导体芯片220的垂直导线的长度更短。因此，可以减少垂直导线的扫动(sweeping)。

随后，参照图2A至图2C，可以形成分别连接至第一至第四芯片焊盘212、222、232和242的第一至第四导线214、224、234和244，以及连接至再分布层320的一些再分布焊盘327的第一至第三附加导线314、324和334。

在第一至第四导线214、224、234和244中，连接到第一半导体芯片210的第一芯片焊盘212和第二半导体芯片220的第二芯片焊盘222的第一导线214和第二导线224可以朝向再分布层320弯曲以连接到再分布层320。另一方面，连接到第三半导体芯片230的第三芯片焊盘232和第四半导体芯片240的第四芯片焊盘242的第三导线234和第四导线244可以在垂直方向上延伸。此外，第一至第三附加导线314、324和334可以在垂直方向上延伸。

第一导线214和第二导线224可以通过导线接合工艺形成。第三导线234和第四导线244以及第一到第三附加导线314、324和334可以通过垂直导线形成工艺形成。垂直导线形成工艺将描述如下。首先，可以通过导线接合机(未示出)将导线的一端接合至芯片焊盘。导线可以包括能够通过超声能量和/或热量而被焊接到芯片焊盘的诸如金、银、铜和铂的金属或其合金。然后，可以通过导线接合机将导线的另一端在垂直方向上拉离芯片焊盘(例如从底部到顶部)。当导线的另一端延伸到期望位置时，可以切断导线的另一端。

第三导线234和第四导线244的一端可以分别连接到第三芯片焊盘232和第四芯片焊盘242，并且另一端位于所述一端的相对侧，并且位于比芯片堆叠200的顶表面(即，第四半导体芯片240的第四有源表面246)更高的水平处。在一个实施方式中，第三导线234和第四导线244的另一端可以位于距载体基板100的第一表面101相同的距离处(即，相同的高度处)。然而，本实施方式不限于此，并且在第三导线234和第四导线244的另一端位于比第四有源表面246更高的水平处的前提下，第三导线234和第四导线244的另一端可以位于不同的高度。由于第三导线234和第四导线244分别与在距载体基板100相对较长距离处形成的第三半导体芯片230和第四半导体芯片240相连接，所以第三导线234和第四导线244可以具有相对小的长度。

第一导线214可以具有连接到第一芯片焊盘212的一端和连接到再分布层320的再分布焊盘327的另一端。例如，第一导线214可以包括第一信号线214A和第一电源线214B。第一信号线214A可以具有连接到第一芯片焊盘212的第一信号焊盘212A的一端和连接到第一再分布焊盘327A中的一个的另一端。第一电源线214B可以具有连接到第一芯片焊盘212的第一电源焊盘212B的一端和连接到第二再分布焊盘327B中的一个的另一端。第二导线224可以具有连接到第二芯片焊盘222的一端和连接到再分布层320的再分布焊盘327或第一芯片焊盘212的另一端。例如，第二导线224可以包括第二信号线224A和第二电源线224B。第二信号线224A可以具有连接到第二芯片焊盘222中的第二信号焊盘222A的一端和连接到第一再分布焊盘327A中的一个的另一端。第二电源线224B可以具有连接到第二芯片焊盘222中的第二电源焊盘222B的一端和连接到第一芯片焊盘212的第一电源焊盘212B的另一端。

第一至第三附加导线314、324和334可具有连接至再分布层320的再分布焊盘327的一端，以及位于所述一端的相对侧并且位于比芯片堆叠200的顶表面更高的水平处的另一端。在一个实施方式中，第一至第三附加导线314、324和334的另一端可以在位于相同高度的状态下与与第三导线234和第四导线244的另一端位于相同的高度处。然而，本实施方式不限于此，但是在第一至第三附加导线314、324和334的另一端位于比第四有源表面246更高的水平处的前提下，第一至第三附加导线314、324和334的另一端可以位于不同的高度。由于第一至第三附加导线314、324和334与在距载体基板100相对较长的距离处形成的再分布层320相连接，所以第一至第三附加导线314、324和334可以具有相对小的长度。

将参照下文将描述的图2D至图2G描述第一导线214和第二导线224与再分布层320之间以及第一至第三附加导线314、324和334与再分布层320之间的连接关系。

图2D是基于图2C中的第一再分布焊盘327A的行示出的再分布层320和连接至再分布层320的导线的平面图，图2E是沿着图2D的线X1-X1’获取的截面图，图2F是基于图2C中的第二再分布焊盘327B的行示出的再分布层320和连接至再分布层320的导线的平面图，并且图2G是沿图2F的线X2-X2’获取的截面图。

首先，参照图2D和图2E以及图2A和图2C，如上所述，第一再分布焊盘327A可以包括沿从左到右的方向依次布置的第一信号再分布焊盘327A-1、第二信号再分布焊盘327A-2、第一另一信号再分布焊盘327A-3和第二另一信号再分布焊盘327A-4。

连接到第一信号焊盘212A的第一信号线214A的另一端可以连接到第一信号再分布焊盘327A-1。也就是说，第一信号线214A可以连接在第一方向上最彼此接近的第一信号焊盘212A和第一信号再分布焊盘327A-1。

连接到第二信号焊盘222A的第二信号线224A的另一端可以连接到第二信号再分布焊盘327A-2。也就是说，第二信号线224A可以连接在第一方向上第二彼此接近的第二信号焊盘222A和第二信号再分布焊盘327A-2。为了防止到第一信号线214A短路，第二信号线224A可以在垂直方向上与第一信号线214A隔开预定距离并且比第一信号线214A形成在更高的位置处。

第一附加导线314可以具有连接到第一另一信号再分布焊盘327A-3的一端。第一另一信号再分布焊盘327A-3可以通过第一导电层326A-1连接到第一信号再分布焊盘327A-1。结果，可以形成经过第一信号焊盘212A、第一信号线214A、第一导电层326A-1和第一附加导线314的信号路径。

第二附加导线324可以具有连接到第二另一信号再分布焊盘327A-4的一端。第二另一信号再分布焊盘327A-4可以通过第二导电层326A-2连接到第二信号再分布焊盘327A-2。结果，可以形成经过第二信号焊盘222A、第二信号线224A、第二导电层326A-2和第二附加导线324的信号路径。

接下来，参照图2F和图2G以及图2B和图2C，如上所述，第二再分布焊盘327B可以包括沿着从右到左的方向依次布置的电源再分布焊盘327B-1和另一电源再分布焊盘327B-2。

连接到第一电源焊盘212B的第一电源线214B的另一端可以连接到电源再分布焊盘327B-1。也就是说，第一电源线214B可以连接在第一方向上最彼此接近的第一电源焊盘212B和电源再分布焊盘327B-1。

另一方面，连接到第二电源焊盘222B的第二电源线224B的另一端可以不直接连接到第二再分布导电层326B，而是可以连接到第一电源焊盘212B。

第三附加导线334可以具有连接到另一电源再分布焊盘327B-2的一端。另一电源再分布焊盘327B-2可以通过第二再分布导电层326B连接到电源再分布焊盘327B-1。结果，可以形成经过第二电源焊盘222B、第二电源线224B、第一电源焊盘212B、第一电源线214B、第二再分布导电层326B和第三附加导线334的供电路径。

再次参照图2A至图2C，第一至第四导线214、224、234和244中的连接至位于相对较高的水平的半导体芯片的导线(例如，第三导线234和第四导线244)即使在垂直方向上延伸也可以具有相对较小的长度。因此，可以防止扫动的发生，或者扫动程度可以很小。然而，在第一至第四导线214、224、234和244中的连接至位于相对较低水平的半导体芯片的导线(例如，第一导线214和第二导线224)当在垂直方向上延伸时可能具有相对较大的长度。导线的扫动程度可能较大。因此，在一个实施方式中，第一导线214和第二导线224可以连接到桥接单元300，以防止第一导线214和第二导线224的扫动。下面将参照图6描述扫动。

图6是示出垂直导线VW的扫动的图。

参照图6，垂直导线VW可以具有附接到芯片焊盘的一端E1和位于所述一端E1的相对侧的另一端E2。

箭头的左侧示出了在刚刚形成垂直导线VW之后的状态。只要没有施加外力，这样的垂直导线VW就可以维持垂直导线VW在垂直方向上直立的状态。

箭头的右侧示出了在模制工艺中外力(例如，由模制材料的流动引起的压力)被施加到垂直导线VW上之后的状态。当施加这样的压力时，因为垂直导线VW的一端E1被附接并固定到芯片焊盘，所以该一端E1不移动。然而，由于垂直导线VW的另一端E2没有固定，所以其该另一端E2沿压力施加的方向移动。因此，可能出现其中垂直导线VW发生弯曲的扫动。由于扫动，垂直导线VW的另一端E2可能位移至图6所示的同心圆内的随机位置。垂直导线VW的另一端E2的位移可能由于由模制材料注入方向和压力以及周围结构的引起的模制材料的涡旋(vortex)而改变。随着垂直导线VW的长度增加，这种扫动可能变得严重。当垂直导线VW扫动时，垂直导线VW可能与相邻的垂直导线短接，或者垂直导线VW与芯片焊盘之间的连接可能被去除。此外，由于垂直导线VW的另一端E2的位置改变，将要连接到垂直导线VW的另一端E2的组件(例如，再分布层600(参见图6))可能与垂直导线VW的另一端E2未对准。因此，在垂直导线VW和再分布层之间可能出现连接缺陷。

再次参照图2A至图2C，当连接到第一芯片焊盘212和第二芯片焊盘222的导线被实现为垂直导线时，因为连接到第一芯片焊盘212和第二芯片焊盘222的导线的长度大于连接到第三芯片焊盘232和第四芯片焊盘242的导线的长度，所以导线可能比连接到第三芯片焊盘232和第四芯片焊盘242的导线更多地被扫动。在一个实施方式中，第一导线214和第二导线224可以连接到芯片堆叠200的一侧上的桥接单元300。由于第一导线214和第二导线224的一端和另一端都被固定，所以可以防止或减少扫动。

由于在桥接单元300中形成了在与第一导线214和第二导线224连接的状态下在垂直方向上延伸的第一至第三附加导线314、324和334，所以与第三导线234和第四导线244一样，第一导线214和第二导线224可以用作在垂直方向上传输信号的互连件。

由于第一至第三附加导线314、324和334形成在桥接单元300上，并因此与第三导线234和第四导线244类似而具有相对较小的长度，所以可以防止或减少扫动。

参照图3，可以在其上形成有芯片堆叠200、桥接单元300、第一至第四导线214、224、234和244以及第一至第三附加导线314、324和334的载体基板100上形成模制层500。

模制层500可以形成为具有足以覆盖芯片堆叠200和桥接单元300的厚度。在一个实施方式中，模制层500可以形成为具有足以覆盖作为垂直导线的第三导线234和第四导线244以及第一至第三附加导线314、324和334的厚度。然而，在另一实施方式中，在模制层500覆盖芯片堆叠200和桥接单元300的前提下，模制层500可以具有暴露第三导线234和第四导线244以及第一至第三附加导线314、324和334的另一端的厚度。

可以通过利用模制材料填充模制模具(未示出)的空的空间并且然后固化模制材料的模制工艺来形成模制层500。当形成模制层500时，由模制材料的流动引起的压力可能被施加到第一至第四导线214、224、234和244以及第一至第三附加导线314、324和334。然而，由于第三导线234和第四导线244以及第一至第三附加导线314、324和334具有相对小的长度，所以可以防止和/或减小弯曲。此外，由于第一导线214和第二导线224的两端是固定的，所以可以防止或减少弯曲。

参照图4，可以在模制层500上执行研磨工艺。研磨工艺可以包括机械或化学抛光工艺。

通过研磨工艺，模制层500可以具有位于距载体基板100的第一表面101预定高度处的平坦表面501。平坦表面501的高度可以大于芯片堆叠200的顶表面的高度。第三导线234和第四导线244以及第一至第三附加导线314、324和334的另一端可以在与模制层500的平坦表面501位于相同的高度处的状态下被暴露于平坦表面501。

参照图5，可以在模制层500的平坦表面501上形成封装再分布层600。

以下将描述形成封装再分布层600的工艺。首先，可以在模制层500的平坦表面501上形成第一封装再分布电介质层626。第一封装再分布电介质层626可以被图案化为具有暴露第三导线234和第四导线244的另一端以及第一至第三附加导线314、324和334的另一端的开口。然后，可以在第一封装再分布电介质层626上形成封装再分布导电层622。封装再分布导电层622可以被掩埋(buried)在第一封装再分布电介质层626的开口中，从而电联接到第三导线234和第四导线244的另一端以及第一到第三附加导线314、324和334的另一端，并以各种形状被图案化。然后，可以在第一封装再分布电介质层626和封装再分布导电层622上形成第二封装再分布电介质层624。第二封装再分布电介质层624可以被图案化为具有暴露部分封装再分布导电层622的开口。

随后，外部连接端子700可以形成在封装再分布层600上，以通过第二封装再分布电介质层624的开口电联接到封装再分布导电层622。在一个实施方式中，焊球可以用作外部连接端子700。然而，本实施方式并不限于此，而且可以使用各种类型的电连接器。

然后，可以去除载体基板100。可以在形成模制层500之后的任意步骤去除载体基板100。

通过上述过程，可以制造根据实施方式的半导体封装。

再参照图5和图2C，根据一种实施方式的半导体封装可以包括芯片堆叠200、桥接单元300、第三导线234和第四导线244、第一导线214和第二导线224以及第一到第三附加导线314、324和334。芯片堆叠200可以包括第一至第四半导体芯片210、220、230和240，第一至第四半导体芯片210、220、230和240具有第一至第三芯片焊盘212、222和232以及形成在第四有源表面246处的第四芯片焊盘242，第一至第三芯片焊盘212、222和232分别形成在当半导体芯片以向一侧(例如，右侧)偏移的方式堆叠时所暴露的另一侧边缘(例如，左边缘)处，也即，第一至第三有源表面216、226和236的暴露部分216A、226A和236A处。桥接单元300可以形成在芯片堆叠200的另一侧(例如，左侧)，而与芯片堆叠200间隔开。第三导线234和第四导线244可以在其一端连接到第三芯片焊盘232和第四芯片焊盘242的状态下在垂直方向上延伸。第一导线214和第二导线224可以具有连接到第一芯片焊盘212和第二芯片焊盘222的一端，以及连接到桥接单元300(或具体而言，再分布层320)的另一端。第一至第三附加导线314、324和334可以在通过再分布层320电联接至第一导线214和第二导线224的状态下从再分布层320沿垂直方向延伸。

根据一个实施方式的半导体封装可以进一步包括形成在模制层500的平坦表面501上的封装再分布层600和外部连接端子700。由于封装再分布层600可以形成在由模制层500限定的区域中，根据一个实施方式的半导体封装可以是扇出(fan-out)半导体封装。

由于在描述制造方法时已经描述了半导体封装的组件，因此在此省略其详细描述。

到目前为止已经描述的半导体封装及其制造方法可以获得以下效果。

首先，在包括需要连接到具有不同长度的垂直导线的多个堆叠的半导体芯片的半导体封装中，具有相对大的长度的垂直导线可以由连接到桥接单元的导线和从桥接单元延伸的垂直导线代替。因此，可以将半导体封装中的垂直导线的长度设置为相对小的长度。结果，可以防止和/或减少垂直导线的扫动，从而可以防止各种缺陷。

此外，可以优化桥接单元的再分布层的结构和连接到该再分布层的导线的布局，以优化半导体封装的制造工艺。

在一个实施方式中，已经描述了形成对应于一个芯片堆叠的一个桥接单元。然而，两个或多个芯片堆叠可以共享一个桥接单元。将参照图7A和7B描述该结构。

图7A和图7B是示出根据一个实施方式的半导体封装的截面图和平面图。

参照图7A和图7B，第一芯片堆叠200、桥接单元300’和第二芯片堆叠200’可以设置在载体基板100的第一表面101上。

第一芯片堆叠200与上述实施方式的芯片堆叠200基本相同，并且因此由相同的附图标记表示。因此，连接到第一芯片堆叠200的第一至第四导线214、224、234和244与上述实施方式的第一至第四导线214、224、234和244基本相同，并且因此由相同的附图标记表示。

第二芯片堆叠200’可以位于第一芯片堆叠200的相对侧，桥接单元300’插置在第一芯片堆叠200和第二芯片堆叠200’之间。也就是说，当第一芯片堆叠200位于桥接单元300’的右侧时，第二芯片堆叠200’可以位于桥接单元300’的左侧。

第二芯片堆叠200’可以具有与第一芯片堆叠200对称的结构，桥接单元300’插置在第一芯片堆叠200和第二芯片堆叠200’之间。因此，第二芯片堆叠200’可以包括第一至第四半导体芯片210’、220’、230’和240’，第一至第四半导体芯片210’、220’、230’和240’以向第一芯片堆叠200的相对侧(例如，左侧)偏移的方式堆叠。第一至第四半导体芯片210’、220’、230’和240’可以包括形成在第一至第四半导体芯片210’、220’、230’和240’的右边缘处并暴露至外部的第一至第四芯片焊盘212’、222’、232’和242’。第一芯片焊盘212’的第一信号焊盘212A’和第一电源焊盘212B’可以分别形成在与第一芯片焊盘212的第一信号焊盘212A和第一电源焊盘212B相对应的位置处，并且第二芯片焊盘222’的第二信号焊盘222A’和第二电源焊盘222B’可以分别形成在与第二芯片焊盘222的第二信号焊盘222A和第二电源焊盘222B相对应的位置处。第二芯片堆叠200’的第一至第四导线214’、224’、234’和244’也可具有与第一芯片堆叠200的第一至第四导线214、224、234和244对称的结构。

桥接单元300’可以比上述桥接单元300进一步在第一方向上扩展，从而可以进一步布置了用于与第二芯片堆叠200’连接的，也即，与第一导线214’和第二导线224’连接的再分布焊盘。由于第一芯片堆叠200和第二芯片堆叠200’彼此对称，所以第二芯片堆叠200的第一至第四导线214、224、234和244以及桥接单元300的再分布层320’的右半部分可以具有与上述实施方式的再分布层320的结构相同的结构，并且其左半部分可以具有与右半部分对称的结构。换句话说，再分布焊盘(参见P1’和P2’)的右半部分可以具有与上述实施方式的再分布焊盘327A和327B相同的布置，并且其左半部分可以与右半部分对称地布置。因此，连接至再分布焊盘的右半部分的第一至第四导线214、224、234和244以及第一至第三附加导线314、324和334可以以与上述实施方式的第一至第四导线214、224、234和244以及第一至第三附加导线314、324和334基本上相同的方式形成，并且连接至再分布焊盘的左半部分的第一至第四导线214’、224’、234’和244’以及第一至第三附加导线314’、324’和334’可以与第一至第四导线214、224、234和244以及第一至第三附加导线314、324和334对称地形成。

除了第二芯片堆叠200’和连接至第二芯片堆叠200’的导线214’至244’和314’至334’与第一芯片堆叠200和连接至第一芯片堆叠200的导线214至244和314至334对称之外，根据本实施方式的封装与根据上述实施方式的封装基本相同，因此，桥接单元300’的再分布层320’还包括用于导线214’至244’和314’至334’的连接的与导线214至244和314至334所连接至的焊盘对称地布置的焊盘。因此，在此省略根据本实施方式的封装的各个组件的详细描述。

根据实施方式，可以避免半导体封装的缺陷并且可以便利于用于制造该半导体封装的方法。

图8示出了电子系统的框图，该电子系统包括采用根据实施方式的半导体封装中的至少一个的存储卡7800。存储卡7800包括诸如非易失性存储器装置的存储器7810和存储器控制器7820。存储器7810和存储器控制器7820可以存储数据或读出所存储的数据。存储器7810和存储器控制器7820中的至少一个可以包括根据所描述的实施方式的半导体封装中的至少一种。

存储器7810可以包括应用了本公开的实施方式的技术的非易失性存储装置。存储器控制器7820可以控制存储器7810，从而响应于来自主机7830的读/写请求而读出存储的数据或存储数据。

图9示出了说明包括根据所描述的实施方式的半导体封装中的至少一种的电子系统8710的框图。电子系统8710可以包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可以通过总线8715彼此联接，所述总线8715提供数据移动通过的路径。

在一个实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同的功能的逻辑装置。控制器8711或存储器8713可以包括根据本公开的实施方式的一个或更多个半导体封装。输入/输出装置8712可以包括从小键盘、键盘、显示装置和触摸屏等中选择的至少一个。存储器8713是用于存储数据的装置。存储器8713可以存储数据和/或将由控制器8711执行的命令等。

存储器8713可以包括诸如DRAM的易失性存储器装置和/或诸如闪存存储器的非易失性存储器装置。例如，可以将闪存存储器安装到诸如移动终端或台式计算机的信息处理系统。闪存存储器可以构成固态盘(SSD)。在这种情况下，电子系统8710可以在闪存存储器系统中稳定地存储大量数据。

电子系统8710可以进一步包括被配置为向通信网络发送数据和从通信网络接收数据的接口8714。接口8714可以是有线或无线类型的。例如，接口8714可以包括天线或有线或无线收发器。

电子系统8710可以被实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板电脑、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任何一种。

如果电子系统8710表示能够执行无线通信的设备，则电子系统8710可以用于使用CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝网络)、E-TDMA(增强型时分多址)，、WCDMA(宽带码分多址)，CDMA2000，LTE(长期演进)或Wibro(无线宽带上网)技术的通信系统中。

尽管已经出于说明目的描述了各种实施方式，对于本领域技术人员将显而易见的是，在不脱离如所附权利要求书所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

相关申请的交叉引用

本申请要求于2019年9月25日提交的韩国专利申请第10-2019-0118014号的优先权，其全部内容通过引用合并于此。