具体实施方式

下述内容提供的不同实施例或实例可实施本发明的不同结构。下述特定 构件与排列的实施例是用以简化本发明内容而非局限本发明。举例来说，形 成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔 有其他额外构件而非直接接触的实施例。

此外，本发明的多个实例可重复采用相同标号以求简洁，但多种实施例 及/或设置中具有相同标号的元件并不必然具有相同的对应关系。此外，本发 明实施例的结构形成于另一结构上、连接至另一结构、及/或耦接至另一结构 中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间。 此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较 上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关 系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方 向。此外，当数值或数值范围的描述有“约”、“近似”、或类似用语时， 除非特别说明否则其包含所述数值的+/-10％。举例来说，用语“约5nm”包 含的尺寸范围介于4.5nm至5.5nm之间。

本发明实施例一般关于半导体装置与其制作方法，更特别关于在制作集 成电路时形成自对准方案的导电结构(如金属线路与通孔)。

由于集成电路的尺寸大幅缩小，制作半导体装置的方法出现叠对(遮罩偏 移)的问题。在形成内连线层时，非常难以控制不同层的导电结构之间的距离 (比如金属线路与通孔之间的距离)，因为关键尺寸较小且相邻材料之间的选 择性挑战。通孔至线路崩溃可能发生在相邻的导电结构之间，造成制造缺陷 及/或漏电流。

本发明实施例导入自对准方案以用于形成导电结构，可缓解通孔至线路 的崩溃问题，并可达到较高的图案密度。在本发明实施例中，介电的自对准 方案层包括金属氧化物或金属氮化物材料，其可沉积于下层的介电层(比如层 间介电层)上，而不接触下层的导电结构(比如金属线路)。之后在形成上层导 电结构(如通孔)时，介电的自对准方案层可阻挡上层的导电结构崩溃至下层 的介电层。综上所述，上层的导电结构可包含着陆于下层导电结构上的第一 部分，以及着陆于介电的自对准方案层上的第二部分。因此可增加相邻的下 层导电结构与上层导电结构之间的距离。在一些实施例中，可进一步使下层 导电结构凹陷，以进一步加大相邻的下层导电结构与上层的导电结构之间的 距离。因此可缓解通孔至线路的崩溃问题，可降低寄生电容，且可改善半导 体装置的效能。这些优点当然仅为举例，且任何特定实施例不必具有特定优 点。

图1是本发明一些实施例中，形成半导体的装置200的方法100的流程 图。方法100仅为举例，而非局限本发明实施例至请求项未实际记载处。可 在方法100之前、之中、与之后进行额外步骤，且方法的额外实施例可置换、 省略、或调换一些所述步骤。方法100将搭配其他附图说明如下，其显示装 置200在方法100的中间步骤时的多种剖视图。具体而言，图2至图8显示 本发明一些实施例的装置200的剖视图，而图9至图16显示本发明一些实施例中，装置200在制作步骤时的剖视图。

装置200可为处理集成电路或其部分时制作的中间装置，其可包含静态 随机存取存储器及/或其他逻辑电路、被动构件(如电阻、电容、或电感)、以 及主动构件(如p型场效晶体管、n型场效晶体管、鳍状场效晶体管、全绕式 栅极晶体管、金属氧化物半导体场效晶体管、互补式金属氧化物半导体晶体 管、双极晶体管、高电压晶体管、高频晶体管、及/或其他存储器单元)。装 置200可为集成电路的核心区(通常视作逻辑区)、存储器区(如静态随机存取 存储器区)、模拟区、周边区(通常视作输入/输出区)、虚置区、其他合适区、 或上述的组合的一部分。本发明实施例不限于任何特定数目的装置或装置区 或任何特定的装置设置。举例来说，虽然以三维场效晶体管装置(如鳍状场效 晶体管)说明装置200，本发明实施例亦可用于制作平面场效晶体管装置。已 简化图2至图16、图17A、及图17B，以利清楚理解本发明实施例的发明概 念。装置200可添加额外结构，且装置200的其他实施例可置换、调整、或 省略一些下述结构。

如图1及图2所示方法100的步骤102，提供初始装置200。在图2所 示的所述实施例中，装置200包括基板202。在所述实施例中，基板202为 含硅的基体基板。在其他或额外实施例中，基体基板包含另一半导体元素(如 锗)、半导体化合物(如碳化硅、磷化硅、砷化镓、磷化镓、磷化铟、砷化铟、 锑化铟、氧化锌、硒化锌、硫化锌、碲化锌、硒化镉、硫化镉、及/或碲化镉)、 其他III-V族材料、其他II-VI族材料、或上述的组合。在其他实施例中，基 板202为绝缘层上半导体基板如绝缘层上硅基板、绝缘层上硅锗基板、或绝 缘层上锗基板。绝缘层上半导体基板的制作方法可采用分离布植氧、晶圆接 合、及/或其他合适方法。基板202可包含多种掺杂区。在一些例子中，基板 202可包含掺杂n型掺质如磷(比如³¹P)、砷、其他n型掺质、或上述的组合 的n型掺杂区(比如n型井)。在所述实施方式中，基板202可包含掺杂p型 掺质如硼(比如¹¹B或二氟化硼)、铟、其他p型掺质、或上述的组合的p型掺 杂区(比如p型井)。在一些实施例中，基板202包含p型掺质与n型掺质的 组合的掺杂区。举例来说，多种掺杂区可直接形成于基板202上及/或之中， 以提供p型井结构、n型井结构、双井结构、隆起结构、或上述的组合。可 进行离子布植工艺、扩散工艺、及/或其他合适掺杂工艺，以形成多种掺杂区。

装置200亦包含结构204位于基板202上。结构204为多层内连线结构 的一部分，设置以连接装置200的多种结构以形成功能电路。在一些实施例 中，结构204可为层间介电层的一部分，其可包含介电材料如氧化硅、氮氧 化硅、四乙氧基硅烷的氧化物、磷硅酸盐玻璃、硼磷硅酸盐玻璃、低介电常 数(小于3.9)的介电材料、或上述的组合。在一些其他实施例中，结构204可 为导电结构如晶体管的电极的部分，比如源极、漏极、或栅极。源极或漏极可包含n型场效晶体管所用的n型掺杂的硅、p型场效晶体管所用的p型掺 杂的硅锗、或其他合适材料。源极或漏极亦可包含硅化物如镍硅化物、钛硅 化物、钴硅化物、或其他合适的硅化物或锗硅化物。栅极可包含铝、钨、钴、 及/或其他合适材料。在一些其他实施例中，结构204可为导电结构如接点结 构(源极接点、漏极接点、或栅极接点)的一部分，且可包含钴、钨、钌、铑、 铱、钼、其他金属、金属氮化物(如氮化钛或氮化钽)、或上述的组合。在一 些实施例中，结构204可为导电结构如内连线结构(比如金属线路或金属插塞) 的一部分，且可包含铜、钴、钨、钌、铑、铱、钼、其他金属、金属氮化物(如 氮化钛或氮化钽)、或上述的组合。

装置200亦包含第一蚀刻停止层206位于结构204上。在一些实施例中， 第一蚀刻停止层206包括介电材料，比如含硅、氧、及/或氮的材料。举例来 说，第一蚀刻停止层206可包含氧化铝、氮氧化铝、碳化硅、氧化硅、碳氧 化硅、氮化硅、碳氮化硅、氮氧化硅、碳氮氧化硅、其他介电材料、或上述 的组合。第一蚀刻停止层206的形成方法可为沉积工艺，比如化学气相沉积、 物理气相沉积、原子层沉积、其他合适方法、或上述的组合。在一些实施例中，可视情况形成或省略第一蚀刻停止层206。

装置200亦包括第一层间介电层208形成于基板202上。第一层间介电 层208包括介电材料如氧化硅、氮氧化硅、四乙氧基硅烷的氧化物、磷硅酸 盐玻璃、硼磷硅酸盐玻璃、低介电常数(如小于3.9)的介电材料、其他合适的 介电材料、或上述的组合。低介电常数的介电材料的例子包括掺杂氟的硅酸 盐玻璃、掺杂碳的氧化硅、Black(AppliedMaterials，Santa Clara， 加州)、干凝胶、气胶、聚对二甲苯、苯并环丁烯、SiLK(DowChemical，Midland， 密西根州)、聚酰亚胺、其他低介电常数的介电材料、或上述的组合。第一层 间介电层208可包含多种介电材料的多层结构，其形成方法可为沉积工艺如 化学气相沉积(比如等离子体辅助化学气相沉积或可流动的化学气相沉积)、 旋转涂布玻璃、其他合适方法、或上述的组合。在沉积第一层间介电层208 之后，可进行化学机械研磨工艺及/或其他平坦化工艺，以平坦化装置200的 上表面。

装置200亦包括第一导电结构210A及210B(均视作第一导电结构210)。 第一导电结构210亦可视作下层导电结构，其可为导电内连线结构如接点、 通孔、或金属线路，比如设置于装置200的半导体构件之间的导电连接物。 在所述实施例中，第一导电结构210金属线路。在一些实施例中，金属线路 如第一导电结构210包括导电材料如钽、氮化钽、氮化钛、铜、钴、钌、钼、 钨、其他导电材料、或上述的组合。在一些实施例中，金属线路如第一导电结构210的形成方法为物理气相沉积、化学气相沉积、原子层沉积、镀制法、 或其他沉积工艺。在一些实施例中，金属线路如第一导电结构210的形成方 法为单镶嵌工艺或双镶嵌工艺。举例来说，第一双镶嵌工艺先沉积负图案(比 如与金属线路如第一导电结构210的图案相反的图案)的遮罩层于第一层间 介电层208上。接着沿着遮罩层图案化(如蚀刻)第一层间介电层208，以形成 金属线路沟槽于其中。在移除遮罩层之后，可沉积阻障层212(包括钽、氮化 钽、钛、氮化钛、其他合适材料、或上述的组合)于图案化的第一层间介电层 208上与金属线路沟槽中。阻障层212可提供扩散阻障特性，其可避免金属 线路如第一导电结构210的导电材料(如铜)扩散至第一层间介电层208中。 之后可沉积晶种层(未图示，包括金属线路的导电材料)于阻障层212上。接 着可形成通孔226与金属线路228的导电材料于晶种层上，其形成方法可为 电化学镀。可对装置200进行平坦化工艺如化学机械研磨，以移除多余的导 电材料并露出第一层间介电层208的上表面。保留的导电材料可形成金属线 路如第一导电结构210(包括金属线路如第一导电结构210A及210B)。如图 2所示，装置200的上表面露出金属线路如导电结构210与阻障层212。在所 述实施例中，金属线路如第一导电结构210A及210B的长度方向沿着y方向 平行延伸。

如图1及图3所示的步骤106，形成盖层214于金属线路如第一导电结 构210上。如图3所示，盖层214形成于个别的金属线路如第一导电结构210A 及210B以及阻障层212上，并对准个别的金属线路如第一导电结构210A及 210B以及阻障层212。换言之，盖层214形成于装置200的上表面的导电材 料(比如金属线路如第一导电结构210与阻障层212)上，而不形成于第一层间 介电层208的介电上表面上。在一些实施例中，盖层214包括导电材料如钴。 钴的盖层214可保护金属线路如第一导电结构210(比如含铜)免于氧化，并 可增加铜的金属线路如第一导电结构210的可信度。在一些实施例中，盖层 214的形成方法为选择性化学气相沉积、其他选择性金属盖工艺、或上述的 组合。在一些实施例中，盖层214在z方向中的厚度T1为约2.5nm至约3.5 nm。

如图1及图4所示的步骤108，形成阻挡层216于盖层214上。如图4 所示，阻挡层216涂布于盖层214上并对准盖层214。换言之，阻挡层216 未覆盖第一层间介电层208的上表面。在一些实施例中，阻挡层216包括自 组装单层材料，其包括疏水性头基与疏水性尾基。举例来说，阻挡层216包 括的化学物质包括磷酸基或高氮基。阻挡层216可为有机层、自交联层、自 粘着层、其他合适层、或上述的组合。在一些实施例中，自组装单层的阻挡 层216涂布于盖层214上的方法可为化学吸附工艺，因此只有盖层214的金 属表面吸附阻挡层216的化学物质，而第一层间介电层208的介电材料不吸 附阻挡层216的化学物质(因极性不同)。如图4所示，阻挡层216在z方向 中具有厚度T2。可依据后续形成的上层导电结构(比如通孔226)与相邻的下 层导电结构(比如金属线路如第一导电结构210B)之间需加大的距离D1或D2 (见图8、图9及图17)调整厚度T2。在一些实施例中，厚度T2为约1.5nm 至约4nm。

如图1及图5所示的步骤110，形成介电层218于第一层间介电层208 上。在制作上层导电结构(如通孔226)时，可作为自对准方案层。自对准方案 层如介电层218可阻止上层导电结构的虎牙部分崩溃至第一层间介电层208， 进而增加上层导电结构(通孔)与相邻的下层导电结构(金属线路如第一导电结 构210B)之间的距离，并缓解两者之间的漏电流问题。如图5所示，沿着盖 层214与阻挡层216的侧壁形成自对准方案层如介电层218。换言之，自对 准方案层如介电层218形成于第一层间介电层208上并对准第一层间介电层 208，因为形成于金属线路如第一导电结构210上且对准金属线路如第一导电 结构210的阻挡层216可阻挡自对准方案层如介电层218。如图5所示，自 对准方案层如介电层218的侧壁表面接触盖层214与阻挡层216的侧壁表面。 自对准方案层如介电层218的材料的蚀刻速率，不同于之后形成的第二蚀刻 停止层220与第二层间介电层222(见图8及图9)的蚀刻速率。因此在形成通 孔沟槽时，自对准方案层如介电层218可因不同的蚀刻选择性而维持实质上不变。在一些实施例中，自对准方案层如介电层218包括金属氧化物或金属 氮化物材料，比如氧化铝、氮化铝、但氧化铝、其他合适的介电材料、或上 述的组合。在一些实施例中，自对准方案层如介电层218的形成方法为选择 性原子层沉积工艺，因此只形成于第一层间介电层208的上表面上。如上所 述，第一层间介电层208包括低介电常数的介电材料(比如氧化硅)，而阻挡 层216包括有机化合物。自对准方案层如介电层218的材料(比如氧化铝、氮 化铝、及/或氮氧化铝)只与第一层间介电层208的低介电常数的介电材料键 结，而不与阻挡层216的自对准单层有机化合物键结，因为化学亲和力不同。 如图5所示，自对准方案层如介电层218在z方向中的厚度T3，大于盖层214 在z方向中的厚度T1。与阻挡层216类似，可依据后续形成的上层导电结构 (比如通孔226)与相邻的下层导电结构(比如金属线路如第一导电结构210B) 之间需加大的距离D1或D2(见图8或图16)，调整自对准方案层如介电层218的厚度T3。在一些实施例中，厚度T3为约3nm至约5nm。

如图1及图6所示的步骤112，移除阻挡层216以露出装置200的上表 面的盖层214。在一些实施例中，阻挡层216的移除方法为氢气处理。举例 来说，可将含氢气(压力为约1torr至约3torr)的反应气体施加至装置200的 上表面，使阻挡层216的有机材料与氢气反应以移除阻挡层216。在一些其 他实施例中，移除阻挡层216的方法为氮处理(比如氮气或氨)，且处理温度 为约250℃至约400℃。如图6所示，在移除阻挡层216之后，自对准方案层如介电层218的侧壁表面接触盖层214的侧壁表面，并延伸高于盖层214的 侧壁表面。

如图1及图7所示的步骤114，沉积第二蚀刻停止层220于装置200上， 特别是沉积于自对准方案层如介电层218与盖层214上。如图7所示，由于 自对准方案层如介电层218的厚度与盖层214的厚度之间的差异(自对准方案 层如介电层218的厚度T3大于盖层214的厚度T1)，第二蚀刻停止层220由 自对准方案层如介电层218的上表面延伸至盖层214的上表面。在所述实施 例中，第二蚀刻停止层220的第一部分220-1接触自对准方案层如介电层218 的侧壁表面的部分。第二蚀刻停止层220的第二部分220-2覆盖自对准方案 层如介电层218的上表面与盖层214的上表面。第二蚀刻停止层220包括的 介电材料其蚀刻速率，不同于自对准方案层如介电层218的介电材料的蚀刻 速率。在一些实施例中，第二蚀刻停止层220包括介电材料，比如含硅、氧、 及/或氮的材料。举例来说，第二蚀刻停止层220可包含碳化硅、氧化硅、碳 氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氮氧化硅、其他介电材料、或上述的组合。第二蚀刻停止层220的形成方法可为沉积工艺，比如原子层沉积、 其他合适方法、或上述的组合。由于装置200的电阻及/或电容效能需求，以 及缓解其丘状物的问题，可调整第二蚀刻停止层220在z方向中的厚度T4。 在一些实施例中，第二蚀刻停止层220在z方向中的厚度T4为约1nm至约 3nm。

如图1及图8所示的步骤116及118，形成更多导电结构(上层导电结构， 比如通孔226与金属线路228)于第一导电结构210(如下层导电结构)的一者 上。上层导电结构的形成方法可为单镶嵌工艺、双镶嵌工艺、其他合适工艺、 或上述的组合。举例来说，双镶嵌工艺中的步骤116可形成第二层间介电层 222于第二蚀刻停止层220上。第二层间介电层222的材料与自对准方案层 如介电层218的材料不同，以在后续形成金属线路沟槽223与通孔沟槽224 的工艺中具有不同的蚀刻速率。制作第二层间介电层222的方法，与制作第 一层间介电层208的方法类似。

如图8所示的步骤118，图案化金属线路沟槽223与通孔沟槽224于第 二层间介电层222中。金属线路沟槽223与通孔沟槽224在X-Z平面中形成 I形。金属线路沟槽223与通孔沟槽224的形成方法可为经由一个或多个图 案化硬遮罩进行的蚀刻工艺(比如干蚀刻、湿蚀刻、或上述的组合)。沟槽的 宽度与深度取决于装置200的设计需求。由于集成电路尺寸小以及工艺限制， 在形成金属线路沟槽223及/或通孔沟槽224时可能发生偏移。如图8所示， 通孔沟槽224包括着陆于金属线路如第一导电结构210A上的主要部分(虚线 左侧)，以及着陆于自对准方案层如介电层218上的偏移部分(虚线右侧)。

之后可沉积阻障层230于金属线路沟槽223与通孔沟槽224中，且阻障 层230的材料可包含钽、氮化钽、钛、氮化钛、其他合适材料、或上述的组 合。之后可沉积晶种层(为图示，可包含通孔及/或金属线路的导电材料)于阻 障层230上。之后可形成通孔226与金属线路228的导电材料于金属线路沟 槽223与通孔沟槽224中的晶种层上，其形成方法可为电化学镀。导电材料 可包含钽、钛、铝、铜、钴、钨、氮化钛、氮化钽、其他合适的导电材料、 或上述的组合。可对装置200进行平坦化工艺如化学机械研磨，以移除多余 的导电材料并露出第二层间介电层222的上表面。通孔沟槽224中的导电材 料形成通孔226，而金属线路沟槽223中保留的导电材料可形成金属线路228。 如图8所示，通孔226包括着陆于金属线路如第一导电结构210A上的第一 部分226-1，以及着陆于自对准方案层如介电层218上的第二部分226-2。在 一些实施例中，第二部分226-2的宽度W1与通孔226的宽度W2的偏移比 例(W1/W2)为约15％至约30％。此处的宽度W1与宽度W2分别为第二部分 226-2在X方向中的平均宽度与通孔226在X方向中的平均宽度。

如上所述，由于装置200的关键尺寸小，因此难以确保通孔沟槽完美形 成于金属线路如第一导电结构210A上，且在形成通孔沟槽时常发生叠对偏 移的问题。因此通孔沟槽可包含主要部分与偏移部分。在不形成自对准方案 层如介电层218的现有半导体结构中，由于层间介电层与蚀刻停止层的选择 性挑战，在形成通孔沟槽时可能一起移除层间介电层与蚀刻停止层的材料。 因此通孔沟槽的偏移部分可能击穿第二蚀刻停止层并插入第一层间介电层。 因此后续形成的通孔包括两个部分，比如下层金属线路上的第一部分，以及形成于第一部分之外并插入第一层间介电层的第二部分。通孔的第二部分可 视作虎牙部分，其减少通孔与相邻的下层金属线陆之间的距离。在一些关键 状况中，上层导电结构的虎牙部分可能会形成崩溃路径，并诱发漏电流至相 邻的下层导电结构。

然而在本发明实施例中，自对准方案层如介电层218形成于第一层间介 电层208与第二蚀刻停止层220之间。由于自对准方案层如介电层218与第 二蚀刻停止层220之间的蚀刻选择性不同，通孔沟槽的偏移部分止于自对准 方案层的介电层218。因此如图8所示，本发明实施例的通孔226包括两个 部分，比如金属线路如第一导电结构210A上的第一部分226-1，以及自对准 方案层如介电层218上的第二部分226-2。换言之，自对准方案层的介电层 218可阻止通孔226击穿至第一层间介电层208中。因此可确保通孔226(上 层导电结构)与相邻的金属线路如第一导电结构210B(相邻的下层导电结构) 之间的距离D1。因此可缓解崩溃路径及/或漏电流问题，并增加装置200的 可信度。本发明实施例中制作的第二导电结构可视作自对准方案。

如图1所示的步骤120，可进行额外工艺以完成制作装置200。举例来 说，可依据装置200的设计需求形成多种接点及/或通孔、线路、与多层内连 线结构(比如层间介电层或蚀刻停止层)于装置200上。

方法100在步骤102(接收初始的半导体装置，其具有形成于第一层间介 电层中的第一导电结构)与步骤106(形成盖层于第一导电结构上)之间，亦可 包含步骤104。图9至图16显示装置200在含有步骤104的方法100的中间 阶段的剖视图。图9至图16中的相同标号可视作图2至图8的相同构件及/ 或结构，其包含上述的相同材料且由相同的制作工艺形成。相同构件及/或结 构的关键尺寸亦与前述相同，除非特别说明于下。

如图1及图9所示，接收初始的半导体的装置200。图10中初始的装置 200具有与图2相同的构件及/或结构。

如图1及图10所示的步骤104，使第一导电结构210(金属线路，如第 一导电结构210A及210B)的顶部凹陷，使第一导电结构210A及210B的上 表面低于第一层间介电层208的上表面。在一些实施例中，以湿蚀刻移除第 一导电结构210的顶部。由于阻障层212、第一导电结构210、与第一层间介 电层208的材料不同，湿蚀刻工艺只移除第一导电结构210的顶部，而阻障 层212与第一层间介电层208维持实质上不变。在一些实施例中，将装置200浸入湿蚀刻剂如稀氢氟酸、其他合适化学剂、或上述的组合。可调整多种工 艺条件如时间与温度，以调整或定量控制凹陷量。在一些实施例中，第一导 电结构210的凹陷量T5，为第一导电结构210的高度T6的约10％至约20％。 在一些其他实施例中，凹陷量T5为约2nm至约5nm。

如图1及图11所示的步骤106，沉积盖层214于第一导电结构210上。 在一些实施例中，盖层214可视作第一导电结构210的一部分。如图11所示， 盖层214的上表面低于第一层间介电层208的上表面。

如图1及图12所示的步骤108，形成阻挡层216于导电的盖层214上， 而不接触第一层间介电层208的介电材料。如图12所示，阻挡层216的上表 面高于第一层间介电层208的上表面。

如图1及图13所示的步骤110，形成介电的自对准方案层如介电层218 于第一层间介电层208上，并与第一导电结构210以及阻障层212分隔一段 距离。与上述说明类似，由于化学亲和力不同，自组装方案层如介电层218 不会与阻挡层键结，因此只形成于第一层间介电层208上并对准第一层间介 电层208。

如图1及图14所示的步骤112，移除阻挡层216以自装置200的顶部露 出盖层214的上表面以及阻障层212的上表面与至少部分的侧壁表面。

如图1及图15所示的步骤114，沉积第二蚀刻停止层220于装置200上。 如图15所示，由于自对准方案层如介电层218与阻障层212之间的厚度差异， 以及阻障层212与盖层214之间的厚度差异，第二蚀刻停止层220形成阶状 物于自对准方案层如介电层218、阻障层212、与盖层214上。第二蚀刻停止 层220由自对准方案层如界面层218的上表面沿着自对准方案层如界面层 218的侧壁表面延伸，更延伸于阻障层212的上表面上并沿着阻障层212的 侧壁表面的部分延伸，且更延伸于盖层214的上表面上。如图15所示，第二 蚀刻停止层220包括三个部分，比如接触自对准方案层如介电层218的侧壁 表面的第一部分220-1，覆盖自对准方案层如介电层218的上表面与盖层214 的上表面的第二部分220-2，以及接触阻障层212的侧壁表面的部分的第三 部分220-3。

如图1及图16所示的步骤116及118，形成更多导电结构如通孔226' 与金属线路228于第一导电结构210A(金属线路)上。通孔226'与金属线路 228的形成工艺与材料，可与图8中的通孔226与金属线路228的形成工艺 与材料类似。在图16的例子中，通孔226'包括位于金属线路如第一导电结构 210A上的第一部分226'-1，以及着陆于自对准方案层如介电层218上的第二 部分226'-2(如虎牙部分)。在一些实施例中，偏移比例如第二部分226'-2的 宽度W1'以及通孔226'的宽度W2'的比例(W1'/W2')为约15％至约30％。此处 的宽度W1'与宽度W2'，分别为第二部分226'-2在X方向中的平均宽度与通 孔226'在X方向中的平均宽度。由于步骤104的凹陷化工艺，每一第一导电 结构210A及210B(如金属线路)的上表面，低于自对准方案层如介电层218 的下表面(比如第一层间介电层208的上表面)。因此图16中的通孔226'的虎 牙部分如第二部分226'-2与相邻的金属线路如第一导电结构210B之间的距 离D2，大于图8中的通孔226的虎牙部分如第二部分226-2与相邻的金属线 路如第一导电结构210B之间的距离D1。距离D1与距离D2均大于现有半 导体装置中通孔的虎牙部分与相邻的下层金属线路之间的距离。与图16及图 8的实施例相比，由于距离D2增加，可进一步缓解崩溃路径及/或漏电流问 题，进一步增加半导体装置的可信度，减少通孔至线路的寄生电容，并加速 装置200的速度。

如图1所示的步骤120，可进行额外工艺已完成制作装置200。

图17A及图17B是一些其他实施例的装置200的剖视图。图17A及图 17B指分别显示图8的区域A与图16的区域B中的装置200。如图17A及 图17B所示，第二蚀刻停止层220包括多层结构。以图17A为例，第二蚀刻 停止层220的第一蚀刻停止层膜220-A具有接触自对准方案层如介电层218 的侧壁的一部分，并形成由自对准方案层如介电层218延伸至盖层214的上 表面的阶状物。第二蚀刻停止层220的第二蚀刻停止层膜220-B位于第一蚀 刻停止层膜220-A上。第一蚀刻停止层膜220-A的形成方法可为原子层沉积， 且第二蚀刻停止层膜220-B的形成方法可为化学气相沉积及/或物理气相沉 积。在化学气相沉积或物理气相沉积工艺时，第二蚀刻停止层膜220-B可合 并于第一导电结构210A的顶部上，因此可形成实质上平坦的上表面。因此 第二蚀刻停止层膜220-B可平坦化第一蚀刻停止层膜220-A的高度差。在一 些实施例中，第二蚀刻停止层220亦可包含更多蚀刻停止层膜，比如图17A 所示的第三蚀刻停止层膜220-C，其沉积于之前的蚀刻停止层膜上，且沉积 方法可为化学气相沉积、物理气相沉积、原子层沉积、其他合适工艺、或上 述的组合。类似地，图17B中的第二蚀刻停止层220的第一蚀刻停止层膜 220-A具有接触自组装方案层如介电层218的侧壁的第一部分、接触阻障层 212的侧壁的第二部分、并形成由自对准方案层如介电层218延伸至阻障层 212的上表面且更延伸至盖层214的上表面的阶状物。第二蚀刻停止层220 亦可包含第二蚀刻停止层膜220-B位于第一蚀刻停止层膜220-A上。第一蚀 刻停止层膜220-A的形成方法可为原子层沉积，而第二蚀刻停止层膜220-B 的形成方法可为化学气相沉积及/或物理气相沉积，使第二蚀刻停止层膜 220-B可平坦化第一蚀刻停止层膜220-A的高度差。在一些实施例中，第二 蚀刻停止层220亦可包含更多蚀刻停止层膜，比如图17B所示的第三蚀刻停 止层膜220-C沉积于之前的蚀刻停止层膜上，且其沉积方法可为化学气相沉 积、物理气相沉积、原子层沉积、其他合适工艺、或上述的组合。

本发明的一个或多个实施例提供许多优点至半导体装置与其形成工艺， 但不局限于此。举例来说，本发明实施例提供的半导体装置具有以自对准方 案形成的导电内连线结构。在本发明实施例中，介电的自对准方案层形成于 上层蚀刻停止层(比如第二蚀刻停止层220)与下层层间介电层(比如第一层间 介电层208)之间。自对准方案层包括的介电材料与上层蚀刻停止层与上层层 间介电层的材料不同，因此在形成上层导电结构时的自对准方案层可维持实 质上不变。因此自对准方案层可阻止上层导电结构崩溃至下层的层间介电层， 并加大上层导电结构(比如通孔226)与相邻的下层导电结构(比如金属线路如 第一导电结构210B)之间的距离。因此可减少崩溃路径及/或漏电流问题，使 半导体装置具有优选可信度。在一些实施例中，若使下层导电结构凹陷以进 一步加大上层导电结构与相邻的下层导电结构之间的距离，则可减少寄生电 容并进一步改善半导体装置的效能。制作工艺可整合至现有的工艺流程，且 可用于多种技术世代。

本发明提供许多不同实施例。半导体装置包括层间介电层，位于基板上； 第一导电结构，至少部分地埋置于层间介电层中；介电层，位于层间介电层 上并对准层间介电层，其中介电层的上表面高于第一导电结构的上表面；蚀 刻停止层，位于介电层与第一导电结构上；以及第二导电结构，位于第一导 电结构上，其中第二导电结构的第一部分的第一下表面接触第一导电结构的 上表面，且第二导电结构的第二部分的第二下表面接触介电层的上表面。

在一些实施例中，半导体装置还包括盖层位于该第一导电结构上并对准 第一导电结构。在一些实施例中，介电层的厚度大于盖层的厚度，使介电层 的侧壁表面延伸高于盖层。在一些实施例中，蚀刻停止层包括接触介电层的 侧壁表面的一部分，且其中蚀刻停止层自介电层的上表面延伸至盖层的上表 面。在一些实施例中，蚀刻停止层的第一蚀刻停止层膜具有接触介电层的侧 壁表面的一部分，并自介电层的上表面延伸至盖层的上表面，且蚀刻停止层 的第二蚀刻停止层膜位于第一蚀刻停止层膜上。

在一些实施例中，半导体装置还包括阻障层围绕第一导电结构并位于第 一导电结构与层间介电层之间。在一些实施例中，介电层与第一导电结构相 隔一段距离。

在一些实施例中，层间介电层的上表面高于第一导电结构的上表面。

另一半导体装置包括层间介电层，位于基板上；第一导电结构，埋置于 层间介电层中，其中第一导电结构的上表面低于层间介电层的上表面；介电 层，形成于层间介电层上并对准层间介电层；以及蚀刻停止层，位于介电层 与第一导电结构上，其中蚀刻停止层的第一部分接触介电层的侧壁表面，并 自介电层的上表面延伸至第一导电结构的上表面。

在一些实施例中，半导体装置还包括阻障层围绕第一导电结构并位于第 一导电结构与层间介电层之间，其中蚀刻停止层还包括第二部分位于阻障层 的侧壁表面上。在一些实施例中，第一导电结构的上表面低于阻障层的上表 面，且更低于介电层的上表面。在一些实施例中，第一导电结构包括金属插 塞，以及位于金属插塞上并对准金属插塞的盖层。在一些实施例中，半导体 装置还包括第二导电结构，第二导电结构的第一部分着陆于第一导电结构上， 且第二导电结构的第二部分经由蚀刻停止层着陆于介电层上。

例示性的半导体装置的形成方法，包括：形成第一导电结构于基板上的 层间介电层中；选择性沉积盖层于第一导电结构上并对准第一导电结构；选 择性涂布阻挡层于盖层上并对准盖层；沉积介电层于层间介电层上并对准层 间介电层，其中阻挡层的组成避免介电层沉积其上；移除阻挡层以露出盖层； 以及沉积蚀刻停止层于介电层与盖层上。

在一些实施例中，方法还包括：在形成盖层之前使第一导电结构凹陷， 让第一导电结构的上表面低于层间介电层的上表面。在一些实施例中，选择 性沉积盖层于第一导电结构上并对准第一导电结构的步骤包括沉积具有一厚 度的盖层，使盖层的上表面低于层间介电层的上表面。

在一些实施例中，选择性涂布阻挡层的步骤包括以化学吸附工艺沉积含 氮的自对准单层。在一些实施例中，沉积介电层的步骤包括以选择性原子层 沉积法沉积含金属氧化物或金属氮化物的介电层。在一些实施例中，移除阻 挡层的步骤包括以氢气处理移除阻挡层。在一些实施例中，选择性沉积盖层 的步骤包括以化学气相沉积法沉积含钴层。

上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领 域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完 成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解， 这些等效置换并未脱离本发明构思与范围，并可在未脱离本发明的构思与范 围的前提下进行改变、替换、或变动。