具体实施方式

本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。

“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等指本公开所描述的实施例可包括特定特征、结构或是特性，然而并非每一实施例必须包括该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。

为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制本领域的技术人员已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实施例中。

在本公开中，半导体装置通常是指可以通过利用半导体特性来起作用的装置。如电光装置、发光显示装置、半导体电路和电子装置都将包括在半导体装置的类别中。更具体地，本公开的实施例中的半导体装置为动态随机存取存储器。

在本公开的说明书的描述中，上方对应于Z轴的箭头方向，下方则对应Z轴的箭头的相反方向。

图1为根据一实施例示出的半导体装置的俯视示意图；图2为沿着图1中半导体装置的A-A的剖面示意图；图3为沿着图1中半导体装置的B-B的剖面示意图。为了简洁性，于图1中该半导体装置的部分元件并未示出。

参照图1至图3，一种半导体装置包括一基底101、一隔离层103、多个掺杂区域107、多个字元线201、多个位元线接触插塞211、多个位元线213、多个支撑结构301、一底部绝缘层401、一中间绝缘层403、一顶部绝缘层405、多个插塞415、多个间隙壁419、多个气隙421、多个电容结构501、一第一绝缘层601、一第二绝缘层603、一密封层605以及一第三绝缘层607。

参照图1至图3，在所示的实施例中，该基底101由例如硅(silicon)、锗(germanium)、硅锗(silicon germanium)、硅碳(silicon carbon)、硅锗碳(silicongermanium carbon)、镓(gallium)、砷化镓(gallium arsenic)、砷化铟(indium arsenic)、磷化铟(indium phosphorus)和所有其他IV-IV族、III-V族或II-VI族半导体材料等所形成。或者，在另一实施例中所示，该基底将包括一有机半导体或一层状堆叠的半导体，例如硅/硅锗、绝缘层上覆硅(silicon-on-insulator)或绝缘层上覆硅锗(silicon germanium-on-insulator)。当该基底101由绝缘层上覆硅所形成，该基底101将包括一顶部半导体层、一底部半导体层及一掩埋绝缘层，该底部半导体层由硅所形成，该掩埋绝缘层将该顶部半导体层和该底部半导体层分开。该掩埋绝缘层包括例如结晶氧化物或非晶氧化物、氮化物或其任何组合。

参照图1至图3，在所示的实施例中，该隔离层103设置于该基底101中。更具体地，该隔离层103设置于该基底101的上部部分。该隔离层103由一绝缘材料所形成。该绝缘材料例如氧化硅(silicon oxide)、氮化硅(silicon nitride)、氮氧化硅(siliconoxynitride)、氧化氮化硅(silicon nitride oxide)或掺杂氟的硅酸盐(fluoride-dopedsilicate)。该隔离层103限定多个有源区域105于该基底101中。该多个有源区域105沿一方向W延伸。

在本公开中，氮氧化硅指一包括硅、氮及氧的物质，其中氧的比例大于氮的比例。氧化氮化硅指一包括硅、氮及氧的物质，其中氮的比例大于氧的比例。

参照图1至图3，在所示的实施例中，该多个掺杂区域107设置于该基底101的上部部分。更具体地，该多个掺杂区域107设置于该基底101的该多个有源区域105中。该多个掺杂区域107以一掺质(dopant)掺杂，该掺质为磷(phosphorus)、砷(arsenic)或锑(antimony)。

参照图1至图3，在所示的实施例中，该多个字元线201设置于该基底101中。更具体地，该多个字元线201沿一方向X延伸，且该多个字元线201彼此间间隔开。该方向W相对于该方向X倾斜，该多个字元线201和该多个有源区域105相交。各有源区域105和两个字元线201相交。位于各有源区域105中的掺杂区域107将被该两个字元线201区分为一第一掺杂区域109以及多个第二掺杂区域111。该第一掺杂区域109设置于该两个字元线201之间。该多个第二掺杂区域111分别设置于各有源区域105的两端，换言之，该多个第二掺杂区域111分别对应地和该第一掺杂区域109相对，该两个个字元线201分别对应地设置于该多个第二掺杂区域111和第一掺杂区域109之间。

参照图1至图3，在所示的实施例中，该多个字元线201包括多个字元线绝缘层205、多个字元线电极207和多个字元线覆盖层209。该多个字元线绝缘层205内凹地设置于该基底101的上部部分。该多个字元线绝缘层205的厚度约0.5纳米和约10纳米之间。该多个字元线绝缘层205的底部是平坦的。该多个字元线绝缘层205由一绝缘材料所形成，且该绝缘材料的介电常数约当4.0或大于4.0，(若未另外说明，本公开的说明书中所提及的介电常数皆相对于真空而言)。该绝缘材料为氧化铪(hafnium oxide)、氧化锆(zirconium oxide)、氧化铝(aluminum oxide)、氧化钛(titanium oxide)、氧化镧(lanthanum oxide)、钛酸锶(strontium titanate)、铝酸镧(lanthanum aluminate,)、氧化钇(yttrium oxide)、三氧化镓(III)(gallium(III)trioxide)、氧化镓钆(gadolinium gallium oxide)、钛酸锆铅(lead zirconium titanate)、钛酸锶钡(barium strontium titanate)或其混合物。或者，在另一实施例中所示，该绝缘材料为氧化硅、氮化硅、氮氧化硅、氧化氮化硅或其类似物。

参照图1至图3，在所示的实施例中，该多个字元线电极207分别对应地设置于该多个字元线绝缘层205上。该多个字元线电极207由一导电材料所形成，该导电材料为多晶硅(polysilicon)、硅锗、金属、金属合金、金属硅化物(metal silicide)、金属氮化物(metalnitride)、金属碳化物(metal carbide)或包括前述材料的组合的多层结构(multilayers)。当各字元线电极207为多层结构时，层与层之间可设置扩散挡壁层(图中未示出)，扩散挡壁层为氮化钛或氮化钽。金属为铝、铜、钨或钴。金属硅化物为镍硅化物(nickel silicide)、铂硅化物(platinum silicide)、钛硅化物(titanium silicide)、钼硅化物(molybdenumsilicide)、钴硅化物(cobalt silicide)、钽硅化物(tantalumsilicide)、钨硅化物(tungsten silicide)或其类似物。该多个字元线电极207的厚度约50纳米至约500纳米。

参照图1至图3，在所示的实施例中，该多个字元线覆盖层209分别对应地设置于该多个字元线电极207上。该多个字元线覆盖层209的顶面和该基底101的顶面等高。该多个字元线覆盖层209由一包括绝缘材料的单层结构所形成，且该绝缘材料的介电常数约当4.0或大于4.0。或者，在所示的另一实施例中，各字元线覆盖层209为堆叠层(stacked layer)，该堆叠层包括一底部覆盖层设置于该字元线电极207上以及一顶部堆叠层设置于该底部堆叠层上。该底部覆盖层由一绝缘材料所形成，且该绝缘材料的介电常数约当4.0或大于4.0，该顶部覆盖层的顶面和该基底101的顶面等高。该顶部覆盖层由一低介电常数材料(lowdielectric-constant material)所形成，该低介电常数材料为氧化硅、氮化硅、氮氧化硅、氧化氮化硅、掺杂氟的硅酸盐或其类似物。该由低介电常数材料所形成的顶部覆盖层将降低该基底101顶面的电场，藉此降低漏电电流(leakage current)。

参照图1至图3，在所示的实施例中，该第一绝缘层601设置于该基底101上。该第一绝缘层601由氮化硅、氧化硅、氮氧化硅、可流动氧化物(flowable oxide)、东燃硅氮烷(tonen silazen)、未掺杂硅酸盐玻璃(undoped silica glass)、硼硅酸盐玻璃(borosilica glass)、磷硅酸盐玻璃(phosphosilica glass)、硼磷硅酸盐玻璃(borophosphosilica glas)、电浆加强型四乙基正硅酸盐(plasma enhanced tetra-ethylorthosilicate)、氟硅酸盐玻璃(fluoride silicate glass)、碳掺杂氧化硅(carbondoped silicon oxide)、干凝胶(xerogel)、气凝胶(aerogel)、无定形氟化碳(amorphousfluorinated carbon)、有机硅酸盐玻璃(organo silicate glass)、聚对二甲苯(parylene)、双苯并环丁烯(bis-benzocyclobutenes)、聚酰亚胺(polyimide)、孔洞聚合材料(porous polymeric material)或其组合所形成，但并不以此为限。

参照图1至图3，在所示的实施例中，该多个位元线接触插塞211设置于该基底101的上方。更具体地，该多个位元线接触插塞211设置于该第一绝缘层601中并分别对应地设置于该多个第一掺杂区域109上。意即，该多个位元线接触插塞211分别对应地设置于该多个有源区域105的中间部分。该多个位元线接触插塞211由一导电材料所形成，该导电材料为经掺杂多晶硅(doped polysilicon)、金属、金属氮化物或金属硅化物。该多个位元线接触插塞211和该多个第一掺杂区域109电连接。

参照图1至图3，在所示的实施例中，该第二绝缘层603设置于该第一绝缘层601上。该第二绝缘层603可和该第一绝缘层601由相同材料所形成，但并不以此为限。

参照图1至图3，在所示的实施例中，该多个位元线213设置于该基底101的上方。更具体地，该多个位元线213设置于该第二绝缘层603中并设置于该多个位元线接触插塞211上。该多个位元线213沿一方向Y延伸，且该多个位元线213由上方看成长条波状。该方向Y和该方向X间互相垂直，该方向W相对于该方向X及该方向Y倾斜。该多个位元线213分别对应地和该多个有源区域105相交。各有源区域105仅和该多个位元线213中的一者相交。该多个位元线接触插塞211分别设置于该多个有源区域105和该多个位元线213相交处的下方。该多个位元线213由如钨、铝、铜、镍或钴等的导电材料所形成。该多个位元线213和该多个位元线接触插塞211电连接，并和该多个第一掺杂区域109电连接。

参照图1至图3，在所示的实施例中，该底部绝缘层401设置于该第二绝缘层603上。该中间绝缘层403设置于该底部绝缘层401上。该顶部绝缘层405设置于该中间绝缘层403上。该底部绝缘层401及该顶部绝缘层405由一第一材料所形成。该中间绝缘层403由一第二材料所形成。该第一材料的密度大于该第二材料的密度。该第一材料包括多晶硅，该第二材料包括经掺杂多晶硅。或者，在所示的另一实施例中，该第一材料及该第二材料包括可氧化材料(oxidizable material)。或者，在所示的另一实施例中，该第一材料包括未经掺杂的可氧化材料(undoped oxidizable material)或经掺杂的可氧化材料(doped oxidizablematerial)。该第二材料包括经掺杂的材料(doped material)或经掺杂的可氧化材料。或者，在所示的另一实施例中，该第一材料为未经掺杂的氧化物(undoped oxide)。该顶部绝缘层405的厚度与该中间绝缘层403的厚度的比值介于5:1与1:1。

参照图1至图3，在所示的实施例中，该多个插塞415设置于该基底101的上方。更具体地，该多个插塞415分别对应地设置于该多个第二掺杂区域111上，并穿设该顶部绝缘层405、该中间绝缘层403、该底部绝缘层401、该第二绝缘层603及该第一绝缘层601。意即，该多个插塞415分别对应地设置于各有源区域105的两端。该多个插塞415由经掺杂多晶硅、钛、氮化钛、钽、氮化钽、钨、铜、铝或铝合金所形成。该多个插塞415和该多个第二掺杂区域111电连接。

参照图1至图3，在所示的实施例中，该多个间隙壁419设置于该基底101的上方。更具体地，该多个间隙壁419分别对应地设置于该多个插塞415的侧壁上，并被该顶部绝缘层405、该中间绝缘层403、该底部绝缘层401、该第二绝缘层603及该第一绝缘层601所包围。该多个间隙壁419由氧化硅、氮化硅、氮氧化硅或氧化氮化硅所形成。

参照图1至图3，在所示的实施例中，该多个支撑结构301设置于该基底101的上方。该多个支撑结构301分别对应地相邻设置于该多个插塞415的上部部分，而该多个间隙壁419设置于该多个支撑结构301和该多个插塞415之间。更具体地，该多个支撑结构301分别对应地环绕该多个插塞415的上部部分。意即，该多个支撑结构301分别对应地贴设于该多个间隙壁419的外表面。该多个支撑结构301包括多个顶部支撑结构303、多个中间支撑结构305以及多个底部支撑结构307。

参照图1至图3，在所示的实施例中，该多个顶部支撑结构303设置于该顶部绝缘层405中，并分别对应地环绕该多个插塞415的上部部分。换言之，该多个顶部支撑结构303分别对应地和该多个插塞415相对，而该多个间隙壁419设置于该多个顶部支撑结构303和该多个插塞415之间。该多个顶部支撑结构303由一材料所形成，该材料由该第一材料经氧化而得。

参照图1至图3，在所示的实施例中，该多个中间支撑结构305设置于该中间绝缘层403中，并位于该多个顶部支撑结构303的下方。该多个中间支撑结构305分别对应地环绕该多个插塞415的上部部分。沿着该方向X，该多个中间支撑结构305中的相邻对(adjacentpairs)彼此间互相连接。相互连接的中间支撑结构305能提供该多个插塞415及该多个间隙壁419额外的支撑。而沿着该方向W，该多个中间支撑结构305的相邻对彼此间被该中间绝缘层403所间隔开。该多个中间支撑结构305由一材料所形成，该材料由该第二材料经氧化而得。该多个插塞415的高度和该多个中间支撑结构305的厚度的比值介于10:1与4:1。

参照图1至图3，在所示的实施例中，该多个底部支撑结构307设置于该底部绝缘层401中，并位于该多个中间支撑结构305的下方。该多个底部支撑结构307分别对应地环绕该多个插塞415的上部部分。换言之，该多个底部支撑结构307分别对应地和该多个插塞415相对，而该多个间隙壁419设置于该多个底部支撑结构307和该多个插塞415之间。该多个底部支撑结构307和该多个顶部支撑结构303相对，而该多个中间支撑结构305介于该多个顶部支撑结构303和该多个底部支撑结构307之间。该多个底部支撑结构307由一材料所形成，该材料由该第一材料经氧化而得。该多个支撑结构301能提供额外的机械力(mechanicalstrength)于该多个插塞415及该多个间隙壁419；因此，该半导体装置的结构稳定性(structural stability)将得以提升。

参照图1至图3，在所示的实施例中，该多个气隙421设置于该顶部绝缘层405中，并分别对应地设置于该多个顶部支撑结构303的上方。该多个气隙421分别对应地相邻设置于该多个插塞415的上部部分，而该多个间隙壁419设置于该多个气隙421和该多个插塞415之间。更具体地，该多个气隙421分别对应地相邻于该多个气隙421的外表面的上部部分。该多个气隙421为由该多个间隙壁419、该顶部绝缘层405及该多个电容结构501所环绕的空间，且其中填满空气。相较于由如氧化硅所形成的膜来说，该多个气隙421具有较低的介电常数。因此，该多个气隙421能显著降低该多个插塞415之间的寄生电容(parasiticcapacitance)。意即，该多个气隙421能显著减轻由该多个插塞415引起或可能影响该多个插塞415的电信号干扰。因此，该半导体装置的效能将得以提升。此外，该多个气隙421仅相邻于该多个插塞415的上部部分，故并不会影响该多个插塞415的结构安定性。

该密封层605设置于该顶部绝缘层405上。该密封层605由一绝缘材料所形成。该绝缘材料例如氧化硅、氮化硅、旋涂式玻璃(spin-on glass)、氮氧化硅、氧化氮化硅或其类似物。该密封层605的厚度约1000埃和约5000埃之间。该密封层605的厚度可根据情况调整至适当的范围。

参照图1至图3，在所示的实施例中，该第三绝缘层607设置于该密封层605上。该第三绝缘层607可和该第一层缘层601由相同材料所形成，但并不以此为限。

参照图1至图3，在所示的实施例中，该多个电容结构501设置于该基底101的上方。更具体地，该多个电容结构501设置于该密封层605和该第三绝缘层607中。该多个电容结构501分别对应地设置于该多个插塞415上，并和该多个插塞415电连接。该多个电容结构501包括多个电容底部电极505、一电容绝缘层507和一电容顶部电极509。

参照图1至图3，在所示的实施例中，该多个电容底部电极505内凹设置于该第三绝缘层607及该密封层605中。该多个电容底部电极505分别对应地设置于该多个插塞415上。该多个电容底部电极505的底部分别对应地覆盖该多个插塞415的顶面及该多个气隙421。各电容底部电极505呈U形。该多个电容底部电极505由经掺杂多晶硅、金属或金属硅化物所形成。

参照图1至图3，该电容绝缘层507分别对应地设置于该多个电容底部电极505上，并覆盖该第三绝缘层607的顶面。该电容绝缘层507为一包括绝缘材料的单层结构所形成，且该绝缘材料的介电常数约当4.0或大于4.0，该电容绝缘层507的厚度约1埃和约100埃之间。或者，在另一实施例中所示，该电容绝缘层507由一堆叠层所形成，该堆叠层由氧化硅、氮化硅和氧化硅所构成。该电容顶部电极509设置于该电容绝缘层507上。或者，该电容绝缘层507由经掺杂多晶硅或金属所形成。

图4为示意图，以流程图例示本公开于一实施例中的半导体装置的制造方法10。图5为本公开一实施例中半导体装置的俯视示意图，图6和图7为示意图，以剖面图例示本公开于一实施例中半导体装置的制造方法的部分流程，其中，图7为沿着图5中C-C的剖面示意图。为了简洁性，于图5中该半导体装置的部分元件并未示出。

参照图4和图7，于步骤S11，在所示的实施例中，提供一基底101。参照图4、图7及图5，于步骤S13，在所示的实施例中，形成一隔离层103于该基底101的上部部分。执行一光刻工艺以定义将形成该隔离层103的位置于该基底101中。于该光刻工艺后，执行一蚀刻工艺以形成多个沟渠于该基底101的上部部分，该蚀刻工艺为非等向性干式蚀刻。经由一沉积工艺沉积一绝缘材料于该多个沟渠中。该绝缘材料例如氧化硅、氮化硅、氮氧化硅、氧化氮化硅或掺杂氟的硅酸盐。于该沉积工艺后，执行一平坦化工艺，例如化学机械研磨，以将多余的填料移除，并为后续工艺提供平坦的表面，且同时形成该隔离层103。该隔离层103限定多个有源区域105于该基底101中。该多个有源区域105沿一方向W延伸。

图8为示意图，以剖面图例示本公开于一实施例中半导体装置的制造方法的部分流程。

参照图4和图8，于步骤S15，多个掺杂区域107经一注入工艺以一掺质掺杂而形成于该多个有源区域105中，该掺质为磷、砷或锑。

图9为本公开一实施例中的半导体装置的俯视示意图，图10至图13为示意图，以剖面图例示本公开于一实施例中半导体装置的制造方法的部分流程。其中，图13为图9中沿D-D的剖面示意图。为了简洁性，于图9中该半导体装置的部分元件并未示出。

参照图4及图9至图13，于步骤S17，在所示的实施例中，形成多个字元线201于该基底101中。参照图10，在所示的实施例中，执行一光刻工艺图形化该基底101以定义将形成该多个字元线201的位置。于该光刻工艺后，执行一蚀刻工艺以形成多个字元线沟槽203于该基底101的上部部分，该蚀刻工艺为非等向性干式蚀刻。该多个字元线沟槽203沿一方向X延伸，且该多个字元线沟槽203彼此间间隔开。该方向W相对于该方向X倾斜，该多个字元线沟槽203和该多个有源区域105相交。各有源区域105和两个字元线沟槽203相交。位于各有源区域105中的掺杂区域107将被该两个字元线沟槽203区分为一第一掺杂区域109以及多个第二掺杂区域111。该第一掺杂区域109设置于该两个字元线沟槽203之间。该多个第二掺杂区域111分别对应地设置于各有源区域105的两端。

参照图11，在所示的实施例中，经由一沉积工艺，该字元线绝缘层205分别对应地形成于该多个字元线沟槽203中。执行一平坦化工艺，例如化学机械研磨，以将多余的填料移除，并为后续工艺提供平坦的表面。

参照图12，多个字元线电极207分别对应地形成于该字元线绝缘层205上，并位于该多个字元线沟槽203中。执行一沉积工艺以沉积该多个字元线电极207。执行一回蚀工艺使得该多个字元线电极207的顶面低于该基底101的顶面。

参照图9及图12，在所示的实施例中，经由一沉积工艺，该多个字元线覆盖层209分别对应地形成于该多个字元线电极207上并位于该多个字元线沟槽203中。执行一平坦化工艺，例如化学机械研磨，以将多余的填料移除，并为后续工艺提供平坦的表面。该字元线绝缘层205、该多个字元线电极207和该多个字元线覆盖层209共同构成该多个字元线201。

图14为本公开一实施例中的半导体装置的俯视示意图，图15为沿着图14的E-E的剖面示意图，例示本公开于一实施例中半导体装置的制造方法的部分流程。图16为本公开一实施例中的半导体装置的俯视示意图，图17和图18为示意图，其中，图17为沿着图16中F-F的剖面图，图18为沿着图16中G-G的剖面图，例示本公开于一实施例中半导体装置的制造方法的部分流程。为了简洁性，于图14及16中该半导体装置的部分元件并未示出。

参照图4及图14至图18，于步骤S19，在所示的实施例中，形成多个位元线213于该基底101的上方。参照图14及图15，在所示的实施例中，形成一第一绝缘层601于该基底101上。执行一光刻工艺图形化该第一绝缘层601以定义将形成该多个位元线接触插塞211的位置。于该光刻工艺后，执行一蚀刻工艺以形成多个开口穿透该第一绝缘层601并暴露该多个第一掺杂区域109，该蚀刻工艺为非等向性干式蚀刻。经由一沉积工艺，一导电材料沉积入该多个开口，该导电材料为经掺杂多晶硅、金属、金属氮化物或金属硅化物。于该沉积工艺后，执行一平坦化工艺，例如化学机械研磨，以将多余的填料移除，并为后续工艺提供平坦的表面，且同时形成该多个位元线接触插塞211。

参照图16至图18，在所示的实施例中，形成一第二绝缘层603于该第一绝缘层601上。执行一光刻工艺图形化该第二绝缘层603以定义将形成该多个位元线213的位置。于该光刻工艺后，执行一蚀刻工艺以形成多个开口穿透该第二绝缘层603并暴露该多个位元线接触插塞211，该蚀刻工艺为非等向性干式蚀刻。经由一沉积工艺沉积一导电材料于该多个开口中，该导电材料为钨、铝、铜、镍或钴。于该沉积工艺后，执行一平坦化工艺，例如化学机械研磨，以将多余的填料移除，并为后续工艺提供平坦的表面，且同时形成该多个位元线213。该多个位元线213沿一方向Y延伸，且该多个位元线213由上方看呈长条波状。该方向Y和该方向X互相垂直。

图19为本公开一实施例中半导体装置的俯视示意图，图20和图21为示意图，其中，图20为沿着图19中H-H的剖面示意图，图18为沿着图19中I-I的剖面示意图，例示本公开于一实施例中半导体装置的制造方法的部分流程。。图22为本公开一实施例中半导体装置的俯视示意图，图23和图24为示意图，其中，图23为沿着图22中J-J的剖面示意图，图24为沿着图22中K-K的剖面示意图，例示本公开于一实施例中半导体装置的制造方法的部分流程。图25本公开一实施例中半导体装置的俯视示意图，图26至图28为示意图，其中，图27为沿着图25中L-L的剖面示意图，图28为沿着图25中M-M的剖面示意图，例示本公开于另一实施例中半导体装置的制造方法的部分流程。。为了简洁性，于图19、图22及图25中该半导体装置的部分元件并未示出。

参照图4及图19至图28，于步骤S21，在所示的实施例中，形成多个支撑结构301于该基底101的上方。参照图19至图21，在所示的实施例中，执行一列沉积工艺以沉积一底部绝缘层401、一中间绝缘层403及一顶部绝缘层405。该底部绝缘层401形成于该第二绝缘层603上。该中间绝缘层403形成于该底部绝缘层401上。该顶部绝缘层405形成于该中间绝缘层403上。该底部绝缘层401及该顶部绝缘层405由一第一材料所形成。该中间绝缘层403由一第二材料所形成。该第一材料的密度大于该第二材料的密度。更具体地，该第一材料包括多晶硅，该第二材料包括经掺杂多晶硅。或者，在所示的另一实施例中，该第一材料及该第二材料包括可氧化材料。或者，在所示的另一实施例中，该第一材料包括未经掺杂的可氧化材料或经掺杂的可氧化材料。该第二材料包括经掺杂的材料或经掺杂的可氧化材料。或者，在所示的另一实施例中，该第一材料为未经掺杂的氧化物。该顶部绝缘层405的厚度与该中间绝缘层403的厚度的比值介于5:1与1:1。

参照图22至图24，在所示的实施例中，形成一掩膜层701于该顶部绝缘层405上。执行一光刻工艺以定义将形成多个工艺中沟槽407的位置。于该光刻工艺后，执行一蚀刻工艺以形成该多个工艺中沟槽407于该掩膜层701及该顶部绝缘层405中，该蚀刻工艺为非等向性干式蚀刻。一牺牲用层703自上方沉积并覆盖该掩膜层701的顶面、该多个工艺中沟槽407的侧表面以及该多个工艺中沟槽407的底部。该牺牲用层703由一对于该顶部绝缘层405具有蚀刻选择性的材料所形成。更具体地，该牺牲用层703由经掺杂氧化物所形成，该经掺杂的氧化物为硼硅酸盐玻璃、磷硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、碳掺杂氧化硅或其类似物。该顶部绝缘层405由未经掺杂的氧化物所形成。或者，在另一实施例中所示，该牺牲用层703由热分解聚合物或热降解聚合物所形成。当热分解聚合物或热降解聚合物暴露于一高于其分解温度(decomposition temperature)或降解温度(degradationtemperature)的温度时，热分解聚合物或热降解聚合物将分解或降解成气态。

参照图26，执行一非等向性干蚀刻工艺以移除该牺牲用层703中覆盖该掩膜层701的顶面及该多个工艺中沟槽407的底部的部分。于该非等向性干蚀刻工艺后，该牺牲用层703转变为多个牺牲用衬垫409。接着执行一湿式蚀刻工艺以蚀刻出多个经蚀刻空间411分别对应地位于该多个工艺中沟槽407的下方。该多个经蚀刻空间411分别对应地穿透该顶部绝缘层405的下部部分、该中间绝缘层403的部分以及该底部绝缘层401的上部部分。相较于该顶部绝缘层405或该底部绝缘层401，该湿式蚀刻工艺对于由该第二材料所形成的中间绝缘层403具有较高的蚀刻速率。因此，相较于该底部绝缘层401和该顶部绝缘层405，该中间绝缘层403被移除的较快且较多。换言之，该多个经蚀刻空间411位于该中间绝缘层403中的体积将大于该多个经蚀刻空间411位于该底部绝缘层401或该顶部绝缘层405中的体积。

参照图25和27至28，执行一氧化工艺以氧化该多个经蚀刻空间411。该底部绝缘层401、该中间绝缘层403、该顶部绝缘层405中经由该多个经蚀刻空间411而暴露的区域将被氧化而分别形成多个底部支撑结构307、多个中间支撑结构305及多个顶部支撑结构303。该多个底部支撑结构307位于该底部绝缘层401中且分别对应地位于该多个第二掺杂区域111的上方。该多个中间支撑结构305位于该中间绝缘层403中并位于该多个底部支撑结构307的上方。该多个顶部支撑结构303位于该顶部绝缘层405中，并位于该多个中间支撑结构305的上方。

参照图25和图27至28，相较于由该第一材料所形成的底部绝缘层401或顶部绝缘层405，该氧化工艺对于由该第二材料所形成的中间绝缘层403具有较高的氧化速率；因此，该中间绝缘层403将有较多的部分被氧化。更具体地，该中间绝缘层403沿着方向X且邻近于该多个经蚀刻空间411的区域将被氧化成为沿着该方向X且互相连接的中间支撑结构305；作为对照，于该氧化工艺后，沿着方向W或方向Y的中间支撑结构305彼此间仍间隔开。该多个顶部支撑结构303、该多个中间支撑结构305及该多个底部支撑结构307共同构成该多个支撑结构301。

图29为本公开一实施例中半导体装置的俯视示意图，图30为沿着图29中N-N线的剖面示意图，例示本公开于一实施例中半导体装置的制造方法的部分流程。图31至图35为示意图，以剖面图例示本公开于一实施例中半导体装置的制造方法的部分流程。为了简洁性，于图30中该半导体装置的部分元件并未示出。

参照图4及图29至图35，于步骤S23，在所示的实施例中，形成多个插塞415及多个气隙421于该基底101的上方。参照图29及图30，进一步深挖该多个工艺中沟槽407及该多个经蚀刻空间411以形成多个插塞沟渠413，该多个插塞沟渠413穿透该掩膜层701、该顶部绝缘层405、该多个中间支撑结构305、该底部绝缘层401、该第二绝缘层603及该第一绝缘层601。该多个第二掺杂区域111分别对应地经由该多个插塞沟渠413而暴露。

参照图31，在所示的实施例中，移除该掩膜层701。接着，沉积一间隙壁层417以覆盖该顶部绝缘层405的顶面、该多个插塞沟渠413的侧壁以及该多个插塞沟渠413的底部。该间隙壁层417由氧化硅、氮化硅、氮氧化硅或氧化氮化硅所形成。更具体地，该间隙壁层417由氧化硅所形成。参照图32，在所示的实施例中，执行一蚀刻工艺以移除该间隙壁层417覆盖该顶部绝缘层405的顶面和该多个插塞沟渠413底部的部分，并同时形成多个间隙壁419分别对应地贴附于该多个插塞沟渠413的侧壁上。于该蚀刻程后，该多个牺牲用衬垫409将会暴露。

参照图33，在所示的实施例中，通过一沉积工艺将一导电材料填入该多个插塞沟渠413，该导电材料为经掺杂多晶硅、钛、氮化钛、钽、氮化钽、钨、铜、铝或铝合金。于该沉积工艺后，执行一平坦化工艺，例如化学机械研磨，以将多余的填料移除，并为后续工艺提供平坦的表面，且同时形成该多个插塞415。

参照图34，在所示的实施例中，以一氟化氢蒸气移除该多个牺牲用衬垫409并于同一位置形成多个气隙421。由于由经掺杂的氧化物所形成的多个牺牲用衬垫409与由未经掺杂的氧化物所形成的顶部绝缘层405及多个间隙壁419间的密度不同，氟化氢蒸气对于由经掺杂的氧化物所形成的多个牺牲用衬垫409具有较高的蚀刻速率；因此，由经掺杂的氧化物所形成的多个牺牲用衬垫409将被氟化氢蒸气移除，而由未经掺杂的氧化物所形成的顶部绝缘层405及多个间隙壁419将会被保留。或者，在另一实施例中所示，当该多个牺牲用衬垫409由热分解聚合物或热降解聚合物所形成时，执行一加热工艺以移除该多个牺牲用衬垫409。该加热工艺的温度介于约300摄氏度至约450摄氏度。较佳地，该加热工艺的温度介于约350摄氏度至约420摄氏度。参照图35，在所示的实施例中，形成一密封层605于该顶部绝缘层405上。该密封层605覆盖该多个气隙421、该多个间隙壁419及该多个间隙壁419。

图36至图38为示意图，以剖面图例示本公开于一实施例中半导体装置的制造方法的部分流程。

参照图1至图4以及图36至图38，于步骤S25，在所示的实施例中，形成多个电容结构501于该基底101的上方。参照图36，在所示的实施例中，形成一第三绝缘层607于该密封层605上。执行一光刻工艺以定义将形成该多个电容结构501的位置。于该光刻工艺后，执行一蚀刻工艺以形成多个电容沟渠503穿透该第三绝缘层607及该密封层605，该蚀刻工艺为非等向性干式蚀刻。该多个插塞415分别对应地经由该多个电容沟渠503而暴露。

参照图37，在所示的实施例中，沉积一绝缘层以覆盖该第三绝缘层607的顶面、该多个电容沟渠503的侧壁以及该多个电容沟渠503的底部。执行一平坦化工艺以移除该绝缘层覆盖该第三绝缘层607的顶面的部分，并同时形成多个电容底部电极505，该平坦化工艺例如化学机械研磨。参照图38，在所示的实施例中，形成一电容绝缘层507于该多个电容底部电极505上且位于该多个电容底部电极505中，该电容绝缘层507亦覆盖该第三绝缘层607的顶面。参照回图1至图3，在所示的实施例中，形成一电容顶部电极509于该电容绝缘层507上并填满该多个电容沟渠503。

本公开的一方面提供一种半导体装置，其包括一基底、多个插塞设置于该基底的上方、多个气隙相邻设置于该多个插塞及多个电容结构设置于该基底的上方。

一种半导体装置的制造方法包括提供一基底、形成多个插塞于该基底的上方、形成多个气隙相邻于该多个插塞以及形成多个电容结构于该基底的上方。

由于本公开的半导体装置的设计，该半导体装置的寄生电容将会降低，因此，该半导体装置的效能将得以提升。

虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所限定的本公开的精神与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。

再者，本发明的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该本领域技术人员可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法或步骤。据此，此等工艺、机械、制造、物质组成物、手段、方法或步骤包括于本发明的权利要求所保护的范围内。