阅读说明：本技术 Dram氧化物电极、dram及其应用 (DRAM oxide electrode, DRAM and application thereof ) 是由 徐光伟 熊文豪 龙世兵 赵晓龙 白卫平 于 2020-06-15 设计创作，主要内容包括：一种DRAM氧化物电极、DRAM及其应用,该氧化物电极采用的材料包括RuO<Sub>x</Sub>、IrO<Sub>x</Sub>、PdO<Sub>x</Sub>、PtO<Sub>x</Sub>、AgO<Sub>x</Sub>、AuO<Sub>x</Sub>、Ga<Sub>2</Sub>O<Sub>3</Sub>中的任一种或多种组合。本发明针提出新的电极材料,包括高功函数的金属氧化物电极RuO<Sub>x</Sub>、IrO<Sub>x</Sub>、PdO<Sub>x</Sub>、PtO<Sub>x</Sub>、AgO<Sub>x</Sub>和AuO<Sub>x</Sub>,以及金属氧化物半导体Ga<Sub>2</Sub>O<Sub>3</Sub>；本发明氧化物电极与氧化物介电材料结合界面更好,可以减少缺陷和抑制低介电层的形成,进一步降低漏电和提高电容密度。(DRAM oxide electrode, DRAM and application thereof, wherein the oxide electrode adopts materials including RuO x 、IrO x 、PdO x 、PtO x 、AgO x 、AuO x 、Ga 2 O 3 Any one or more combinations thereof. The present invention is directed to novel electrode materials, including high work function metal oxide electrodes RuO x 、IrO x 、PdO x 、PtO x 、AgO x And AuO x And metal oxide semiconductor Ga 2 O 3 (ii) a The oxide electrode and the oxide dielectric material have better bonding interface, can reduce defects and inhibit the formation of a low dielectric layer, further reduces electric leakage and improves capacitance density.)

DRAM氧化物电极、DRAM及其应用

技术领域

本发明属于存储器领域，具体涉及一种DRAM氧化物电极、DRAM及其应用。

背景技术

随着大数据、云计算、物联网、AI等的发展，存储器在整个产业链中扮演的角色愈发重要。从现有计算机系统结构来看，存储器分为缓存、内存和外存。DRAM(动态随机存取存储器)体积小、集成度高、功耗低，同时速度比所有ROM(只读存储器)快，再加上其价格相较于SRAM(静态随机存取存储器)便宜得多，因此一直是内存的不二之选。数十年来DRAM一直采用1T1C(一个晶体管一个电容)结构，其中晶体管常用场效应晶体管，电容有SIS(半导体/绝缘体/半导体)、MIS(金属/绝缘体/半导体)和MIM(金属/绝缘体/金属)结构。随着集成度与性能的不断提升，1T1C中的电容材料发生了多次演变，由最初SiO₂介电层和多晶硅电极构成的SIS电容发展到如今ZAZ(ZrO₂和Al₂O₃叠层)介电材料和TiN电极构成的MIM电容。想要得到更高性能的DRAM，新材料的引入必不可少。

目前，保持足够大的电容和足够低的漏电流是DRAM正常工作的必要条件。随着集成度提高，电容的特征尺寸和极板面积持续下降，所以必须使用更薄或/和更高介电常数的介电材料以提高电容密度。现有的电极材料由于其自身特性限制，功函数还不够高，与介电材料尤其超高介电材料的势垒高度不够大，接触界面亦未达到最优，这会引起漏电流上升，电容密度下降，影响DRAM的性能及正常工作。

对于DRAM电容材料选择有以下几点要求。对于介电材料而言，随着DRAM尺寸逐渐减小，在保证足够大的电容值的要求下，需要介电材料更薄，介电常数更大；对于电极材料而言，为了保证电容足够低的漏电流，需要高功函数电极材料，提高其与介电层之间的势垒。同时为了保证DRAM对存储单元的访问速度，电极材料需要较低的电阻率。经过数十年的发展，如今常用的介电材料是ZAZ(ZrO₂和Al₂O₃叠层)，电极材料是TiN，其中TiN电极材料的功函数约4.5-4.7eV。随着DRAM演进到新的技术节点，电容尺寸进一步微缩，对电容密度的需求进一步增大，必须采用更薄和/或更高介电常数(通常更低禁带宽度)的介电层，TiN电极将很难满足低漏电的要求，因此需要更高功函数的电极来替代。

针对DRAM更小尺寸下电容的漏电情况，对于电容电极材料的选择有以下几点需求：为保证漏电在可接受范围内，新的电极材料需要更高的功函数，与介电材料形成更高的势垒，以及更好的接触界面。为保证DRAM的工作频率，新电极材料的阻值不能太大。

发明内容

有鉴于此，本发明的主要目的之一在于提出一种DRAM氧化物电极、DRAM及其应用，以期至少部分地解决上述技术问题中的至少之一。

为了实现上述目的，作为本发明的一个方面，提供了一种DRAM氧化物电极，该氧化物电极采用的材料包括RuO_x、IrO_x、PdO_x、PtO_x、AgO_x、AuO_x、Ga₂O₃中的任一种或多种组合。

作为本发明的另一个方面，还提供了一种DRAM，内含有如上所述的DRAM氧化物电极。

作为本发明的又一个方面，还提供了如上所述的DRAM氧化物电极或者如上所述的DRAM在存储器领域的应用。

基于上述技术方案可知，本发明的DRAM氧化物电极、DRAM及其应用相对于现有技术至少具有以下优势之一：

本发明针提出新的电极材料，包括高功函数的金属氧化物电极RuO_x、IrO_x、PdO_x、PtO_x、AgO_x和AuO_x，以及金属氧化物半导体Ga₂O₃；本发明氧化物电极与氧化物介电材料结合界面更好，可以减少缺陷和抑制低介电层的形成，进一步降低漏电和提高电容密度。

附图说明

图1为本发明实施例中二氧化锆非工作状态下的电容能带图；

图2(a)为本发明实施例中二氧化锆电容工作状态时能带图；

图2(b)为本发明实施例中二氧化锆电容工作状态时直接隧穿原理图；

图2(c)为本发明实施例中二氧化锆电容工作状态时F-N隧穿原理图；

图3为本发明实施例中二氧化锆电容实际工作时由P-F emission或TAT导致的漏电原理图；

图4(a)为本发明实施例中物理厚度减薄后的二氧化锆工作状态下能带图；

图4(b)为本发明实施例中更高介电常数但禁带更小、势垒高度更低的新材料工作状态下能带图；

图5(a)为本发明实施例中二氧化锆厚度减薄后电子直接隧穿能带图；

图5(b)为本发明实施例中二氧化锆厚度减薄后电子F-N隧穿能带图；

图5(c)为本发明实施例中更高介电常数但禁带更小、势垒高度更低的新材料实际工作中由P-F emission或TAT导致的漏电原理图；

图6(a)为本发明实施例中使用新电极材料的薄二氧化锆实际工作时能带图；

图6(b)为本发明实施例中使用新电极材料的更高介电常数但禁带更小、势垒高度更低的新材料实际工作时能带图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

本发明公开了一种DRAM氧化物电极，该氧化物电极采用的材料包括RuO_x、IrO_x、PdO_x、PtO_x、AgO_x、AuO_x、Ga₂O₃中的任一种或多种组合。

本发明还公开了一种DRAM，内含有如上所述的DRAM氧化物电极。

本发明还公开了如上所述的DRAM氧化物电极或者如上所述的DRAM在存储器领域的应用。

以下通过具体实施例结合附图对本发明的技术方案做进一步阐述说明。需要注意的是，下述的具体实施例仅是作为举例说明，本发明的保护范围并不限于此。

本发明的DRAM电极材料，包括高功函数的金属氧化物电极RuO_x(氧化铷)、IrO_x(氧化铱)、PdO_x(氧化钯)、PtO_x(氧化铂)、AgO_x(氧化银)和AuO_x(氧化金)，以及金属氧化物半导体Ga₂O₃。

实施例1

本实施例中的DRAM采用RuO_x(氧化铷)作为电极材料，发现该氧化物电极与氧化物介电材料结合界面更好，可以减少缺陷和抑制低介电层的形成，进一步降低漏电和提高电容密度。

如图1所示，为二氧化锆非工作状态下的电容能带图，其中φ_m是电极材料功函数，Vaccum指真空能级，χ指介电材料电子亲合能(此处以二氧化锆ZrO₂为例)，BH(BH＝φ_m-χ)指电极与介电材料之间的势垒高度，E_t指缺陷能级，E_f指费米能级。电容漏电一般与介电材料厚度，势垒高度，缺陷能级和缺陷密度有关，本流程图主要基于势垒高度来进行说明；由图1可知电容材料物理厚度小，与电极材料接触形成的势垒低，有大量缺陷时，在工作中会发生严重漏电，导致DRAM无法正常工作。

如图2(a)-图2(c)所示，为二氧化锆工作状态下的电容能带图，经典理论上电子需要从外界吸取足够越过BH高度的能量，肖特基发射(Schottky emission)正负电极之间才会有电流通过；实际上由于量子效应，电子可以隧穿绝缘层，通过小电压时直接隧穿(direct tunneling)大电压时Fowler-Nordheim隧穿(Fowler-Nordheim，F-N tunneling)等机制产生电流。由图2(a)-图2(c)可知电流的大小依赖于势垒高度和绝缘层的物理厚度。

如图3所示，为二氧化锆在实际工作状态中，由图3可知当电子获取到足够越过H高度的能量后，就有可能以借助缺陷能级通过P-F emission(发射效应)或TAT(陷阱辅助隧穿)机制而实现导电，产生较大漏电流，这对于电容而言是不利的。

如图4(a)所示，为物理厚度减薄后的二氧化锆工作状态下能带图，可知随着所需电容密度的提升，介电材料的物理厚度可能会减小(BH₁＝BH)。

如图4(b)所示，为更高介电常数但禁带更小、势垒高度更低的新材料工作状态下能带图，可知随着所需电容密度的提升，介电材料可能会采用更高介电常数但禁带宽度更窄、势垒高度更低的材料(BH₂＜BH)，NW指新材料。

如图5(a)-图5(c)所示，此时电子只需穿越过较窄如图5(a)所示的物理厚度或如图5(b)所示的势垒，或者较低如图5(c)所示(H₂＜H)的势垒层，会极大地增大漏电，使DRAM无法保持数据，正常工作。

如图6(a)所示，线M代表b电极，本申请所述的新电极材料与ZrO₂有更高的势垒，此时虽然介电材料的物理厚度变小了，但是由direct tunneling，F-N tunneling导致的漏电依然可以被有效抑制；

如图6(b)所示，线N代表本申请所述的新电极，使用更高功函数的电极材料，与新型介电材料组成的接触势垒高度依然很高(BH₄＞BH₂)，从而实现降低漏电的作用。

实施例2

本实施例中的DRAM采用IrO_x(氧化铱)作为电极材料，发现该氧化物电极与氧化物介电材料结合界面更好，可以减少缺陷和抑制低介电层的形成，进一步降低漏电和提高电容密度。

实施例3

本实施例中的DRAM采用PdO_x(氧化钯)作为电极材料，发现该氧化物电极与氧化物介电材料结合界面更好，可以减少缺陷和抑制低介电层的形成，进一步降低漏电和提高电容密度。

实施例4

本实施例中的DRAM采用PtO_x(氧化铂)作为电极材料，发现该氧化物电极与氧化物介电材料结合界面更好，可以减少缺陷和抑制低介电层的形成，进一步降低漏电和提高电容密度。

实施例5

本实施例中的DRAM采用AgO_x(氧化银)作为电极材料，发现该氧化物电极与氧化物介电材料结合界面更好，可以减少缺陷和抑制低介电层的形成，进一步降低漏电和提高电容密度。

实施例6

本实施例中的DRAM采用AuO_x(氧化金)作为电极材料，发现该氧化物电极与氧化物介电材料结合界面更好，可以减少缺陷和抑制低介电层的形成，进一步降低漏电和提高电容密度。

实施例7

本实施例中的DRAM采用Ga₂O₃作为电极材料，发现该氧化物电极与氧化物介电材料结合界面更好，可以减少缺陷和抑制低介电层的形成，进一步降低漏电和提高电容密度。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。