阅读说明：本技术 Dfn5×6双基岛芯片封装结构 (DFN5 x 6 double-base island chip packaging structure ) 是由 胡斌 吴建国 吴兵 胡宇辰 于 2020-07-01 设计创作，主要内容包括：本发明公开了DFN5×6双基岛芯片封装结构,包括封装框架,封装框架的上表面固定设置有基岛A,封装框架的下表面固定设置有基岛B,封装框架一侧的左边固定设置有P1端口,P1端口的一侧固定开设有P2端口,P2端口的一侧固定开设有P3端口,P3端口的一侧固定开设有P4端口,P4端口的一侧固定设置有P5端口,封装框架另一侧的右边固定开设有P6端口,P6端口的一侧固定设置有P7端口,P7端口的一侧固定开设有P8端口,P8端口的一侧固定连接有P9端口,该DFN5×6双基岛芯片封装结构,实现高压输出,可以获取更低的导通电阻,保证了爬电距离的安全距离,具有良好的电气性能、良好的散热效果,以及采用双基岛结构无需叠封,可省去DAF膜,增加可靠性,降低成本。(The invention discloses a DFN5 multiplied by 6 double-base-island chip packaging structure, which comprises a packaging frame, wherein a base island A is fixedly arranged on the upper surface of the packaging frame, a base island B is fixedly arranged on the lower surface of the packaging frame, a P1 port is fixedly arranged on the left side of one side of the packaging frame, a P2 port is fixedly arranged on one side of a P1 port, a P3 port is fixedly arranged on one side of a P2 port, a P4 port is fixedly arranged on one side of a P3 port, a P5 port is fixedly arranged on one side of a P4 port, a P6 port is fixedly arranged on the right side of the other side of the packaging frame, a P7 port is fixedly arranged on one side of a P6 port, a P8 port is fixedly arranged on one side of a P7 port, a P9 port is fixedly connected to one side of a P8 port, and the DFN5 multiplied by 6 double-base-island chip packaging structure realizes high-voltage output, The heat dissipation effect is good, the double-base-island structure is adopted, overlapping sealing is not needed, a DAF film can be omitted, the reliability is improved, and the cost is reduced.)

DFN5×6双基岛芯片封装结构

技术领域

本发明涉及电子信息自动化元器件制造技术领域，具体为DFN5 ×6双基岛芯片封装结构。

背景技术

DFN封装是一种表面贴装封装技术，封装底部中央位置一个大面积裸露的焊盘，具有优异的导热作用，在大焊盘的封装***有实现电气连接的导电焊盘，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以，它能提供卓越的电性能，此外，它还通过外露的引线框架焊盘提供了出色的散热性能，该焊盘具有直接散热的通道，用于释放封装内的热量。

但目前的DFN封装在使用时会存在以下问题，因爬电距离不够，主控芯片与高压功率器件无法合封，无法实现高压输出，端口之间的距离间距也会造成电性之间的干扰，没有良好的电气性能，以及良好的散热效果。而普通的DFN采用叠封技术实现双芯片封装，则要增加成本，降低可靠性。

发明内容

针对现有技术的不足，本发明提供了DFN5×6双基岛芯片封装结构，解决了因爬电距离不够，主控芯片与高压功率器件无法合封，无法实现高压输出，端口之间的距离间距也会造成电性之间的干扰，没有良好的电气性能，以及良好的散热效果。而普通的DFN采用叠封技术实现双芯片封装，要增加成本，降低可靠性等问题。

为实现以上目的，本发明通过以下技术方案予以实现：DFN5×6 双基岛芯片封装结构，包括封装框架，所述封装框架的上表面固定设置有基岛A，所述封装框架的下表面固定设置有基岛B，所述基岛A 的一侧均对称设置有是四个第二引脚，所述基岛B的一侧均对称设置有五个第一引脚。

优选的，所述封装框架一侧的左边固定设置有P1端口，所述P1 端口的一侧固定开设有P2端口，所述P2端口的一侧固定开设有P3 端口，所述P3端口的一侧固定开设有P4端口，所述P4端口的一侧固定设置有P5端口。

优选的，所述封装框架另一侧的右边固定开设有P6端口，所述 P6端口的一侧固定设置有P7端口，所述P7端口的一侧固定开设有 P8端口，所述P8端口的一侧固定连接有P9端口。

优选的，所述基岛A和基岛B的表面均固定设置有镀银区域，所述基岛A的四边与基岛B以及P1到P5五个端口的另一表面均固定设置有半刻蚀区域。

优选的，所述镀银区域的右边固定设置有MOSFET，所述基岛B 的表面固定设置有主控芯片。

优选的，所述基岛A和基岛B之间的间距不小于0.25mm，所述基岛A另一表面的非半刻蚀区与P1端口、P2端口、P3端口、P4端口和P5端口的非半刻蚀区之间的最小距离不小于1.8mm，所述P1端口和P5端口均呈现为L状，所述P2端口和P4端口位于基岛B的底部，基岛B与P3端口为一整体。

有益效果

本发明提供了DFN5×6双基岛芯片封装结构。与现有技术相比具备以下有益效果：

1、该DFN5×6双基岛芯片封装结构，基岛A和基岛B之间的间距不小于0.25mm，基岛A另一表面的非半刻蚀区与P1端口、P2端口、 P3端口、P4端口和P5端口的非半刻蚀区之间的最小距离不小于 1.8mm，通过基岛A、基岛B之间的间距和基岛A外露部分与引脚之间的间距，保证了爬电距离的安全距离，实现高压的输出。

2、该DFN5×6双基岛芯片封装结构，P1端口和P5端口均呈现为L状，通过P1端口和P5端口的L型设计可以方便基岛A上MOSFET 到P1端口或P5端口脚上多根引线的引出，以获取更低的导通电阻，采用双基岛结构无需叠封，可省去DAF膜，增加可靠性，降低成本

3、该DFN5×6双基岛芯片封装结构，封装框架的下表面固定设置有基岛B，P2端口的一侧固定开设有P3端口，通过基岛B与中间引线P3端口连成一体，这样的好处是基岛B上的主控芯片到各第一引脚以及到基岛B上的功率器件打线都比较短，便于获取良好的电气性能。

4、该DFN5×6双基岛芯片封装结构，P2端口和P4端口位于基岛B的底部，通过引脚P2端口和P4端口处于基岛B的下面，可以让基岛B的宽度更宽，以兼容更大的主控芯片。

5、该DFN5×6双基岛芯片封装结构，封装框架一侧的左边固定设置有P1端口，P1端口的一侧固定开设有P2端口，P2端口的一侧固定开设有P3端口，P3端口的一侧固定开设有P4端口，P4端口的一侧固定设置有P5端口，封装框架另一侧的右边固定开设有P6端口， P6端口的一侧固定设置有P7端口，P7端口的一侧固定开设有P8端口，P8端口的一侧固定连接有P9端口，通过同一侧的5个低压控制管脚P1端口、P2端口、P3端口、P4端口、P5端口，可以提供更多功能，另一侧高压管脚P6端口、P7端口、P8端口、P9端口与基岛A 连在一起，提供良好的散热效果，低压管脚与高压管脚分置封装体的两侧，保证与所有低压管脚都具有良好的爬电距离。

6、该DFN5×6双基岛芯片封装结构，封装框架的上表面固定设置有基岛A，封装框架的下表面固定设置有基岛B，通过采用双基岛的好处在于DFN封装比较薄，主控芯片和MOSFET分别装在不同基岛上，可靠性高，另外这样封装无需DAF膜，成本更低。

附图说明

图1为本发明结构示意图；

图2为本发明结构镀银区域示意图；

图3为本发明结构半刻蚀区域示意图；

图4为本发明结构MOSFET和主控芯片示意图。

图中：1、封装框架；11、P1端口；12、P2端口；13、P3端口； 14、P4端口；15、P5端口；16、P6端口；17、P7端口；18、P8端口；19、P9端口；2、基岛A；3、基岛B；4、镀银区域；5、半刻蚀区域；6、MOSFET；7、主控芯片；8、第一引脚；9、第二引脚。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1-4，本发明提供一种技术方案：DFN5×6双基岛芯片封装结构，包括封装框架1，封装框架1的上表面固定设置有基岛A2，封装框架1的下表面固定设置有基岛B3，基岛A2的一侧均对称设置有是四个第二引脚9，基岛B3的一侧均对称设置有五个第一引脚8，封装框架1一侧的左边固定设置有P1端口11，P1端口11的一侧固定开设有P2端口12，P2端口12的一侧固定开设有P3端口13，P3 端口13的一侧固定开设有P4端口14，P4端口14的一侧固定设置有 P5端口15，封装框架1另一侧的右边固定开设有P6端口16，P6端口16的一侧固定设置有P7端口17，P7端口17的一侧固定开设有 P8端口18，P8端口18的一侧固定连接有P9端口19，基岛A2和基岛B3的表面均固定设置有镀银区域4，基岛A2的四边与基岛B3的另一表面均固定设置有半刻蚀区域5，镀银区域4的右边固定设置有 MOSFET 6，基岛B3的表面放置主控芯片7，基岛A2和基岛B3之间的间距不小于0.25mm，基岛A2另一表面的非半刻蚀区与P1端口11、 P2端口12、P3端口13、P4端口14和P5端口15的非半刻蚀区之间的最小距离不小于1.8mm，P1端口11和P5端口15均呈现为L状，所述P2端口12和P4端口14位于基岛B3的底部。

首先通过P1端口11和P5端口15呈现的L设计，可以方便基岛A2表面的MOSFET 6到P1端口11和P5端口15脚上多根引线的引出，其目的是获取更低的导通电阻，再通过基岛B3的与中间P3端口13 相互的连接，使基岛B3上主控芯片7到第一引脚8之间的距离，以及基岛B3表面上带有的功率器中间的连接线都比较断，其目的是为了获取良好的电性性能，P2端口12和P4端口14处于基岛B3的下面，可以让基岛B3的宽度更宽，以兼容更大的主控芯片7，使在通过封装框架1一侧开设的P1端口11、P2端口12、P3端口13、P4端口14、和P5端口15可以提供更多的功能，另一侧的P6端口16、P7 端口17、P8端口18和P9端口19与基岛A2的电性连接，第二引脚9与基岛A2的连接，其目的是此连接可以获得良好的散热效果，以及P1端口11、P2端口12、P3端口13、P4端口14、和P5端口15 和P6端口16、P7端口17、P8端口18和P9端口19分置在封装框架 1的两侧，保证所有P1端口11、P2端口12、P3端口13、P4端口14、和P5端口15都能具有良好的爬电距离，在通过基岛A2和基岛B3分开的安装，其目的在于此安装DFN封装的封装框架1会比较薄，使成本更为较低。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下。由语句“包括一个......限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素”。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。