阅读说明：本技术 半导体装置及其制造方法 (Semiconductor device and method for manufacturing the same ) 是由 谭宝豪 于 2018-12-26 设计创作，主要内容包括：实施方式提供一种具备不良情况更少的新颖构成的半导体装置及其制造方法。实施方式的半导体装置包含：衬底,具有第一面；第一半导体元件,设置在第一面上；多个半导体元件,以局部覆盖第一半导体元件的方式设置在第一面；接着层,设置在多个半导体元件与第一面之间、及多个半导体元件与第一半导体元件之间,且具有从第一面的正交方向观察时的周缘部朝向多个半导体元件的外侧方向鼓出的膨胀部；及覆盖膜,被覆第一半导体元件及多个半导体元件。(Embodiments provide a semiconductor device having a novel structure with fewer defects, and a method for manufacturing the same. The semiconductor device of the embodiment includes: a substrate having a first side; a first semiconductor element provided on the first surface; a plurality of semiconductor elements provided on the first surface so as to partially cover the first semiconductor element; an adhesive layer provided between the plurality of semiconductor elements and the first surface and between the plurality of semiconductor elements and the first semiconductor element, and having an expanded portion that is expanded outward of the plurality of semiconductor elements from a peripheral edge portion when viewed in a direction orthogonal to the first surface; and a cover film covering the first semiconductor element and the plurality of semiconductor elements.)

半导体装置及其制造方法

[相关申请案]

本申请案享有以日本专利申请2018-170553号(申请日：2019年9月12日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。

技术领域

本实施方式涉及一种半导体装置及其制造方法。

背景技术

以往，已知作为半导体装置的半导体存储器，其一体地包含多个存储器元件、以及控制数据从该存储器元件的读出及数据向存储器元件的写入的控制器。

发明内容

实施方式提供一种具备不良情况更少的新颖构成的半导体装置及其制造方法。

实施方式的半导体装置包含：衬底，具有第一面；第一半导体元件，设置在第一面上；多个半导体元件，以局部覆盖第一半导体元件的方式设置在第一面；接着层，设置在多个半导体元件与第一面之间、及多个半导体元件与第一半导体元件之间，且具有从第一面的正交方向观察时的周缘部朝向多个半导体元件的外侧方向鼓出的膨胀部；及覆盖膜，被覆第一半导体元件及多个半导体元件。

附图说明

图1是第1实施方式的半导体存储器的例示且示意性的剖视图。

图2是第1实施方式的半导体存储器的例示且示意性的俯视图。

图3A～3D是表示实施方式的半导体存储器的制造方法的例示且示意性的剖视图。

图4是第1实施方式的变化例的半导体存储器的例示且示意性的俯视图。

图5是第2实施方式的半导体存储器的例示且示意性的剖视图。

图6是第3实施方式的半导体存储器的例示且示意性的剖视图。

具体实施方式

以下，公开半导体存储器的例示性实施方式。以下所示的实施方式的构成及方法(技术特征)、以及通过该构成及方法带来的作用及结果(效果)为一例。另外，以下例示的多个实施方式中包含同样的构成。因此，各实施方式可基于同样的构成获得同样的作用及效果。此外，以下对该同样的构成要素标注共通的符号，并省略重复说明。

另外，在各图中，出于方便而记载表示方向的箭头。方向X、方向Y、及方向Z相互正交。方向X及方向Y为沿衬底10的背面10a及正面10b的方向，方向Z为衬底10的厚度方向。另外，以下，出于方便而将衬底10的正面10b所朝向的方向即图1的上方简称为上方，将衬底10的背面10a所朝向的方向即图1的下方简称为下方。另外，方向X为各图中的右方向。

[第1实施方式]

图1是半导体存储器1A的沿方向Z的剖视图，图2是半导体存储器1A的沿方向Z的相反方向观察的俯视图。

如图1所示，半导体存储器1A包含衬底10、控制器20、存储器元件30、及覆盖层40。

衬底10为电路板，例如为印刷电路板。衬底10具有扁平板状的形状，且具有相互平行的背面10a及正面10b。背面10a及正面10b均与方向Z交叉，并且与方向Z大致正交。

控制器20控制数据从存储器元件30的读出及数据向存储器元件30的写入。控制器20也可以执行该读出及写入以外的控制。另外，控制器20具有扁平的长方体状的形状，且具有相互平行的背面20a及正面20b。背面20a及正面20b均与方向Z交叉，并且与方向Z大致正交。

控制器20安装在衬底10的正面10b上。控制器20例如可经由芯片粘结膜51(DAF51)而接着在正面10b上。DAF51介置在正面10b与背面20a之间，将该正面10b与背面20a接着。DAF51也可称为接着层。DAF51设置于在控制器20的制造步骤中一体地包含多个控制器20的区域的晶圆(未图示)的背面。通过以切割将晶圆切断而分为多个控制器20，从而使DAF51设置在各控制器20的背面20a。另外，控制器20经由键合线21而与衬底10的例如配线图案等导体部(未图示)电连接。

存储器元件30为非易失性的存储器，例如为NAND(Not AND，与非)型闪存。存储器元件30具有扁平的长方体状的形状，且具有相互平行的背面30a及正面30b。背面30a及正面30b均与方向Z交叉，并且在本实施方式中与方向Z大致正交。

两个存储器元件30安装在衬底10的正面10b上。两个存储器元件30隔开间隙而排列在方向X上。两个存储器元件30分别经由不同的DAF52而接着在正面10b上。DAF52介置在正面10b与背面30a之间，将该正面10b与背面30a接着。另外，DAF52也介置在控制器20的正面20b与背面30a之间，将该正面20b与背面30a接着。DAF52设置于在存储器元件30的制造步骤中一体地包含多个存储器元件30的区域的晶圆(未图示)的背面。通过以切割将晶圆切断而分为多个存储器元件30，从而使DAF52设置在各存储器元件30的背面30a。另外，存储器元件30分别经由键合线31而与衬底10的例如配线图案等导体部(未图示)电连接。

存储器元件30及DAF52局部覆盖控制器20。换言之，存储器元件30及DAF52在方向Z上与控制器20局部重叠。也就是说，存储器元件30及DAF52覆盖控制器20的正面20b及衬底10的正面10b。如图1、2所示，沿方向X排列的两列存储器元件30的中间位置、即两个存储器元件30之间的间隙重叠在控制器20的中央部上。

DAF52包含第一部位52a及第二部位52b。第一部位52a是覆盖控制器20的部位、也就是位于控制器20上的部位。另外，第二部位52b是偏离控制器20而覆盖正面10b的部位、也就是位于正面10b上的部位。如图1、2所示，在沿方向Z观察的俯视时，第二部位52b大于第一部位52a。因此，存储器元件30虽然局部载置在控制器20上，但不易在控制器20上倾斜。

另外，如图1所示，DAF52的周缘部52c分别朝向周围沿衬底10的正面10b向外侧鼓出。由此，在两个DAF52的边界部分，作为这些周缘部52c的一部分的边52c1及边52c1相互无间隙地相接，覆盖控制器20。

覆盖层40设置在衬底10的正面10b上，覆盖该衬底10。覆盖层40及衬底10包围控制器20及两个存储器元件30。覆盖层40是利用绝缘性的合成树脂材料制造。该合成树脂材料例如为混合了二氧化硅等无机物的环氧树脂。覆盖层40也可以称为密封树脂。

图3A～图3D表示半导体存储器1A的制造步骤。首先，如图3A所示，在衬底10的正面10b上安装控制器20。将控制器20经由DAF51而接着在正面10b上。另外，实施引线键合，使控制器20经由键合线21而与衬底10的导体部(未图示)电连接。

其次，如图3B所示，以覆盖衬底10的正面10b及控制器20的正面20b的方式，分别经由不同的DAF52而接着两个存储器元件30。DAF52载置在正面10b及正面20b上。两个DAF52隔开间隙g而配置在方向X上。

其次，如图3C所示，将两个存储器元件30的正面30b朝向衬底10的正面10b、即方向Z的相反方向按压。通过该步骤，将两个DAF52分别以方向Z上的高度变低的方式压缩，并将两个DAF52的周缘部52c分别朝向周围沿衬底10的正面10b向外侧挤出而使它们鼓出。由此，在图3B中，在方向X上相互隔开间隙g而对面的两个DAF52的边52c1、52c1相互靠近，如图3C所示般相接。由此，填满间隙g，控制器20整体被DAF52覆盖。在图3C的状态下，使DAF51、52固化。

其次，如图3D所示，在衬底10的正面10b上载置覆盖层40，覆盖层40覆盖衬底10的正面10b及露出在该正面10b上的两个存储器元件30。由此，利用衬底10及覆盖层40而包围控制器20及两个存储器元件30。

如以上说明，在本实施方式中，多个存储器元件30是以分别局部覆盖控制器20的方式，经由DAF52(接着层)而接着在衬底10的正面10b(第一面)上及控制器20的正面20b上。假设当在控制器20上以覆盖其整体的方式经由DAF52而载置存储器元件30时，存储器元件30的背面30a相对于控制器20的正面10b不具有足够的宽度，因此会产生存储器元件30的倾斜，担心由此导致在正面10b与DAF52之间产生间隙(空隙)等接着不良，成为良率降低的原因。针对该方面，根据本实施方式，多个存储器元件30分别局部覆盖控制器20，与此相应地，在各存储器元件30，DAF52能存在于正面10b的更大的区域上。换言之，DAF52中偏离控制器20而位于正面10b上的第二部位52b大于DAF52中位于控制器20上的第一部位52a。因此，存储器元件30及DAF52虽然载置于控制器20上，但不易倾斜。也就是说，根据本实施方式，例如，获得了能够利用DAF52而将正面10b与存储器元件30精度更加良好地或更加确实地接着的效果。

另外，根据本实施方式，多个存储器元件30分别经由不同的DAF52而接着在正面10b上。假设要利用一个相对较大的接着层来接着多个存储器元件30，那么会有制造耗费工时且成本增大的顾虑。针对该方面，根据本实施方式，多个存储器元件30是分别经由不同的DAF52而接着在正面10b上，因此例如与使用一个相对较大的接着层的情形相比，能够减少制造的工时且抑制成本。另外，DAF52在通过切割将晶圆切断而分为多个存储器元件30前，能够在多个存储器元件30一次性地设置DAF52。也就是说，通过利用切割将安装着DAF52的晶圆切断，而能够获得多个带DAF52的存储器元件30。因此，根据本实施方式，例如能够进一步减少制造的工时且进一步抑制成本。

另外，在本实施方式中，两个DAF52在控制器20上相互连接。根据这种构成，例如能够利用相同材质的多个DAF52以无间隙或间隙较小的状态覆盖在控制器20上，从而能够进一步减少伴随温度变化产生的半导体存储器1A的应变。

另外，在本实施方式中，DAF52的周缘部52c朝向外侧鼓出，各周缘部52c的边52c1在控制器20上相互连接。根据这种构成，例如通过将存储器元件30朝向衬底10的正面10b按压使其向外侧鼓出，而能够相对容易地获得不同的DAF52的周缘部52c在控制器20上相互连接的构造、也就是不同的DAF52相互连接的构造。

[第1实施方式的变化例]

图4是本变化例的半导体存储器1A1的沿方向Z的相反方向观察的俯视图。如图4所示，本变化例包含四个存储器元件30。

在本变化例中，在衬底10的正面10b上配置着四个存储器元件30。存储器元件30分别与所述第1变化例同样地安装在正面10b上。

四个存储器元件30是以呈对角状且像磁砖般相互隔开间隙而排列在方向X及方向Y上，且各存储器元件30的一个角部30c位于控制器20上的方式配置。也就是说，各存储器元件30的角部30c与控制器20在方向Z上重叠。在图4的俯视时，四个存储器元件30的重心(矩心)与控制器20的中心大致重叠。

而且，在本变化例中，半导体存储器1A1也是通过与图3A～图3D同样的制程制造。因此，四个DAF52的周缘部52c沿衬底10的正面10b向外侧鼓出，邻接的周缘部52c相互连接。在控制器20上，在方向X或方向Y上邻接的两个DAF52的周缘部52c的边52c1相互连接，并且四个DAF52的周缘部52c的角52c2相互连接。

这样一来，在本变化例中，四个DAF52在控制器20上相互连接。因此，根据本变化例，例如也能够利用相同材质的多个DAF52而以无间隙或间隙较小的状态覆盖在控制器20上，因而不易产生伴随温度变化产生的半导体存储器1A1的应变。

[第2实施方式]

图5是本实施方式的半导体存储器1B的沿方向Z的剖视图。半导体存储器1B具有与第1实施方式的半导体存储器1A大致相同的构成，且可以通过同样的制造步骤制造。但在本实施方式中，不实施图3C的步骤。因此，DAF52的周缘部52c不向外侧鼓出，多个DAF52的周缘部52c隔开间隙g而相互分开。根据这种构成，例如由于未实施图3C的步骤，所以步骤减少，能够使制造的所需时间更短，从而容易提升半导体存储器1B的制造的产能。

[第3实施方式]

图6是本实施方式的半导体存储器1C的沿方向Z的剖视图。在本实施方式中，在衬底10与存储器元件30之间介置着虚设衬底60。虚设衬底60具有扁平的长方体状的形状，且具有相互平行的背面60a及正面60b。背面60a及正面60b均与方向Z交叉，并且在本实施方式中与方向Z大致正交。虚设衬底60不具有导体部，通过从未处理的(带DAF53的)晶圆切断而制造。虚设衬底60也可称为介置部件、支持部件、或平衡件。此外，虚设衬底60及接着层的制造方法并不限定于此。

虚设衬底60例如可经由DAF53而接着在正面10b上。DAF53介置在正面10b与背面60a之间，将该正面10b与背面60a接着。另外，DAF53也介置在控制器20的正面20b与背面60a之间，将该正面20b与背面60a接着。DAF53也可称为接着层。DAF53设置在一体地包含多个虚设衬底60的区域的未处理的硅晶圆(未图示)的背面。通过以切割将晶圆切断而分为多个虚设衬底60，从而使DAF53设置在各虚设衬底60的背面60a。DAF53为第一接着层的一例。

虚设衬底60及DAF53覆盖控制器20。换言之，虚设衬底60及DAF53在方向Z上与控制器20重叠。也就是说，虚设衬底60及DAF53覆盖控制器20的正面20b及衬底10的正面10b。如图6所示，虚设衬底60的中央部重叠在控制器20的中央部上。另外，虚设衬底60及DAF53以横跨控制器20的方式覆盖控制器20。

DAF53包含第一部位53a及第二部位53b。第一部位53a是在方向X即沿正面10b的方向上横跨并覆盖控制器20的部位，换言之，是位于控制器20上的部位。另外，第二部位53b是偏离控制器20而覆盖正面10b的部位，换言之，是位于正面10b上的部位。在沿方向Z观察的俯视时，第二部位53b大于第一部位53a，并且虚设衬底60及DAF53横跨控制器20。因此，虚设衬底60虽然载置于控制器20上，但不易倾斜。

两个存储器元件30安装在虚设衬底60的正面60b上。在本实施方式中，两个存储器元件30也隔开间隙而排列在方向X上。两个存储器元件30分别经由不同的DAF52而接着在正面60b上。DAF52介置在正面60b与背面30a之间，将该正面60b与背面30a接着。另外，存储器元件30分别经由键合线31而与衬底10的例如配线图案等导体部(未图示)电连接。另外，根据图6明显可知，虚设衬底60具有能够安装在沿正面60b的方向上隔开间隙而排列的多个存储器元件30的大小。DAF52为第二接着层的一例。正面60b为第二面的一例。

在以上本实施方式中，半导体存储器1C包含虚设衬底60(介置部件)。虚设衬底60经由DAF53(第一接着层)而接着在衬底10的正面10b(第一面)上及控制器20的正面20b上，两个存储器元件30经由DAF52(第二接着层)而接着在虚设衬底60的正面60b(第二面)上。在这种构成中，DAF53能够存在于比正面10b更大的区域上。换言之，DAF53中偏离控制器20而位于正面10b上的第二部位53b大于DAF53中位于控制器20上的第一部位53a。因此，虚设衬底60及DAF53虽然载置于控制器20上，但不易倾斜。也就是说，根据本实施方式，获得了例如能够将正面10b与DAF52之间精度更加良好地或更加确实地接着的效果。也就是说，根据本实施方式，获得了例如能够将正面10b与存储器元件30精度更加良好地或更加确实地接着的效果。

以上，例示了本发明的实施方式，但所述实施方式为一例，并非意图限定发明的范围。所述实施方式能够以其他方式实施，且能在不脱离发明的主旨的范围内进行各种省略、置换、组合、变更。这些实施方式包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明及与其均等的范围内。另外，也能够替换部分各实施方式的构成及形状而实施。另外，能够适当变更各构成及形状等规格(构造、种类、方向、形式、大小、长度、宽度、厚度、高度、数量、配置、位置、材质等)而实施。例如存储器元件的数量及配置并不限定于所述实施方式，能够进行各种设定。另外，多个存储器元件也可以积层在厚度方向上。

[符号说明]

1A、1A1、1B、1C 半导体存储器

10 衬底

10a 背面

20 控制器

30 存储器元件

40 覆盖层

52 DAF(接着层、第二接着层)

52c 周缘部

53 DAF(接着层、第一接着层)

60 虚设衬底(介置部件)