半导体器件
阅读说明：本技术 半导体器件 (Semiconductor device with a plurality of transistors ) 是由 李源俊 申多慧 李一炯 于 2019-06-14 设计创作，主要内容包括：提供了一种半导体器件,其包括位于衬底上的导电结构、位于所述导电结构上的蚀刻停止层、位于所述蚀刻停止层上的绝缘层以及延伸穿过所述蚀刻停止层和所述绝缘层并接触所述导电结构的接触插塞。所述接触插塞可以包括顺序堆叠并彼此接触的第一导电图案结构和第二导电图案结构。所述第一导电图案结构的上表面的宽度可以大于所述第二导电图案结构的下表面的宽度。所述第一导电图案结构的至少上部可以具有不垂直于所述衬底的上表面而是相对于所述衬底的所述上表面倾斜的侧壁。(A semiconductor device is provided that includes a conductive structure on a substrate, an etch stop layer on the conductive structure, an insulating layer on the etch stop layer, and a contact plug extending through the etch stop layer and the insulating layer and contacting the conductive structure. The contact plug may include a first conductive pattern structure and a second conductive pattern structure that are sequentially stacked and contact each other. The width of the upper surface of the first conductive pattern structure may be greater than the width of the lower surface of the second conductive pattern structure. At least an upper portion of the first conductive pattern structure may have a sidewall that is not perpendicular to an upper surface of the substrate but inclined with respect to the upper surface of the substrate.)
相关申请的交叉引用
通过引用将于2018年9月13日在韩国知识产权局提交的题为“SemiconductorDevices”(半导体器件)的韩国专利申请No.10-2018-0109473全部结合于本申请中。
技术领域
实施例涉及半导体器件。
背景技术
在制造半导体器件时，需要形成与导电结构接触的接触插塞。
发明内容
实施例涉及一种半导体器件，其包括位于衬底上的导电结构、位于所述导电结构上的蚀刻停止层、位于所述蚀刻停止层上的绝缘层以及延伸穿过所述蚀刻停止层和所述绝缘层并接触所述导电结构的接触插塞。所述接触插塞可以包括顺序堆叠并彼此接触的第一导电图案结构和第二导电图案结构。所述第一导电图案结构的上表面的宽度可以大于所述第二导电图案结构的下表面的宽度。所述第一导电图案结构的至少上部可以具有不垂直于所述衬底的上表面但相对于所述衬底的所述上表面倾斜的侧壁。
实施例还涉及一种半导体器件，其包括位于衬底上的导电结构、位于所述导电结构上的蚀刻停止层、位于所述蚀刻停止层上的绝缘层以及在基本垂直于所述衬底的上表面的竖直方向上延伸穿过所述蚀刻停止层和所述绝缘层并接触所述导电结构的接触插塞。所述接触插塞可以包括在所述竖直方向上在所述接触插塞的至少中心部分处的突出部分，所述突出部分在基本平行于所述衬底的所述上表面的水平方向上突出。
实施例还涉及一种半导体器件，其包括：位于衬底上的绝缘中间层，所述绝缘中间层包含导电结构；位于所述导电结构和所述绝缘中间层上的蚀刻停止层；位于所述蚀刻停止层上的绝缘层；延伸穿过所述蚀刻停止层和所述绝缘层并接触所述导电结构的接触插塞；位于所述接触插塞上的下电极；位于所述下电极上的MTJ结构；以及位于所述MTJ结构上的上电极。所述接触插塞可以包括第一导电图案结构和第二导电图案结构。所述第一导电图案结构的上表面的宽度可以大于所述第二导电图案结构的下表面的宽度。所述第一导电图案结构的至少上部可以具有不垂直于所述衬底的上表面但相对于所述衬底的所述上表面倾斜的侧壁。
附图说明
通过参考附图详细描述示例实施例，特征对于本领域技术人员将变得明显，其中：
图1至图7示出了根据示例实施例的制造半导体器件的方法的各阶段的横截面视图。
图8至图11示出了根据示例实施例的半导体器件的横截面视图。
图12至图23示出了根据示例实施例的制造半导体器件的方法的各阶段的横截面视图。
具体实施方式
现在将在下文中参考附图更全面地描述示例实施例。然而，示例实施例可以以不同的形式实施，并且不应该被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达示例实现方式。
在附图中，为了示出清楚起见，可能放大了层和区域的尺寸。还应当理解，当层或元件被称为“在”另一层或衬底“上”时，该层或元件可以直接在另一层或衬底上，或者也可以存在中间层。此外，应当理解，当层被称为“在”另一层“下方”时，该层可以直接在另一层下方，并且也可以存在一个或更多个中间层。此外，还将理解的是，当层被称为“在”两个层“之间”时，该层可以是这两个层之间的唯一层，或者也可以存在一个或更多个中间层。相同的附图标记始终指代相同的元件。
在下文中将参考附图更全面地描述根据示例实施例的半导体器件。
图1至图7是示出根据示例实施例的制造半导体器件的方法的各个阶段的横截面视图。
参考图1，可以在衬底100上形成绝缘中间层110，并且可以穿过绝缘中间层110形成导电结构120。
衬底100可以包括例如半导体材料(例如硅、锗、硅-锗等)或III-V族化合物(例如GaP、GaAs、GaSb等)。在一些实施例中，衬底100可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
绝缘中间层110可以包括例如氧化物(例如氧化硅)，导电结构120可以包括例如低电阻金属(例如铝(Al)、铜(Cu)、钽(Ta)等)或其氮化物。
导电结构120可以通过例如如下步骤形成：形成延伸穿过绝缘中间层110的第一开口以暴露衬底100的上表面；在衬底100的暴露的上表面和绝缘中间层110的上表面上形成第一导电层以填充第一开口；以及将第一导电层平坦化，直到绝缘中间层110的上表面被暴露。
平坦化工艺可以通过例如CMP工艺和/或回蚀工艺来执行。
导电结构120可以形成为单个数量或多个数量。
参考图2，可以在绝缘中间层110和导电结构120上顺序地形成蚀刻停止层130和绝缘层140，并且可以在绝缘层140上形成第一蚀刻掩模145。
蚀刻停止层130可以包括例如氮化硅(SiNx)或碳氮化硅(SiCN)，绝缘层140可以包括例如氧化硅(SiO2)。
第一蚀刻掩模145可以包括例如光刻胶图案、硬掩模上硅(SOH)、非晶碳层(ACL)等。
参考图3，可以通过使用第一蚀刻掩模145的第一蚀刻工艺去除绝缘层140的一部分，并且可以形成第二开口160以暴露蚀刻停止层130的上表面。
第一蚀刻工艺可以通过例如使用基于氟的气体(例如六氟丁炔(C4F6)、八氟环丁烷(C4F8)等)的干法蚀刻工艺来执行。
第二开口160可以具有基本垂直于衬底100的上表面的侧壁。
参考图4，可以执行灰化工艺和/或剥离工艺来去除由第一蚀刻工艺产生的蚀刻残留物。
灰化工艺和/或剥离工艺可以使用例如氧(O2)等离子体，并且蚀刻停止层130的暴露的上部可以与氧等离子体反应以形成变性层150。变性层150可以包括例如氮氧化硅(SiON)或碳氮氧化硅(SiOCN)。
变性层150可以形成在由第二开口160暴露的蚀刻停止层130的上部，并且可以形成在蚀刻停止层130的与其相邻的部分上。
在灰化工艺和/或剥离工艺期间，可以部分地或全部地去除第一蚀刻掩模145。
参考图5，可以执行清洁工艺以去除变性层150，因此可以在蚀刻停止层130的上部形成沟槽165以与第二开口160连接。
清洁工艺可以通过例如使用例如氟化氢(HF)水溶液的各向同性湿法蚀刻工艺来执行。氟化氢水溶液的浓度可以为例如约1％至约5％。在另一个实施方式中，清洁工艺可以通过使用例如单独氟化氢(HF)或者氨(NH3)与氟化氢(HF)的混合物的各向同性干法蚀刻工艺来执行。
沟槽165可以具有从相对于衬底100的上表面的垂线倾斜的侧壁，并且沟槽165的上部的宽度可以大于第二开口160的下部的宽度。
参考图6，可以通过例如使用第二掩模(其可以覆盖绝缘层140的上表面)作为蚀刻掩模的第二蚀刻工艺来去除蚀刻停止层130的位于沟槽165下方的部分，并且沟槽165可以在竖直方向上延伸以形成暴露导电结构120的上表面的第三开口170。
结果，第二开口160和第三开口170可以彼此连接以形成接触孔180。
第二蚀刻工艺可以通过例如使用基于氟的气体(例如六氟丁炔(C4F6)、八氟环丁烷(C4F8)等)的干法蚀刻工艺来执行。
第三开口170的上部的宽度可以大于第二开口160的下部的宽度，并且第三开口170的上部可以具有从相对于衬底100的上表面的垂线倾斜的侧壁。第三开口170的下部可以具有基本垂直于衬底100的上表面的侧壁。
如上所述，当形成接触孔180时，可以在第二蚀刻工艺之前执行清洁工艺，以去除蚀刻停止层130的上部处的变性层150。因此，当执行第二蚀刻工艺时，可以容易地去除蚀刻停止层130，并且第三开口170可以有效地暴露导电结构120的上表面。
参考图7，可以形成接触插塞250来填充接触孔180。
可以在接触孔180的侧壁、导电结构120的暴露的上表面和绝缘层140的上表面上形成阻挡层。可以在阻挡层上形成第二导电层，以填充接触孔180的剩余部分。可以将第二导电层和阻挡层平坦化，直到绝缘层140的上表面被暴露以在接触孔180中形成接触插塞250。
接触插塞250可以包括第一导电图案结构230和第二导电图案结构240，第一导电图案结构230和第二导电图案结构240可以在竖直方向上堆叠以彼此接触，并且可以分别填充第三开口170和第二开口160。第一导电图案结构230可以包括第一导电图案210以及覆盖第一导电图案210的侧壁和下表面的第一阻挡图案190。第二导电图案结构240可以包括第二导电图案220以及覆盖第二导电图案220的侧壁的第二阻挡图案200。
第一导电图案结构230的上表面的宽度可以大于第二导电图案结构240的下表面的宽度，并且第一导电图案结构230的上部可以具有不垂直于衬底100的上表面而是相对于衬底100的上表面倾斜的侧壁。第一导电图案结构230的下部可以具有基本垂直于衬底100的上表面的侧壁。第二导电图案结构240也可以具有基本垂直于衬底100的上表面的侧壁。此外，第一导电图案结构230的下部的宽度可以与第二导电图案结构240的宽度基本相同。
如上所述，由于第一导电图案结构230的侧壁的形状，接触插塞250可以具有突出部分，该突出部分可以在接触插塞250的竖直方向上的中心部分处沿基本平行于衬底100的上表面的水平方向突出。
第一导电图案210和第二导电图案220可以包括例如金属(例如铜、钨、铝等)，第一阻挡图案190和第二阻挡图案200可以包括例如金属(例如钛、钽等)或金属氮化物(例如氮化钛、氮化钽等)。
可以进一步形成连接到接触插塞250的上布线，以完成半导体器件的制造。
图8至图11是示出根据示例实施例的半导体器件的横截面视图。除了接触插塞的形状之外，半导体器件可以基本上与图7中描述的半导体器件相同或相似。因此，可以省略对其一些细节的重复描述。
在根据示例实施例的制造半导体器件的方法中，在用于形成延伸穿过包括蚀刻停止层和绝缘层的结构以暴露其下方的导电结构的接触孔的工艺中，可以进一步执行清洁工艺以去除可以在用于蚀刻绝缘层的第一蚀刻工艺之后形成的变性层，因此接触孔可以有效地暴露导电结构。详细地，参考图8，第一导电图案结构230的下侧壁和第二导电图案结构240的侧壁可以相对于衬底100的上表面倾斜，这可以在分别由图3和图6中描述的第一蚀刻工艺和第二蚀刻工艺形成的第二开口160和第三开口170的下部具有相对于衬底100的上表面倾斜的侧壁时实现。
即使第一导电图案结构230的下侧壁和第二导电图案结构240的侧壁分别具有倾斜的侧壁，第一导电图案结构230的下侧壁相对于衬底100的上表面的第一斜率和第二导电图案结构240的侧壁相对于衬底100的上表面的第二斜率也可以小于第一导电图案结构230的上侧壁相对于衬底100的上表面的第三斜率。在一个实施例中，第一斜率和第二斜率可以基本上彼此相同。
参考图9，第一导电图案结构230的上侧壁和下侧壁可以具有彼此基本相同的斜率，这可以在图4中描述的灰化工艺和/或剥离工艺期间形成的变性层150具有与蚀刻停止层130基本相同的厚度时实现，或者当变性层150下方的蚀刻停止层130在图5中描述的清洁工艺期间与变性层150一起被去除，使得沟槽165暴露导电结构120的上表面时实现。在这种情况下，可以不执行图6中描述的第二蚀刻工艺。
第二导电图案结构240的侧壁可以垂直于衬底100的上表面，或者可以相对于衬底100的上表面倾斜，如图9所示。第二导电图案结构240的侧壁的第二斜率可以基本上等于或小于第一导电图案结构230的侧壁的第一斜率。
参照图10，与图7所示的第一导电图案结构230的上侧壁的斜率相比，第一导电图案结构230的上侧壁的斜率的绝对值可以从其上部向下部逐渐增大然后减小。
第一导电图案结构230的上侧壁的形状可以由在图4中描述的灰化工艺和/或剥离工艺期间形成的变性层150的形状引起，或者当在图5中描述的清洁工艺期间变性层150的与其上的绝缘层140相邻的部分没有被完全去除时引起。
因此，第一导电图案结构230的上侧壁可以具有平滑弯曲的形状。因此，接触插塞250在竖直方向上的中心部分处的突出部可以具有平滑弯曲的形状。因此，接触插塞250的中心部分可以具有凸起形状。
参考图11，接触插塞250可以包括具有与图10中描述的接触插塞250的平滑弯曲形状类似的平滑弯曲形状的突出部分，然而，突出部分不仅可以形成在接触插塞250的中心部分处，还可以形成在其下部处。
当变性层150形成为具有与蚀刻停止层130基本相同的厚度时，或者当在用于去除变性层150的清洁工艺期间变性层150下方的蚀刻停止层130与变性层150一起被去除时，可以形成接触插塞250的形状。
因此，接触插塞250的上部可以具有一致的宽度，而下部可以具有向下逐渐增大然后减小的宽度。在另一实施方式中，接触插塞250的上部可以具有向下逐渐减小的宽度，这可以类似于图8中描述的接触插塞250的上部。
图12至图23是示出根据示例实施例的制造半导体器件的方法的各阶段的横截面视图。
制造半导体器件的该方法可以包括与图1至图7中描述的工艺基本相同或相似的工艺。因此，相同的附图标记指代相同的元件，并且可以省略对其一些细节的重复描述。
参考图12，可以部分地蚀刻衬底300的上部以形成第一凹槽，可以在衬底300上形成有源鳍305，并且可以形成隔离图案以覆盖有源鳍305的下侧壁。
有源鳍305可以包括下有源图案305b和上有源图案305a，下有源图案305b的侧壁可以被隔离图案覆盖，上有源图案305a从隔离图案的上部突出。在示例实施例中，有源鳍305可以在基本平行于衬底300的上表面的第一方向上延伸，并且可以在基本平行于衬底300的上表面并与第一方向相交的第二方向上形成多个有源鳍305。
可以在有源鳍305上形成虚设栅极结构360。例如，在衬底300的有源鳍305以及隔离图案上顺序地形成虚设栅极绝缘层、虚设栅电极层和虚设栅极掩模层之后，可以将虚设栅极掩模层图案化以形成虚设栅极掩模350，并且可以使用虚设栅极掩模350作为蚀刻掩模来顺序地蚀刻虚设栅极掩模350下方的虚设栅电极层和虚设栅极绝缘层，以分别形成虚设栅电极340和虚设栅极绝缘图案330。因此，可以形成包括顺序地堆叠在有源鳍305和隔离图案上的虚设栅极绝缘图案330、虚设栅电极340和虚设栅极掩模350的虚设栅极结构360。在示例实施例中，虚设栅极结构360可以在第二方向上延伸，并且可以在第一方向上形成多个虚设栅极结构360。
参考图13，在虚设栅极结构360的侧壁上形成栅极间隔物370之后，可以在与栅极间隔物370相邻的有源鳍305上形成源极/漏极层400，并且可以在有源鳍305和隔离图案上形成第一绝缘中间层410以覆盖源极/漏极层400以及栅极间隔物370的侧壁。
栅极间隔物370可以通过在有源鳍305和隔离图案上形成间隔物层以覆盖虚设栅极结构360，并且各向异性地蚀刻间隔物层来形成。
源极/漏极层400可以通过使用栅极间隔物370和虚设栅极结构360作为蚀刻掩模的干法蚀刻工艺去除有源鳍305的上部形成第二凹槽，并填充第二凹槽来形成。在示例实施例中，源极/漏极层400可以通过使用有源鳍305的暴露的上表面作为晶种执行选择性外延生长(SEG)工艺来形成。
可以在衬底300上形成第一绝缘中间层410，以覆盖虚设栅极结构360、栅极间隔物370和源极/漏极层400，并且可以将第一绝缘中间层410的上部平坦化，直到虚设栅极结构360的虚设栅电极340的上表面被暴露。
可以去除暴露的虚设栅电极340及其下方的虚设栅极绝缘图案330，以形成暴露栅极间隔物370的内侧壁和有源鳍305的上表面的第四开口，并且可以形成栅极结构460以填充第四开口。
栅极结构460可以通过例如执行以下工艺来形成。首先，可以对有源鳍305的由第四开口暴露的上表面执行热氧化工艺以形成界面图案420，可以在界面图案420、隔离图案、栅极间隔物370和第一绝缘中间层410上顺序地形成栅极绝缘层和功函数控制层，并且可以在功函数控制层上形成栅电极层以充分填充第四开口的剩余部分。
然后，可以将栅电极层、功函数控制层和栅极绝缘层平坦化，直到暴露出第一绝缘中间层的上表面，从而可以形成顺序堆叠在界面图案420的上表面、隔离图案的上表面和栅极间隔物370的内侧壁上的栅极绝缘图案430和功函数控制图案440，并且可以在功函数控制图案440上形成栅电极450以填充第四开口的剩余部分。因此，栅电极450的下表面和侧壁可以被功函数控制图案440覆盖。
依次堆叠的界面图案420、栅极绝缘图案430、功函数控制图案440和栅电极450可以形成栅极结构460。栅极结构460可以与源极/漏极层400一起形成晶体管。根据源极/漏极层400的导电类型，晶体管可以形成PMOS晶体管或NMOS晶体管。
参考图14，可以在第一绝缘中间层410、栅极结构460和栅极间隔物370上顺序地形成覆盖层470和第二绝缘中间层480，并且可以形成源极线500以延伸穿过第一绝缘中间层410、覆盖层470和第二绝缘中间层480，从而接触源极/漏极层400(以下称为第一源极/漏极层)的一部分的上表面。
在形成源极线500之前，还可以在第一源极/漏极层的上部上形成第一金属硅化物图案490。例如，可以形成第五开口以延伸穿过第一绝缘中间层410、覆盖层470和第二绝缘中间层480，从而暴露第一源极/漏极层的上表面。可以在第一源极/漏极层的上表面、第五开口的侧壁和第二绝缘中间层的上表面上形成第一金属层。可以执行热处理工艺以在第一源极/漏极层的上部上形成第一金属硅化物图案490。
源极线500可以包括金属、金属氮化物和/或掺杂多晶硅，并且可以具有覆盖其下表面和侧壁的导电图案和阻挡图案的结构。在示例实施例中，源极线500可以在第二方向上延伸给定长度，并且可以在第一方向上形成多条源极线500。
在第二绝缘中间层480和源极线500上形成第三绝缘中间层510之后，可以形成第一接触插塞530以延伸穿过第一绝缘中间层410、覆盖层470、第二绝缘中间层480和第三绝缘中间层510，从而接触源极/漏极层400(以下称为第二源极/漏极层)的一部分的上表面。第一接触插塞530可以对应于图1至图7中描述的制造半导体器件的方法中的导电结构120。
可以在第一接触插塞530与第二源极/漏极层之间进一步形成第二金属硅化物图案520。第一接触插塞530也可以具有覆盖其下表面和侧壁的导电图案和阻挡图案的结构。
参考图15，在第三绝缘中间层510和第一接触插塞530上顺序地形成第一蚀刻停止层540和第四绝缘中间层550之后，可以在第四绝缘中间层550上形成第一蚀刻掩模560。
在示例实施例中，第一蚀刻停止层540可以包括氮化硅(SiNx)或碳氮化硅(SiCN)。
参考图16，可以通过使用第一蚀刻掩模560的第一蚀刻工艺部分地去除第四绝缘中间层550的上部，以形成第一沟槽565。
参考图17，在形成第二蚀刻掩模570以覆盖第四绝缘中间层550的一部分之后，可以通过使用第二蚀刻掩模的第二蚀刻工艺来去除第四绝缘中间层550的剩余部分，以形成暴露第一蚀刻停止层540的一部分的第一开口590。
参考图18，可以执行灰化工艺和/或剥离工艺来去除由第二蚀刻工艺产生的蚀刻残留物。因此，可以在暴露的第一蚀刻停止层540的上部处形成变性层580。
在示例实施例中，灰化工艺和/或剥离工艺可以使用氧(O2)等离子体，因此，变性层580可以包括例如氮氧化硅(SiON)或碳氮氧化硅(SiOCN)。
参照图19，可以执行清洁工艺以去除变性层580。因此，可以去除第一蚀刻停止层540的上部以形成第二沟槽595。
在示例实施例中，第二沟槽595可以具有不与衬底300的上表面垂直而是相对于衬底300的上表面倾斜的侧壁，并且第二沟槽595的上部的宽度可以大于第一开口590的下部的宽度。
在示例实施例中，可以通过使用氟化氢(HF)水溶液的各向同性湿法蚀刻工艺来执行清洁工艺。氟化氢(HF)水溶液的浓度可以为约1％至约5％。在另一个实施方式中，可以通过使用单独氟化氢(HF)或者氨(NH3)与氟化氢(HF)的混合物的各向同性干法蚀刻工艺来执行清洁工艺。
参考图20，可以通过使用第三蚀刻掩模的第三蚀刻工艺来去除位于第二沟槽595下方的第一蚀刻停止层540的一部分，并且第二沟槽595可以向下扩大。扩大的第二沟槽595可以被称为暴露第一接触插塞530的上表面的第二开口600。
第一开口590和第二开口600可以彼此连接以形成第一接触孔610。
在示例实施例中，第二开口600的上部可以具有不与衬底300的上表面垂直而是相对于衬底300的上表面倾斜的侧壁，并且第二开口600的上部的宽度可以大于第一开口590的下部的宽度。
参考图21，可以形成第二接触插塞680和第一布线700来填充第一接触孔610和第一沟槽565。
第二接触插塞680可以包括顺序堆叠并彼此接触的第一导电图案结构660和第二导电图案结构670。第一导电图案结构660可以包括第三导电图案640以及覆盖第三导电图案640的侧壁和下表面的第三阻挡图案620。第二导电图案结构670可以包括第四导电图案650和覆盖第四导电图案650的侧壁的第四阻挡图案630。
在示例实施例中，第一导电图案结构660的上表面的宽度可以大于第二导电图案结构670的下表面的宽度，并且第一导电图案结构660的上部可以具有不垂直于衬底300的上表面而是相对于衬底300的上表面倾斜的侧壁。第一导电图案结构660的下部和第二导电图案结构670的下部可以具有基本垂直于衬底300的上表面的侧壁。在另一实施方式中，第一导电图案结构660的下部和第二导电图案结构670的下部可以具有不垂直于衬底300的上表面而是相对于衬底300的上表面倾斜的侧壁。
第一布线700可以包括第五导电图案695以及覆盖第五导电图案695的下表面的一部分和侧壁的第五阻挡图案690，并且可以接触其下方的第二接触插塞680。
在示例实施例中，第一布线700和第二接触插塞680可以通过双镶嵌工艺同时形成。第一布线700和第二接触插塞680可以各自通过单镶嵌工艺形成。
参考图22，可以在第四绝缘中间层550和第一布线700上顺序地形成第二蚀刻停止层710和第五绝缘中间层720，并且可以形成延伸穿过第二蚀刻停止层710和第五绝缘中间层720的第三接触插塞790。
可以通过与用于形成第二接触插塞680的工艺类似的工艺来形成第三接触插塞790，并且第三接触插塞790的形状可以类似于第二接触插塞680的形状。因此，第三接触插塞790可以包括顺序堆叠的第三导电图案结构770和第四导电图案结构780。第三导电图案结构770可以包括第六导电图案750以及覆盖第六导电图案750的侧壁和下表面的第六阻挡图案730。第四导电图案结构780可以包括第七导电图案760和覆盖第七导电图案760的侧壁的第七阻挡图案740。
参考图23，可以在第三接触插塞790上形成包括顺序堆叠的下电极815、阻挡图案825、粘合剂图案835、晶种图案845、MTJ结构885和上电极895的存储单元。MTJ结构885可以包括顺序堆叠的固定层图案855、隧道阻挡图案865和自由层图案875。
在示例实施例中，下电极层、阻挡层、粘合剂层、晶种层、磁隧道结(MTJ)结构层和上电极层可以顺序地形成在第三接触插塞790上。MTJ结构层可以包括顺序堆叠的固定层、隧道阻挡层和自由层。可以通过蚀刻工艺蚀刻上电极层、MTJ结构层、晶种层、粘合剂层、阻挡层和下电极层，以形成包括顺序堆叠在第三接触插塞790上的下电极815、阻挡图案825、粘合剂图案835、晶种图案845、MTJ结构885和上电极895的存储单元。
下电极815可以包括金属氮化物(例如氮化钛、氮化钽等)。阻挡图案825可以包括金属硼化物(例如硼化钽、硼化钛)、金属硼氮化物(例如硼氮化钽、硼氮化钛))或者金属化合物(例如碳氟硼酸钽(CFBTa))。粘合剂图案835可以包括金属(例如钽、钛等)。晶种图案845可以包括金属(例如钌(Ru)、铼(Re)等)。
固定层图案855可以包括铁磁材料(例如钴、铂、铁、镍等)。在示例实施例中，固定层图案855可以包括钴和铂的合金(即CoPt)或者包括交替堆叠的钴层和铂层的多层结构。隧道阻挡图案865可以包括例如氧化镁或氧化铝。自由层图案875可以包括铁磁材料，例如钴、铂、铁、镍等。
MTJ结构层可以包括顺序堆叠的自由层、隧道阻挡层和固定层。固定层、隧道阻挡层和自由层中的至少一个可以以多层形成。
上电极895可以包括金属(例如钛、钽等)和/或金属氮化物(例如氮化钛、氮化钽等)。
可以形成保护层900以覆盖存储单元。可以在保护层900上形成第六绝缘中间层910。可以形成顺序堆叠的通路920和第二布线930，以延伸穿过第六绝缘中间层910的上部。
在示例实施例中，第二布线930和通路920可以通过双镶嵌工艺同时形成。在另一实施方式中，第二布线930和通孔920可以各自通过单镶嵌工艺形成。在示例实施例中，通路920可以通过与用于形成第二接触插塞680和第三接触插塞790的工艺基本相同或相似的工艺来形成，因此可以在通路920的中心部分处包括突出部分。
可以进一步形成与第六绝缘中间层910和通路920连接的上布线，以完成半导体器件的制造。
上述半导体器件可以应用于包括接触插塞的各种类型的存储器件和系统。例如，半导体可以应用于包括接触插塞的逻辑器件，例如中央处理单元(CPU)、主处理单元(MPU)或应用处理器(AP)等。此外，半导体器件可以应用于包括接触插塞的易失性存储器件(诸如DRAM器件或SRAM器件等)或者非易失性存储器件(例如闪存器件、PRAM器件、MRAM器件、RRAM器件等)。
作为总结和回顾，在形成延伸穿过顺序地堆叠在导电结构上的蚀刻停止层和绝缘层以接触导电结构的上表面的接触插塞的一般工艺中，可以通过使用第一蚀刻掩模的第一蚀刻工艺来蚀刻绝缘层以暴露蚀刻停止层的上表面，可以去除第一蚀刻掩模，可以通过使用第二蚀刻掩模的第二蚀刻工艺来蚀刻蚀刻停止层，以形成暴露导电结构上表面的接触孔。然而，接触孔可能未暴露导电结构的上表面，因此接触插塞可能未接触导电结构的上表面。
如上所述，实施例涉及包括接触插塞的半导体器件。示例实施例可以提供具有改进的特性的半导体器件。
这里已经公开了示例实施例，尽管使用了特定术语，但是它们仅在一般的和描述性的意义上使用和解释，而不是为了限制的目的。在一些情况下，对于本领域普通技术人员来说，在提交本申请时显而易见的是，结合特定实施例描述的特征、特性和/或元件可以单独使用，或者与结合其他实施例描述的特征、特性和/或元件组合使用，除非另外特别指出。因此，本领域技术人员将会理解，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。