阅读说明：本技术 具有内埋基板的线路载板及其制作方法与芯片封装结构 (Circuit carrier plate with embedded substrate, manufacturing method thereof and chip packaging structure ) 是由 林建辰 王梓瑄 冯冠文 于 2018-09-13 设计创作，主要内容包括：本发明提供一种具有内埋基板的线路载板及其制作方法,所述线路载板包括线路结构以及内埋基板。线路结构包括第一介电层、第一图案化线路层、凹槽以及多个第一凸块。第一介电层具有彼此相对的第一表面与第二表面。第一图案化线路层内埋于第一表面。第一凸块配置于第一表面上。第一凸块与第一图案化线路层电性连接。凹槽暴露出第一介电层的一部分。内埋基板配置于凹槽内且包括多个第二凸块。本发明还提供一种芯片封装结构,包括上述具有内埋基板的线路载板。(The invention provides a circuit carrier plate with an embedded substrate and a manufacturing method thereof. The circuit structure comprises a first dielectric layer, a first patterned circuit layer, a groove and a plurality of first bumps. The first dielectric layer has a first surface and a second surface opposite to each other. The first patterned circuit layer is buried in the first surface. The first bump is disposed on the first surface. The first bump is electrically connected with the first patterned circuit layer. The recess exposes a portion of the first dielectric layer. The embedded substrate is arranged in the groove and comprises a plurality of second bumps. The invention also provides a chip packaging structure which comprises the circuit carrier plate with the embedded substrate.)

具有内埋基板的线路载板及其制作方法与芯片封装结构

技术领域

本发明涉及一种线路载板及其制作方法与封装结构，尤其涉及一种具有内埋基板的线路载板及其制作方法与芯片封装结构。

背景技术

目前，在多个芯片互连的封装结构中，常利用中介层来作为架桥元件，以连接不同的芯片并将芯片设置在线路载板上。然而，随着消费者对于电子产品的小型化以及薄型化的需求，将中介层设置于线路载板上则限制了芯片封装结构的尺寸大小，尤其限制了整体芯片封装结构的Z轴高度。因此，如何有效地降低整体芯片封装结构的Z轴高度，为本领域亟欲解决的问题。

发明内容

本发明提供一种具有内埋基板的线路载板，可用来整合多种不同芯片、具有较薄的厚度。

本发明提供一种具有内埋基板的线路载板的制作方法，能制作得到可整合多种不同元件且具有较薄的厚度的线路载板。

本发明提供一种芯片封装结构，具有较薄的封装厚度以及较小的封装体积。

本发明的一种具有内埋基板的线路载板包括线路结构以及内埋基板。线路结构包括第一介电层、第一图案化线路层、凹槽以及多个第一凸块。第一介电层具有彼此相对的第一表面与第二表面。第一图案化线路层内埋于第一表面。第一凸块配置于第一表面上。第一凸块与第一图案化线路层电性连接。凹槽暴露出第一介电层的一部分。内埋基板配置于凹槽内且包括多个第二凸块。

在本发明的一实施例中，上述的线路结构还包括至少二第二图案化线路层、至少一第二介电层以及至少一第一导电通孔。第二图案化线路层与第二介电层依序叠置于第一介电层的第二表面上。第一导电通孔贯穿第二介电层。第二图案化线路层通过第一导电通孔与另一第二图案化线路层电性连接。

在本发明的一实施例中，上述的线路结构还包括图案化防焊层。图案化防焊层至少配置于线路结构相对远离第一图案化线路层的底表面上以及第一介电层的第一表面上。图案化防焊层覆盖第一介电层、第一图案化线路层以及内埋基板。

在本发明的一实施例中，上述的图案化防焊层暴露出第一凸块以及第二凸块。

在本发明的一实施例中，上述的第一介电层还具有第三表面。第三表面位于被凹槽暴露出的第一介电层的该部分上。第三表面与第一图案化线路层的下表面切齐。

在本发明的一实施例中，上述的第一凸块与第二凸块齐平。

在本发明的一实施例中，上述的内埋基板还包括至少一介电层、至少一图案化导电层以及至少一导电通孔。

本发明的芯片封装结构包括上述具有内埋基板的线路载板、第一芯片以及第二芯片。第一芯片配置于上述具有内埋基板的线路载板的线路结构上。第一芯片通过第一凸块与线路结构电性连接，且第一芯片通过第二凸块与内埋基板电性连接。第二芯片配置于上述具有内埋基板的线路载板的线路结构上。并通过第二凸块与线路结构电性连接。第二芯片通过第一凸块与线路结构电性连接，且第二芯片通过第二凸块与内埋基板电性连接。

在本发明的一实施例中，上述的第一芯片包括多个第一焊球，第二芯片包括多个第二焊球。其中，第一芯片通过第一焊球电性连接至第一图案化线路层与内埋基板。第二芯片通过第二焊球电性连接至第一图案化线路层与内埋基板。

本发明的一种具有内埋基板的线路载板的制作方法包括以下步骤。提供线路结构且线路结构包括第一介电层、第一图案化线路层、凹槽以及多个第一凸块。第一介电层具有彼此相对的第一表面与第二表面。第一图案化线路层内埋于第一表面。第一凸块配置于第一表面上。第一凸块与第一图案化线路层电性连接。凹槽暴露出第一介电层的一部分。配置内埋基板于凹槽内。内埋基板包括多个第二凸块。

在本发明的一实施例中，上述提供线路结构的步骤包括以下步骤。提供核心层且核心层包括核心介电层、至少一离型层以及至少一铜箔层。形成第一图案化铜层于铜箔层上，且第一图案化铜层包括多个凹洞。形成镍层于第一图案化铜层上，且镍层覆盖第一图案化铜层及凹洞。形成第一凸块以及第一图案化线路层于镍层上。压合第一介电层于第一图案化线路层上。第一介电层覆盖第一图案化线路层以及第一凸块。移除核心层、第一图案化铜层以及镍层，以暴露出第一凸块以及第一图案化线路层。移除部分第一图案化线路层，以形成凹槽并暴露出第一介电层的部分。

在本发明的一实施例中，上述在压合第一介电层于第一图案化线路层上之后，还包括：形成至少二第二图案化线路层、至少一第二介电层以及至少一第一导电通孔。第二图案化线路层与第二介电层依序叠置于第一介电层的第二表面上。第一导电通孔贯穿第二介电层。第二图案化线路层通过第一导电通孔与另一第二图案化线路层电性连接。

在本发明的一实施例中，上述形成第一图案化铜层于铜箔层上的步骤包括：形成第一图案化光阻层于铜箔层上。形成第一图案化铜层于铜箔层上，且第一图案化铜层不覆盖第一图案化光阻层。移除第一图案化光阻层。

在本发明的一实施例中，上述形成第一凸块以及第一图案化线路层于镍层上的步骤包括：形成第二图案化光阻层于镍层上。形成第二图案化铜层于镍层上，其中第二图案化铜层不覆盖第二图案化光阻层且第二图案化铜层填满第一图案化铜层的凹洞。移除第二图案化光阻层。

在本发明的一实施例中，上述移除核心层、第一图案化铜层以及镍层的步骤包括：进行拆板程序，以使离型层与铜箔层彼此分离。以蚀刻方式依序去除铜箔层、第一图案化铜层以及镍层。

在本发明的一实施例中，上述在配置内埋基板于凹槽内之后，还包括：形成图案化防焊层于线路结构相对远离第一图案化线路层的底表面上以及第一介电层的第一表面上。使图案化防焊层覆盖第一介电层、第一图案化线路层以及内埋基板。

基于上述，在本发明具有内埋基板的线路载板及其制作方法与芯片封装结构中，由于线路结构包括凹槽，使得内埋基板可配置于凹槽内，并使得第一芯片与第二芯片可分别通过第一凸块与线路结构电性连接，且第一芯片与第二芯片可分别通过第二凸块与内埋基板电性连接。藉此设计，使得本发明具有内埋基板的线路载板可整合多种不同芯片、具有较薄的厚度，并使得本发明的芯片封装结构具有较薄的封装厚度以及较小的封装体积。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A至图1M示出为本发明一实施例的一种具有内埋基板的线路载板的制作方法的剖面示意图。

图2示出为本发明一实施例的一种芯片封装结构的剖面示意图。

【符号说明】

10：芯片封装结构

100：具有内埋基板的线路载板

110：线路结构

111：第一介电层

111a：第一表面

111b：第二表面

111c：第三表面

112b：第一图案化线路层

112b1：下表面

113：凹槽

112a：第一凸块

115：第二图案化线路层

116：第二介电层

116a：底表面

117：第一导电通孔

118、119：防焊层

118a、119a：图案化防焊层

120：内埋基板

121：第二凸块

122：介电层

123：图案化导电层

124：导电通孔

125：胶层

210：核心层

212：核心介电层

214a、214b：离型层

216a、216b：铜箔层

220：第一图案化铜层

222：凹洞

230：镍层

112：第二图案化铜层

310：第一芯片

312：第一焊球

320：第二芯片

322：第二焊球

R1：第一图案化光阻层

R2：第二图案化光阻层

R3：第三图案化光阻层

具体实施方式

图1A至图1M示出为本发明一实施例的一种具有内埋基板的线路载板的制作方法的剖面示意图。请先参照图1J，在本实施例中，首先，提供线路结构110。

详细来说，请参照图1A，提供核心层210，其中核心层210包括核心介电层212、至少一离型层214a、214b(图1A中示意地示出为2层)以及至少一铜箔层216a、216b(图1A中示意地示出为2层)。

接着，请同时参照图1B与图1C，形成第一图案化铜层220于铜箔层216a上。其中，在本实施例中，形成第一图案化铜层220于铜箔层216a上的步骤例如是：先形成第一图案化光阻层R1于铜箔层216a上，再形成第一图案化铜层220于铜箔层216a上，且第一图案化铜层220不覆盖第一图案化光阻层R1，然后再移除第一图案化光阻层R1，以得到第一图案化铜层220。此时，形成的第一图案化铜层220包括多个凹洞222。需要注意的是，虽然本实施例已揭示形成第一图案化铜层220于铜箔层216a上的步骤，但本发明不以此为限。

然后，请参照图1D，形成镍层230于第一图案化铜层220上。其中，镍层230完全覆盖第一图案化铜层220及凹洞222且镍层230的厚度一致。

接着，请同时参照图1E与图1F，形成多个第一凸块112a以及第一图案化线路层112b于镍层230上。其中，在本实施例中，形成第一凸块112a以及第一图案化线路层112b于镍层230上的步骤例如是：先形成第二图案化光阻层R2于镍层230上，再同时形成第二图案化铜层112于镍层230上。其中，第二图案化铜层112不覆盖第二图案化光阻层R2，且第二图案化铜层112填满第一图案化铜层220的凹洞222。而后，移除第二图案化光阻层R2，以形成第一凸块112a(图1G中示意地示出为10个)以及第一图案化线路层112b，如图1G所示。在本实施例中，第一凸块112a与第一图案化线路层112b为一体成型。需要注意的是，虽然本实施例已揭示形成第一凸块112a以及第一图案化线路层112b于镍层230上的步骤，但本发明不以此为限。

再者，请再参照图1G，压合第一介电层111于第一图案化线路层112b上。其中，第一介电层111具有彼此相对的第一表面111a与第二表面111b，且第一介电层111覆盖第一图案化线路层112b以及第一凸块112a。然后，可选择地再形成至少二第二图案化线路层115(图1G中示意地示出为4层)、至少一第二介电层116(图1G中示意地示出为3层)以及至少一第一导电通孔117(图1G中示意地示出为11个)于第一介电层111上。具体来说，使第二图案化线路层115与第二介电层116依序叠置于第一介电层111的第二表面111b上。第一导电通孔117贯穿第二介电层116。第二图案化线路层115通过第一导电通孔117与另一第二图案化线路层115电性连接。

然后，请参照图1H，移除核心层210、第一图案化铜层220以及镍层230，以暴露出第一凸块112a以及第一图案化线路层112b。其中，在本实施例中，移除核心层210、第一图案化铜层220以及镍层230的步骤例如是：先进行拆板程序，以使离型层214a与铜箔层216a彼此分离，再以蚀刻方式依序去除铜箔层216a、第一图案化铜层220以及镍层230。需要注意的是，虽然本实施例已揭示移除核心层210、第一图案化铜层220以及镍层230的步骤，但本发明不以此为限。

而后，请同时参照图1I与图1J，移除部分第一图案化线路层112b，以形成凹槽113并暴露出第一介电层111的部分。其中，在本实施例中，移除部分第一图案化线路层112b以形成凹槽113的步骤例如是：先将第一介电层111与第一图案化线路层112b上预定形成凹槽113以外的区域覆盖一第三图案化光阻层R3，例如是干膜，再以蚀刻方式去除未覆盖第三图案化光阻层R3的部分第一图案化线路层112b，以形成凹槽113并暴露出第一介电层111的部分。此时，第一介电层111还具有第三表面111c。其中，第三表面111c位于被凹槽113暴露出的第一介电层111的该部分上，且第三表面111c与第一图案化线路层112b的下表面112b1切齐。需要注意的是，虽然本实施例已揭示移除部分第一图案化线路层112b以形成凹槽113的步骤，但本发明不以此为限。此时，已制作完成线路结构110。

接着，请参照图1K，配置内埋基板120于线路结构110的凹槽113内。其中，内埋基板120包括多个第二凸块121(图1K中示意地示出为6个)、至少一介电层122(图1K中示意地示出为3层)、至少一图案化导电层123(图1K中示意地示出为2层)以及至少一导电通孔124(图1K中示意地示出为2个)。在本实施例中，例如是利用胶层125将内埋基板120粘着固定在第一介电层111的第三表面111c上，并使内埋基板120的第二凸块121与线路结构110的第一凸块112a齐平。此处，内埋基板的材质可以是有机材料，例如是感光型聚酰亚胺(polyimide)、其他可感光成像介电材料(photo-imagiable dielectric,PID)或其他适合的有机材料，但不以此为限。在一些其他实施例中，内埋基板的材质也可以是无机材料，例如是玻璃、二氧化硅、其他陶瓷材料、硅芯片(silicon chip)或其他半导体，但不以此为限。

然后，请同时参照图1L与图1M，形成图案化防焊层119a于线路结构110相对远离第一图案化线路层112b的底表面116a上以及形成图案化防焊层118a于第一介电层111的第一表面111a上。于是，先将防焊层118配置于第一介电层111的第一表面111a上，将防焊层119配置于线路结构110相对远离第一图案化线路层112b的底表面116a上。也就是使防焊层118覆盖第一介电层111、第一图案化线路层112b以及内埋基板120，并使防焊层119覆盖最远离第一图案化线路层112b的第二图案化线路层115以及第二介电层116。接着，对防焊层118进行薄化制造，以形成图案化防焊层118a并暴露出线路结构110的第一凸块112a以及内埋基板120的第二凸块121。对防焊层119进行图案化制造，以形成图案化防焊层119a并暴露出最远离第一图案化线路层112b的部分第二图案化线路层115。此处，防焊层118与防焊层119的形成方式例如是喷印法，但不以此为限。此时，已制作完成具有内埋基板的线路载板100。

基于上述，在本实施例中，具有内埋基板的线路载板100包括线路结构110以及内埋基板120。其中，线路结构110包括第一介电层111、第一图案化线路层112b、凹槽113以及多个第一凸块112a。第一介电层111具有彼此相对的第一表面111a与第二表面111b。第一图案化线路层112b内埋于第一表面111a。第一凸块112a配置于第一表面111a上。第一凸块112a与第一图案化线路层112b电性连接。凹槽113暴露出第一介电层111的一部分。内埋基板120配置于凹槽113内，且内埋基板120包括第二凸块121。

在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图2示出为本发明一实施例的一种芯片封装结构的剖面示意图。

本实施例中，芯片封装结构10包括具有内埋基板的线路载板100、第一芯片310以及第二芯片320。其中，第一芯片310配置于具有内埋基板的线路载板100的线路结构110上，第二芯片320配置于具有内埋基板的线路载板100的线路结构110上。第一芯片310通过第一凸块112a与线路结构110电性连接，且第一芯片310通过第二凸块121与内埋基板120电性连接。第二芯片320通过第一凸块112a与线路结构110电性连接，且第二芯片320通过第二凸块121与内埋基板120电性连接。

详细来说，第一芯片310包括多个第一焊球312(图2示意地示出为8个)且第二芯片320包括多个第二焊球322(图2示意地示出为8个)。第一芯片310可通过第一焊球312电性连接至第一图案化线路层112b与内埋基板120，且第二芯片320可通过第二焊球322电性连接至第一图案化线路层112b与内埋基板120。

综上所述，在本发明具有内埋基板的线路载板及其制作方法与芯片封装结构中，由于线路结构包括凹槽，使得内埋基板可配置于凹槽内，并使得第一芯片与第二芯片可分别通过第一凸块与线路结构电性连接，且第一芯片与第二芯片可分别通过第二凸块与内埋基板电性连接。藉此设计，使得本发明具有内埋基板的线路载板可整合多种不同芯片、具有较薄的厚度，并使得本发明的芯片封装结构具有较薄的封装厚度以及较小的封装体积。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。