阅读说明：本技术 半导体装置和制造半导体装置的方法 (Semiconductor device and method for manufacturing semiconductor device ) 是由 崔永焕 黄泰周 闵台洪 池永根 韩相旭 于 2015-08-25 设计创作，主要内容包括：提供了半导体装置和制造半导体装置的方法。所述半导体装置包括：至少第一半导体芯片和第二半导体芯片,沿第一方向彼此堆叠；至少一个硅通孔(TSV),至少穿过第一半导体芯片和第二半导体芯片中的第一半导体芯片；接触焊盘,位于第一半导体芯片的所述至少一个TSV上,接触焊盘将第一半导体芯片的TSV电连接到第二半导体芯片；多个虚设焊盘,位于第一半导体芯片上,所述多个虚设焊盘沿第二方向彼此分隔开并且沿第二方向与接触焊盘分隔开,虚设焊盘与接触焊盘在各自的顶表面与底表面之间沿第一方向测量的高度相同。(A semiconductor device and a method of manufacturing the semiconductor device are provided. The semiconductor device includes: at least a first semiconductor chip and a second semiconductor chip stacked on each other along a first direction; at least one Through Silicon Via (TSV) passing through at least a first semiconductor chip of the first and second semiconductor chips; a contact pad on the at least one TSV of the first semiconductor chip, the contact pad electrically connecting the TSV of the first semiconductor chip to the second semiconductor chip; a plurality of dummy pads on the first semiconductor chip, the plurality of dummy pads being spaced apart from each other along the second direction and from the contact pads along the second direction, the dummy pads and the contact pads having a same height as measured along the first direction between the respective top and bottom surfaces.)

半导体装置和制造半导体装置的方法

本申请是申请日为2015年8月25日，申请号为“201510524877.5”，发明名称为“半导体装置和制造半导体装置的方法”的发明专利申请的分案申请。

本申请与2014年8月27日在韩国知识产权局提交的名称为“半导体装置和制造半导体装置的方法”的第10-2014-0112319号韩国专利申请有关，该韩国专利申请通过引用全部包含于此。

技术领域

实施例涉及一种半导体装置和一种制造半导体装置的方法。

背景技术

近来，电子工业(例如，半导体工业)需求高带宽和高容量的装置。因此，提高了对堆叠多芯片的技术的需求。

发明内容

实施例提供一种半导体装置，所述半导体装置包括：沿第一方向彼此堆叠的至少第一半导体芯片和第二半导体芯片；至少一个硅通孔(TSV)，至少穿过第一半导体芯片和第二半导体芯片中的第一半导体芯片；接触焊盘，位于第一半导体芯片的所述至少一个TSV上，接触焊盘将第一半导体芯片的TSV电连接到第二半导体芯片；多个虚设焊盘，位于第一半导体芯片上，所述多个虚设焊盘沿第二方向彼此分隔开并且沿第二方向与接触焊盘分隔开，虚设焊盘与接触焊盘在各自的顶表面与底表面之间沿第一方向测量的高度相同。

所述半导体装置还可以包括位于第一半导体芯片上的介电层，介电层的上表面和所述至少一个TSV的上表面基本彼此位于同一水平面，所述多个虚设焊盘位于介电层上。

接触焊盘和虚设焊盘可以与介电层接触。

第一半导体芯片可以位于基底与第二半导体芯片之间，虚设焊盘仅位于基底、第一半导体芯片和第二半导体芯片之中的第一半导体芯片与第二半导体芯片之间。

第一半导体芯片可以位于基底与第二半导体芯片之间，基底上没有虚设焊盘。

所述多个虚设焊盘可以位于第一半导体芯片与第二半导体芯片之间，在俯视图中观看时所述多个虚设焊盘相对于第一半导体芯片的中心对称地布置。

接触焊盘和所述多个虚设焊盘包括相同的材料。

所述半导体装置还可以包括顺序地堆叠在第二半导体芯片上的第三半导体芯片和第四半导体芯片，将第二半导体芯片、第三半导体芯片和第四半导体芯片中的每个半导体芯片电连接到下层的半导体芯片的多个接触焊盘，以及位于第二半导体芯片、第三半导体芯片和第四半导体芯片中的每个半导体芯片上的所述多个虚设焊盘。

所述半导体装置还可以包括位于第一半导体芯片与第二半导体芯片之间的空间中的底部填充材料，底部填充材料仅部分覆盖第一半导体芯片和第二半导体芯片中的每个半导体芯片的侧表面。

实施例还提供一种半导体装置，所述半导体装置包括：沿第一方向彼此堆叠的至少第一半导体芯片和第二半导体芯片，第一半导体芯片和第二半导体芯片沿第二方向具有相同的长度；至少一个硅通孔(TSV)，至少穿过第一半导体芯片和第二半导体芯片中的第一半导体芯片；接触焊盘，位于第一半导体芯片的所述至少一个TSV上，接触焊盘将第一半导体芯片的所述至少一个TSV电连接到第二半导体芯片；多个虚设焊盘，位于第一半导体芯片与第二半导体芯片之间，在俯视图中观看时，所述多个虚设焊盘相对于第一半导体芯片的中心对称地布置在第一半导体芯片上。

接触焊盘和虚设焊盘可以包括相同的导电材料。

虚设焊盘可以至少位于第一半导体芯片的角落处。

虚设焊盘可以至少沿着第一半导体芯片的边缘彼此等距地分隔开。

实施例还提供一种半导体装置，所述半导体装置包括：沿第一方向彼此堆叠的至少第一半导体芯片和第二半导体芯片，第一半导体芯片和第二半导体芯片沿第二方向具有相同的长度；至少一个硅通孔(TSV)，至少穿过第一半导体芯片和第二半导体芯片中的第一半导体芯片；接触焊盘，位于第一半导体芯片的所述至少一个TSV上，接触焊盘将第一半导体芯片的所述至少一个TSV电连接到第二半导体芯片；多个虚设焊盘，位于第一半导体芯片与第二半导体芯片之间，在俯视图中观看时，第一半导体芯片分为四组并且每组包括相同数量的接触焊盘和相同数量的虚设焊盘。

虚设焊盘的顶表面和接触焊盘的顶表面可以沿第一方向距第一半导体芯片的底部的距离相同。

在俯视图中观看时，第一半导体芯片与第二半导体芯片之间的所述多个虚设焊盘可以相对于第一半导体芯片的中心对称地布置在第一半导体芯片上。

实施例还提供一种制造半导体装置的方法，所述方法包括以下步骤：形成穿过第一半导体芯片的至少一个硅通孔(TSV)；同时形成位于所述至少一个TSV上的接触焊盘和位于第一半导体芯片上的多个虚设焊盘；在第一半导体芯片上堆叠第二半导体芯片，使得接触焊盘将第一半导体芯片的TSV电连接到第二半导体芯片。

形成接触焊盘和所述多个虚设焊盘的步骤可以包括：在第一半导体芯片的整个上表面上沉积金属层；将所沉积的金属层图案化以同时形成接触焊盘和所述多个虚设焊盘。

实施例还提供一种制造半导体装置的方法，所述方法包括以下步骤：形成穿过第一半导体芯片的至少一个硅通孔(TSV)；在所述至少一个TSV上形成接触焊盘；在第一半导体芯片上形成多个虚设焊盘；通过仅向所述多个虚设焊盘施加力将第一半导体芯片接合到下层结构。

所述方法还可以包括在接合之后，在第一半导体芯片上堆叠第二半导体芯片，使得第二半导体芯片和下层结构位于第一半导体芯片的背对的表面上，接触焊盘将第一半导体芯片的TSV电连接到第二半导体芯片。

将所沉积的金属层图案化的步骤可以包括：形成将要在俯视图中观看时相对于第一半导体芯片的中心在第一半导体芯片上对称的所述多个虚设焊盘。

下层结构可以是半导体基底。

将第一半导体芯片接合到下层结构的步骤可以包括使用接合工具接触第一半导体层上的所述多个虚设焊盘。

使用接合工具接触第一半导体层上的所述多个虚设焊盘的步骤可以包括仅接触虚设焊盘和接触焊盘之中的虚设焊盘。

形成所述多个虚设焊盘的步骤可以包括在接触焊盘的每侧对称地形成虚设焊盘，接触第一半导体芯片上的所述多个虚设焊盘的步骤包括接触所有的虚设焊盘。

利用接合工具接触第一半导体芯片上的所述多个虚设焊盘的步骤可以包括使用与第一半导体芯片的整个顶表面叠置的接合工具，从而将力施加到第一半导体芯片的整个顶表面。

所述方法还可以包括以下步骤：在第一半导体芯片上堆叠第二半导体芯片之前移除接合工具。

附图说明

通过参照附图详细地描述示例性实施例，特征对于本领域普通技术人员而言将变得明显，在附图中：

图1示出根据实施例的半导体装置的示意性剖视图；

图2示出根据另一实施例的半导体装置的示意性剖视图；

图3示出图2的放大部分C；

图4示出图2的放大部分D；

图5示出图2的半导体装置的堆叠结构的分解图；

图6至图13示出根据实施例的制造半导体装置的方法中的步骤的剖视图；

图14A至图14D示出根据实施例的半导体装置中的虚设焊盘布置的不同俯视图；

图15示出包括根据实施例的半导体装置的存储卡的框图；

图16示出使用根据实施例的半导体装置的信息处理系统的框图；

图17示出包括根据实施例的半导体装置的电子装置的框图。

具体实施方式

在下文中，将参照附图更充分地描述示例实施例；然而，示例实施例可以以不同形式实施，而不应该被解释为局限于在此阐述的实施例。相反，这些实施例被提供为使得本公开将是彻底的和完整的，并将把示例性实施充分地传达给本领域技术人员。

在附图中，为了示出的清楚起见，可能夸大层和区域的尺寸。还将理解的是，当元件被称为“在”另一元件或基底“上”时，该元件可以直接在所述另一元件或基底上，或者也可以存在中间元件。此外，将理解的是，当元件被称为“连接到”或“结合到”另一元件时，该元件可以直接连接到或直接结合到另一元件，或者也可以存在一个或更多个中间元件。另外，还将理解的是，当层被称为“在”两个层“之间”时，该层可以是这两个层之间的唯一层，或者也可以存在一个或更多个中间层。同样的附图标记始终指示同样的元件。

此外，这里使用的术语仅出于描述具体实施例的目的，而不意图进行限制。如在这里使用的，除非上下文另外清楚地指示，否则单数的术语“一个(种)”和“该(所述)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包括”和/或其变型时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。如在这里使用的，术语“和/或”包括一个或更多个相关列出项的任意和全部组合。

将理解的是，虽然可以在此使用术语第一、第二等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该被这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开。因此，在不脱离实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。

为了易于描述，这里可以使用诸如“在……下面”、“在……下方”、“下面的”、“在……上方”和“上面的”等空间相对术语来描述如附图中示出的一个元件或特征与其他元件或特征的关系。将理解的是，除图中描绘的方位之外，空间相对术语还意图包含装置在使用或操作中的不同方位。例如，如果图中的装置被翻转，则被描述为“在”其他元件或特征“下方”或“下面”的元件将随后被定位为“在”其他元件或特征“上方”。因此，示例性术语“在……下方”可以包含在……上方和在……下方两种方位。装置可以被另外定位(旋转90度或者在其他方位)并且可以相应地解释这里使用的空间相对描述语。

在这里参照作为理想化实施例(和中间结构)的示意性示图的剖视图来描述实施例。如此，预计将出现例如由制造技术和/或公差导致的示图的形状的变化。因此，这些实施例不应该被解释为局限于在这里示出的区域的具体形状，而是将包括例如由制造导致的形状上的偏差。

除非另有定义，否则在此使用的术语(包括技术术语和科学术语)具有与本领域技术人员所通常理解的意思相同的意思。还将理解的是，术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在相关领域和本说明书的背景中的意思一致的意思，并且将不以理想化或者过于形式化的含义来解释它们，除非在此明确定义。

图1示出根据实施例的半导体装置的示意性剖视图。

参照图1，根据实施例的半导体装置1可以包括基底100、多个半导体芯片200、210、220和230以及上半导体芯片300。

基底100可以是基于半导体晶片的硅基底。在若干实施例中，基底100可以是用于封装件(例如，印刷电路板(PCB))的基底。基底100包括彼此面对的上表面和下表面。用于将基底100上的半导体芯片电连接到外部装置的外部端子102可以形成在基底100的下表面上。上焊盘106可以形成在基底100的上表面上，并可以与外部端子102电连接以将电信号供应到多个半导体芯片200、210、220和230与上半导体芯片300。在若干实施例中，上焊盘106中的至少一个可以是接地焊盘，并可以与基底100内的接地线电连接。

多个半导体芯片200、210、220和230设置在基底100上。例如，多个半导体芯片200、210、220和230在竖直方向上(即，沿Y轴)顺序地堆叠以形成堆叠结构。在若干实施例中，多个半导体芯片200、210、220和230可包括存储芯片和逻辑芯片等。例如，当多个半导体芯片200、210、220和230中的至少一个半导体芯片是逻辑芯片时，可以根据执行的运算来多样地设计多个半导体芯片200、210、220和230中的所述至少一个半导体芯片。例如，当多个半导体芯片200、210、220和230中的至少一个半导体芯片为存储芯片时，该存储芯片可以是例如非易失性存储芯片。例如，非易失性存储芯片可以是闪存芯片或NOR闪存芯片。然而，根据实施例的存储装置的形式不限于此。例如，存储芯片还可以包括相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)和电阻随机存取存储器(RRAM)。

最下面的半导体芯片(即，半导体芯片200)可以是将要设置在基底100上的多个半导体芯片200、210、220和230中的第一半导体芯片，并且可以通过形成在半导体芯片200的下表面上的连接端子207与基底100电连接。即，连接端子207可以将半导体芯片200与基底100的上焊盘106电连接。在若干实施例中，凸起241置于连接端子207与上焊盘106之间以在连接端子207与上焊盘106之间电连接。在图1中，示出了凸起241为类球形的焊球，但是不限于此。

填充基底100与半导体芯片200之间的空间的底部填充材料201可以形成(例如，沉积)在基底100与半导体芯片200之间。例如，底部填充材料201可以在基底100与半导体芯片200之间围绕凸起241与对应的连接端子207和上焊盘106。在若干实施例中，底部填充材料201可以围绕半导体芯片200的侧表面的至少一部分，例如，底部填充材料201可以与半导体芯片200的侧表面的下部叠置。底部填充材料201可以包括不导电的非导电材料。底部填充材料201可以是例如非导电膜(NCF)或裸片附膜(DAF)，但是不限于此。半导体芯片200可以通过底部填充材料201接合到基底100，例如，凸起241与对应的连接端子207和上焊盘106可以在基底100与半导体芯片200之间延伸穿过底部填充材料201。

如图1中进一步所示，半导体芯片200可以包括内部基底203、硅通孔(TSV)204和钝化层(或介电层)202。这里，与基底100类似，内部基底203可以是例如硅基底。

包括在半导体芯片200中的TSV 204被形成为竖直(即，沿Y轴)贯穿内部基底203。在若干实施例中，TSV 204可以被形成为突出在内部基底203的上表面上方。突出的TSV 204的侧表面可以在内部基底203的上表面上被钝化层202围绕。

在若干实施例中，TSV 204可以包括至少一种金属。例如，TSV 204可以包括形成在TSV 204的中心处的布线金属层以及形成在布线金属层外部的阻挡金属层。在若干实施例中，布线金属层可以包括铝(Al)、金(Au)、铍(Be)、铋(Bi)、钴(Co)、铜(Cu)、铪(Hf)、铟(In)、锰(Mn)、钼(Mo)、镍(Ni)、铅(Pb)、钯(Pd)、铂(Pt)、铑(Rh)、铼(Re)、钌(Ru)、钽(Ta)、碲(Te)、钛(Ti)、钨(W)、锌(Zn)和锆(Zr)中的一种或更多种，阻挡金属层可以包括钛(Ti)、钽(Ta)、氮化钛(TiN)和氮化钽(TaN)中的一种或具有前述物质中的两种或更多种的堆叠结构。

一个或更多个接触焊盘206形成在半导体芯片200的上表面上。形成在半导体芯片200的上表面上的接触焊盘206可以与上层结构(例如，半导体芯片210)电连接。例如，当半导体芯片210与半导体芯片200顺序地位于另一者的顶部时，接触焊盘206可以将形成在半导体芯片200内的TSV 204与半导体芯片210电连接。在若干实施例中，凸起241置于接触焊盘206与半导体芯片210之间以在接触焊盘206与半导体芯片210之间进行电连接。在若干实施例中，凸起241可以是微凸起。

在若干实施例中，接触焊盘206可以形成在突起的TSV 204的上表面上从而与钝化层202的一部分叠置。即，接触焊盘206的下表面可以与突起的TSV 204的上表面和钝化层202的上表面两者的一部分接触，例如，直接地接触。在若干实施例中，接触焊盘206可以包括金属。例如，接触焊盘206可以是被执行了镀覆工艺的镀覆焊盘，并且可以包括Au、Ni/Au和Ni/Pd/Au中的一种或更多种。

一个或更多个虚设焊盘208也形成在半导体芯片200的上表面上。虚设焊盘208可以形成在(例如，直接形成在)钝化层202的上表面上。虚设焊盘208形成为通过钝化层202与半导体芯片200的内部基底203电绝缘，例如，钝化层202可以与虚设焊盘208的整个下表面直接接触。在各种实施例中，虚设焊盘208可以形成为高度(即，沿Y轴)与接触焊盘206的高度相同并且可以与上层结构(例如，半导体芯片210)分隔开。例如，高度与接触焊盘206的高度相同的虚设焊盘208的宽度或形状通常可以与接触焊盘206的宽度或形状不同。在另一示例中，高度与接触焊盘206的高度相同的虚设焊盘208的宽度(即，沿X轴)可以与接触焊盘206的宽度相同。接触焊盘206之间的节距可以与虚设焊盘208之间的节距相同，例如，两个相邻接触焊盘206之间的距离可以与两个相邻虚设焊盘208之间的距离相同。

在若干实施例中，虚设焊盘208可以包括与接触焊盘206的材料相同的材料(例如，基本由与接触焊盘206的材料相同的材料组成)，例如，虚设焊盘208可以包括金属。在若干实施例中，TSV 204可以不形成在虚设焊盘208下面。即，TSV 204可以与虚设焊盘208具有非叠置关系。例如，如图1中所示，图1右侧的最左虚设焊盘208可以相对于位于图1右侧的最右TSV 204水平地(即，沿X轴)移开。

设置在半导体芯片200上的半导体芯片210、220和230可以类似地形成为前面提及的半导体芯片200。即，半导体芯片210、220和230可以通过形成在半导体芯片210、220和230的相应下表面上的各自的连接端子217、227和237分别与半导体芯片200、210和220电连接。在这种情况下，底部填充材料209、219、229可以形成在半导体芯片200、210、220与对应的半导体芯片210、220和230之间。在若干实施例中，底部填充材料209可以围绕(例如，叠置)半导体芯片200的侧表面的至少一部分和半导体芯片210的侧表面的至少一部分，底部填充材料219可以围绕(例如，叠置)半导体芯片210的侧表面的至少一部分和半导体芯片220的侧表面的至少一部分，底部填充材料229可以围绕(例如，叠置)半导体芯片220的侧表面的至少一部分和半导体芯片230的侧表面的至少一部分。

半导体芯片210包括内部基底211、TSV 214和钝化层212，半导体芯片220包括内部基底221、TSV 224和钝化层222，半导体芯片230包括内部基底231、TSV 234和钝化层232。此外，一个或更多个接触焊盘216、226和236分别形成在半导体芯片210、220和230的上表面上。另外，一个或更多个虚设焊盘218、228和238还分别形成在半导体芯片210、220和230的上表面上。

半导体芯片210、220和230的各种组成元件与之前描述的半导体芯片200的组成元件对应，半导体芯片210、220和230的各种组成元件的属性与针对半导体芯片200描述的对应组成元件的属性相同。因此，将省略半导体芯片210、220和230的与针对半导体芯片200描述的组成元件的描述重复的描述。

接下来，上半导体芯片300设置在多个半导体芯片200、210、220和230上。例如，上半导体芯片300可以额外地堆叠在包括多个半导体芯片200、210、220和230的堆叠结构中。例如，图1示出上半导体芯片300通过接触焊盘238与半导体芯片230连接。在各种实施例中，上半导体芯片300的厚度(即，沿Y轴)可以大于半导体芯片200、210、220和230的厚度。在若干实施例中，与多个半导体芯片200、210、220和230类似，上半导体芯片300可以包括存储芯片、逻辑芯片等。

填充半导体芯片230与上半导体芯片300之间的空间的底部填充材料239可以形成在半导体芯片230与上半导体芯片300之间。在若干实施例中，底部填充材料239可以围绕(例如，叠置)半导体芯片230的侧表面的至少一部分和上半导体芯片300的侧表面的至少一部分。底部填充材料239可以包括不导电的非导电材料。底部填充材料239可以是例如NCF或DAF，但是不限于此。上半导体芯片300可以通过底部填充材料239接合到半导体芯片230。

图2示出根据另一个实施例的半导体装置的放大示意图。

参照图2，根据另一个实施例的半导体装置2相较于半导体装置1可以包括相同数量或不同数量的堆叠半导体芯片。例如，半导体装置2可以包括第一半导体芯片220、第二半导体芯片230和上半导体芯片300。

第一半导体芯片220可以包括贯穿第一半导体芯片220的一个或更多个第一TSV224。第一TSV 224可以被形成为从第一半导体芯片220的内部基底221的上表面突出，并且突出的第一TSV 224的侧表面可以被形成在内部基底221的上表面上的钝化层222围绕。

第二半导体芯片230设置在第一半导体芯片220上。在本实施例中，第二半导体芯片230可以通过例如热处理工艺接合到第一半导体芯片220，而不是通过经由底部填充材料进行接合。第二半导体芯片230可以包括与第一半导体芯片220的第一TSV 224形成在相同的竖直线上的第二TSV 234。第二TSV 234可以形成为从第二半导体芯片230的内部基底231的上表面突出，并且突出的第二TSV 234的侧表面可以被形成在内部基底231的上表面上的钝化层232围绕。

多个接触焊盘226和236可以分别形成在第一半导体芯片220的第一TSV 224的上表面和第二半导体芯片230的第二TSV 234的上表面上。在若干实施例中，接触焊盘226可以形成在第一TSV 224的上表面上并与钝化层222的一部分叠置，接触焊盘236可以形成在第二TSV 234的上表面上并与钝化层232的一部分叠置。如以上参照图1所述，接触焊盘226和236可以包括金属。在本实施例中，接触焊盘226和236可以具有相同的高度。

高度与多个接触焊盘226和236的高度相同的多个虚设焊盘228和238还可以形成在第一半导体芯片220和第二半导体芯片230的上表面上。在本实施例中，虚设焊盘228和238可以包括与接触焊盘226和236的材料相同的材料，例如，金属。

上半导体芯片300设置在第二半导体芯片230上。在本实施例中，上半导体芯片300可以通过热处理工艺接合到第二半导体芯片230。此外，上半导体芯片300的厚度可以大于第一半导体芯片220的厚度和第二半导体芯片230的厚度。

在本实施例中，第二半导体芯片230通过形成在第二半导体芯片230的下表面上的连接端子237、凸起241以及形成在第一半导体芯片220的上表面上的接触焊盘226而电连接到第一半导体芯片220。上半导体芯片300通过形成在上半导体芯片300的下表面上的连接端子307、凸起241以及形成在第二半导体芯片230的上表面上的接触焊盘236而电连接到第二半导体芯片230。在这种情况下，形成在第一半导体芯片220的第一TSV 224的上表面上的接触焊盘226与形成在第二半导体芯片230的第二TSV 234的上表面上的接触焊盘236可以形成在相同的竖直线B-B上，即，接触焊盘226和236的中心线可以对齐。此外，形成在第一半导体芯片220上的接触焊盘226的设置图案可以与形成在第二半导体芯片230上的接触焊盘236的设置图案相同。

在本实施例中，形成在第一半导体芯片220的上表面上的虚设焊盘228与形成在第二半导体芯片230的上表面上的虚设焊盘238可以形成在相同的竖直线A-A上，即，虚设焊盘228和238的中心线可以沿着竖直线A-A对齐。此外，形成在第一半导体芯片220上的虚设焊盘228的设置图案可以与形成在第二半导体芯片230上的虚设焊盘238的设置图案相同。

在本实施例中，第一半导体芯片220和第二半导体芯片230的例如沿X轴的宽度W可以相同。另外，第一半导体芯片220和第二半导体芯片230可以是同一种类的半导体芯片。

根据本实施例的半导体装置2还可以包括第一底部填充材料229和第二底部填充材料239，其中，第一底部填充材料229用于填充第一半导体芯片220与第二半导体芯片230之间的空间，并且围绕第一半导体芯片220的侧表面的至少一部分和第二半导体芯片230的侧表面的至少一部分，第二底部填充材料239用于填充第二半导体芯片230与上半导体芯片300之间的空间，并且围绕第二半导体芯片230的侧表面的至少一部分和上半导体芯片300的侧表面的至少一部分。如以上参照图1所述，第一底部填充材料229和第二底部填充材料239可以包括不导电的非导电材料，例如，NCF。

图3是图2的部分C的放大图，图4是图2的部分D的放大图，图5是描述图2的半导体装置的堆叠结构的图。

参照图3，形成在第一半导体芯片220的上表面上的虚设焊盘228的高度H2可以与形成在第一半导体芯片220的第一TSV 224的上表面上的接触焊盘226的高度H1相同。此外，形成在第一半导体芯片220的上表面上的虚设焊盘228的宽度W2可以与形成在第一半导体芯片220的第一TSV 224的上表面上的接触焊盘226的宽度W1相同。类似地，参照图4，形成在第二半导体芯片230的上表面上的虚设焊盘238的高度H2和宽度W2可以与形成在第二半导体芯片230的第二TSV 234的上表面上的接触焊盘236的高度H1和宽度W1相同。

参照图5，图2的半导体装置2还可以包括半导体芯片200和210，分别位于半导体芯片200、210、220和230的TSV的上表面上的接触焊盘206、216、226和236可以形成在同一条相应的竖直线B-B上，即，沿y轴。即，用于将多个半导体芯片200、210、220和230之间电连接而形成的连接单元形成在相同的竖直线上。此外，分别形成在半导体芯片200、210、220和230的上表面上的虚设焊盘208、218、228和238可以形成在同一条相应的竖直线A-A上。

图6至图13示出用于描述根据实施例的制造半导体装置的方法中的步骤的图。

参照图6，在根据实施例的制造半导体装置的方法中，可以穿过每个半导体芯片形成至少一个TSV(例如，多个TSV)。TSV可以在每个半导体芯片内彼此分隔开，并且可以将每个半导体芯片中的TSV形成为与另一个半导体芯片中的相应的TSV对齐。例如，如图6中所示，在包括TSV 214的第一半导体芯片210上设置包括TSV 224的第二半导体芯片220，使得TSV 224与第一半导体芯片210的TSV 214沿着同一条竖直线对齐。在若干实施例中，如将要在下面参照图11更详细地解释的，在半导体芯片210上设置半导体芯片220的步骤可以包括将半导体芯片220(即，在高温环境中紧靠半导体芯片210的半导体芯片220)热压到第一半导体芯片210上。

参照图7，通过使半导体芯片220的上表面凹入而使TSV 224在半导体芯片220的上表面上方突起。在若干实施例中，通过使半导体芯片220的上表面凹入而使TSV 224突起的步骤可以包括使用干蚀刻工艺使半导体芯片220的上表面凹入。

参照图8，在半导体芯片220的上表面上形成覆盖突起的TSV 224的钝化层222。即，沉积钝化层222以覆盖半导体芯片220的暴露的上表面以及整个突起的TSV 224。

参照图9，通过将钝化层222平坦化来暴露TSV 224的上表面。即，去除钝化层222的上部，直到暴露TSV 224的上表面为止，例如，直到TSV 224的上表面与钝化层222的上表面基本处于同一水平面为止。在若干实施例中，通过将钝化层222平坦化来暴露TSV 224的步骤可包括使用化学机械抛光(CMP)工艺来将钝化层222平坦化。

参照图10，在暴露的TSV 224的上表面上形成接触焊盘226，即，在各暴露的TSV224的上表面上形成多个接触焊盘226，在钝化层222上形成高度与接触焊盘226的高度相同的虚设焊盘228。在若干实施例中，暴露的TSV224的上表面上的接触焊盘226与虚设焊盘228具有同一高度。即，钝化层222上的接触焊盘226和虚设焊盘228可以由同一层同时形成。例如，在形成光致抗蚀剂图案(即，用于覆盖将要形成有接触焊盘226和虚设焊盘228的部分)并且使用该光致抗蚀剂图案作为掩模来蚀刻阻挡金属层之后，可以在半导体芯片220的上表面上形成阻挡金属层。在这种情况下，构成覆盖将要形成有接触焊盘226和虚设焊盘228的部分的光致抗蚀剂图案的相应光致抗蚀剂的形状可以彼此相同。在钝化层222上同时形成金属层的接触焊盘226和虚设焊盘228通过使加工步骤最少化并降低材料成本而简化了制造工艺。

参照图11，使用接合工具600将第二半导体芯片220接合到第一半导体芯片210。接合工具600接触第二半导体芯片220上的多个虚设焊盘228并施加向下的力F(即，沿y轴)，以使第一半导体芯片210与第二半导体芯片220结合。在若干实施例中，如图11中所示，接合工具600的***边缘600a沿着y轴比接合工具600的中心部分600b长，从而接合工具600被布置为使***边缘600a面向半导体芯片220上的多个虚设焊盘228面对。这样，接合工具600仅通过***边缘600a接触虚设焊盘228，而接合工具600的中心部分600b与接触焊盘226分隔开。因此，直接的力仅通过与接合工具600的***边缘600a的接触施加到虚设焊盘228，而接触焊盘226保持未接触接合工具600。这样，直接的力没有施加到接触焊盘226，从而使接触焊盘226的污染最小化并减小了接触焊盘226上的过大的力和接触焊盘226的翘曲。

例如，进一步如图11中所示，虚设焊盘228可以相对于接触焊盘对称地形成。接合工具600可以与第二半导体芯片220的整个上表面叠置，而接合工具600的***边缘600a与所有虚设焊盘228叠置。这样，即使接合工具600仅直接接触虚设焊盘228，力也施加到第二半导体芯片220的整个上表面。将在下面参照图14A至图14D更详细地讨论第二半导体芯片220上的虚设焊盘228的不同的对称布置。

接下来，参照图12，移除接合工具600，可以通过连接端子237和凸起241而在第二半导体芯片220上堆叠下一个半导体芯片(即，第三半导体芯片230)。可以沉积底部填充材料229以填充第二半导体芯片220与第三半导体芯片230之间的空间。

参照图13，通过参照图6至图11描述的方法来在半导体芯片220上顺序地形成半导体芯片230和上半导体芯片300。这里，如前面所讨论的，上半导体芯片300的厚度可以大于半导体芯片220和230的厚度。在若干实施例中，在第二半导体芯片220上形成第三半导体芯片230和上半导体芯片300的步骤可以包括利用接合工具600将第三半导体芯片230热压到第二半导体芯片220上，然后利用接合工具600将上半导体芯片300热压到第三半导体芯片300上。

在第二半导体芯片220上形成第三半导体芯片230和上半导体芯片300的步骤可以包括形成用于填充第二半导体芯片220与第三半导体芯片230之间的空间的底部填充材料229以及用于填充第三半导体芯片230与上半导体芯片300之间的空间的底部填充材料239。在若干实施例中，底部填充材料229可以围绕第二半导体芯片220的侧表面的至少一部分和第三半导体芯片230的侧表面的至少一部分，底部填充材料239可以围绕第三半导体芯片230的侧表面的至少一部分和上半导体芯片300的侧表面的至少一部分。在这种情况下，底部填充材料229和239可以包括NCF。

通常，当在竖直方向上堆叠并接合多个半导体芯片时，在接合期间对半导体芯片施加竖直的力。例如，当利用热压工艺将半导体芯片接合到下层结构上时，半导体芯片在接合期间承受很大量的竖直力。然而，竖直施加的力会在接合期间不均匀地分布在水平方向上，从而造成半导体芯片不稳定的接合或扭曲(即，翘曲)。

例如，如果对上半导体芯片的中心竖直地施加力，则力会主要集中在置于下半导体芯片的上表面上的接触焊盘与上半导体芯片的下表面上的对应的连接端子之间的凸起处。因此，上半导体芯片的边缘会相对于该上半导体芯片的中心向上抬起，从而形成上表面弯曲的半导体芯片。进一步地，顺序地位于上半导体芯片的弯曲的上表面上的半导体芯片会由于该弯曲表面并且由于半导体芯片之间所得的非均匀间隙而不稳定地接合到该上半导体芯片。更进一步地，对其间具有非均匀间隙的半导体芯片的堆叠件的中心施加竖直的力会导致半导体芯片之间的底部填充材料的过度突起(例如，泄漏)。另外，当对多个半导体芯片进行接合时，每个半导体芯片的所得翘曲结构(例如，弯曲的上表面)累积成为所得半导体装置的缺陷。

相比之下，根据示例性实施例，高度与接触焊盘的高度相同的虚设焊盘形成在半导体芯片的上表面上以延伸至与接触焊盘相同的高度。此外，单个接合工具用来与整个半导体芯片叠置，而在接合期间仅直接接触虚设焊盘。这样，使在接合(即，热压)期间施加到半导体芯片的很大量的力均匀地分布。因此，所施加的力可以同时地且均匀地施加到半导体芯片的更大的区域(即，整个上表面)，从而提高了分布力的均匀性并且使每单位面积的力最小化。因此，能够通过使力沿水平方向均匀地分布来接合半导体芯片，从而防止半导体芯片的翘曲或者基本使半导体芯片的翘曲最小化。

图14A至图14D示出根据实施例的半导体装置中的虚设焊盘布置的不同俯视图。图14A至图14D中的每幅图示出其上具有虚设焊盘和接触焊盘的单个半导体芯片的俯视图。

参照图14A至图14D，如前面所讨论的，多个虚设焊盘可以形成在两个竖直堆叠的半导体芯片之间。多个虚设焊盘布置在两个竖直堆叠的半导体芯片中的下半导体芯片上，如在俯视图中所看到的，每四分之一的下半导体芯片包括相同数量的接触焊盘和相同数量的虚设焊盘。例如，如在图14A至图14D的各俯视图中所看到的，虚设焊盘可以相对于下半导体芯片的中心O对称。当力施加到按上述布置的虚设焊盘208(例如，仅施加到虚设焊盘208和接触焊盘206中的虚设焊盘208)时，可以在整个第一半导体芯片200实现足够均匀的力分布，以防止第一半导体芯片200的边缘抬起并提供稳定的接合。

例如，如图14A中所示，如果沿Z轴和X轴将第一半导体芯片200划分成四组，则每组包括相同数量的接触焊盘206和相同数量的虚设焊盘208。例如，多个接触焊盘206可以按四个分组布置，每组沿X轴延伸。此外，多个虚设焊盘208可以被定位在第一半导体芯片200的每个角落中，两个分组的虚设焊盘208可以被定位为沿假想线彼此分隔开，其中，所述假想线沿Z轴与第一半导体芯片200相交。

在另一个示例中，如图14B中所示，多个虚设焊盘208可以被定位在第一半导体芯片200的每个角落中，两个分组的虚设焊盘208可以被定位为沿假想线彼此分隔开，其中，所述假想线沿Z轴与第一半导体芯片200相交，如前面参照图14A所讨的。此外，另外分组的虚设焊盘208可以被定位为与

图14A中的每个虚设焊盘208分组相邻并彼此分隔开。换言之，如俯视图中所看到的，虚设焊盘208的分组可以在接触焊盘206上方(沿Z轴)和接触焊盘206下方(沿Z轴)布置为2×3的矩阵图案。

在又一个示例中，如图14C中所示，虚设焊盘208的分组可以在接触焊盘206上方(沿Z轴)和接触焊盘206下方(沿Z轴)布置为例如2×7的矩阵图案。例如，每个角落分组中的个体虚设焊盘208的数量可以大于其他位置中的个体虚设焊盘208的数量。例如，矩阵的位置(1,1)和(1,4)中的个体虚设焊盘208的数量可以大于矩阵的位置(2,1)和(2,4)中的个体虚设焊盘208的数量。此外，矩阵的位置(2,1)和(2,4)中的个体虚设焊盘208的数量可以大于矩阵的位置(1,2)和(2,5)中的个体虚设焊盘208的数量。

在再一个示例中，如图14D中所示，虚设焊盘208的分组可以在接触焊盘206上方(沿Z轴)和接触焊盘206下方(沿Z轴)布置为13×4的矩阵图案。例如，每个角落分组中的个体虚设焊盘208的数量可以大于其他位置中的个体虚设焊盘208的数量。

图15示出包括根据实施例的半导体装置的存储卡的框图。

参照图15，包括根据实施例的半导体装置的存储器1210可以应用于存储卡1200。存储卡1200可以包括用于控制主机1230与存储器1210之间的数据交换的存储控制器1220。例如，静态随机存取存储器(SRAM)1221可以用作中央处理单元(CPU)1222的工作存储器。主机接口(I/F)1223可以包括主机1230访问存储卡1200以交换数据所基于的协议。纠错码(ECC)1224可以检测并校正从存储器1210读取的数据的错误。存储器接口(I/F)1225可以与存储器1210通过接口连接。CPU 1222可以执行与存储控制器1220的数据交换有关的普通控制操作。

图16示出使用根据实施例的半导体装置的信息处理系统的框图。

参照图16，信息处理系统1300可以包括包含根据实施例的半导体装置的存储系统1310。信息处理系统1300可以包括与系统总线1360电连接的存储系统1310、调制解调器(MODEM)1320、CPU 1330、随机存取存储器(RAM)1340以及用户I/F 1350。存储系统1310可以包括存储器1311和存储控制器1312，并可以基本具有与图15中示出的存储卡1200的构造相同的构造。由CPU 1330处理的数据或从外部装置接收的数据可以存储在存储系统1310中。信息处理系统1300可以应用于存储卡、固态驱动(SSD)、相机图像传感器以及其他各种芯片组。例如，存储系统1310可以被构造为采用SSD，在这种情况下，信息处理系统1300可以稳定地且可靠地处理海量数据。

图17示出包括根据实施例的半导体装置的电子装置的框图。

参照图17，电子装置1400可以包括根据实施例的半导体装置。电子装置1400可以用在诸如个人数字助理(PDA)、笔记本电脑、便携式计算机、网络平板个人计算机(PC)、无线电话和/或无线数字音乐播放器的无线通信装置中，或者可以用在无线通信环境中收发信息的各种装置中。

电子装置1400可以包括控制器1410、输入/输出(I/O)装置1420、存储器1430和无线接口1440。这里，存储器1430可以包括根据实施例制造的半导体装置。控制器1410可以包括例如微处理器、数字信号处理器或与其类似的处理器。存储器1430可以用于存储由控制器1410处理的命令(或用户数据)。无线接口1440可以用于通过无线数据网络收发数据。无线接口1440可以包括天线和/或无线收发器。电子装置1400可以使用例如第三代通信系统协议，例如，诸如码分多址(CDMA)、全球移动通信(GSM)、北美数字通信(NADC)、扩展时分多址(E-TDMA)、宽带码分多址(WCDMA)和CDMA2000。

作为总结和回顾，堆叠多半导体芯片的技术中的核心工艺是接合的工艺。然而，在接合多半导体芯片的工艺中，例如，在接合包括硅通孔(TSV)的芯片的工艺中，力会集中在TSV、用于连接另一个芯片的焊盘以及微凸起等处。这样，所施加的力可能在接合工艺期间使芯片和芯片的组件翘曲。

相比之下，根据示例性实施例，在接触焊盘***并具有与接触焊盘的高度相同的高度的虚设焊盘形成在半导体芯片的上表面上以延伸至与接触焊盘具有同一高度。当力在接合期间通过接合工具施加到虚设焊盘时，基本提高了遍及整个半导体芯片的力分布的均匀性，从而提高了竖直堆叠的半导体芯片之间的间隙的厚度均匀性以及它们之间的接合，即，可以防止边缘抬起或基本上使边缘抬起最小化。此外，由于遍及整个半导体芯片地提高了所施加的力的均匀性，因此可以使底部填充材料的***泄漏最小化。

已经在这里公开了示例实施例，虽然使用了特定术语，但是仅以普遍性的和描述性的含义而非出于限制的目的来使用并解释这些术语。在一些实例中，如本领域普通技术人员在提交本申请之前将明白的那样，除非另有特定指示，否则关于具体实施例描述的特征、特性和/或元件可以单独使用，或者可以与关于其他实施例描述的特征、特性和/或元件结合使用。因此，本领域技术人员将理解的是，在不脱离本发明的如在此阐述的权利要求的精神和范围的情况下，可以做出形式上和细节上的各种变化。