阅读说明：本技术 一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产方法 (eHSOP5L lead frame of high-power drive circuit, packaging part and production method thereof ) 是由 李琦 李习周 祁越 何文海 于 2019-10-24 设计创作，主要内容包括：本发明公开了一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产方法,引线框架位多排矩阵式双连杆单基岛引线框架,基岛上端设有五个头部为T形尾部为矩形且与引线框架本体相连的内引脚,所述基岛的下端设有宽度相同的两个散热片,两个散热片之间设有长方形第二应力释放槽,所述散热片的一端与基岛连接,所述散热片与基岛的连接处设有π形锁胶孔,所述基岛的两侧分别设有两个双连杆,所述双连杆与引线框架本体相连；本发明引线框架厚度小,价格低,生产采用环保材料,冲切型的生产工艺采用低成本IC封装件用铜合金电镀引线框架,并且有利于环境保护和使用者身体健康,具有小型化、高可靠性、更短的封装周期、低成本等众多优势。(The invention discloses an eHSOP5L lead frame of a high-power drive circuit, a packaging piece and a production method thereof.A lead frame is provided with a multi-row matrix type double-connecting-rod single-base-island lead frame, the upper end of a base island is provided with five inner pins, the heads of the inner pins are T-shaped, the tails of the inner pins are rectangular and are connected with a lead frame body, the lower end of the base island is provided with two radiating fins with the same width, a rectangular second stress release groove is arranged between the two radiating fins, one end of each radiating fin is connected with the base island, the connecting part of each radiating fin and the base island is provided with a Pi-shaped glue locking hole, two sides of the base island are respectively provided with two; the lead frame is small in thickness and low in price, environment-friendly materials are adopted in production, the copper alloy for the IC packaging part is adopted in the punching type production process to electroplate the lead frame, the environment protection and the body health of a user are facilitated, and the lead frame has the advantages of being small in size, high in reliability, short in packaging period, low in cost and the like.)

一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产 方法

技术领域

本发明属于IC芯片集成电路封装领域，具体涉及一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产方法。

背景技术

集成电路(Integrated circuit 简称IC)是近30年来传入中国的一项新技术。它是把具有存储、运算等功能的集成电路IC芯片包封在一种塑料材料里，使其成为能存储、转载、传递、处理数据的载体。为了适应封装技术顺应集成电路更轻、更薄、更小的发展方向，具有失效率低，密度高、小形化、节省空间、成本较低、散热性好等优点，可缩短产品上市时间，降低投资风险。大功率小胶体封装技术在国外已有封装，其体型小、高散热性等特点，正好顺应了集成电路产品的发展趋势，此款IC封装件的成本低,体积小，重量轻，抗干扰能力强，便于携带，易于使用，保密性更好,使用寿命长。近10年，行业市场增速每年都维持在15%～20%，由于其具有信息存储量大，安全保密性好、存储快捷等优点、己在电信、家电、商贸、交通、城市公共事业管理等众多领域得到广泛应用，并取得了初步的社会效益和经济效益。但是，目前国内为了满足高可靠性、高压、高绝缘性的大功率驱动电路封装采用SOP或DIP封装形式，引脚多，体积大，材料消耗多，与国内外同类产品有较大差距。

eHSOP (Small Outline Package with exposed thermal pad and Heat Sink)型小外形集成电路封装技术是一种新型SMT技术（表面贴装技术），在现有SOP技术的基础上，开发eHSOP技术可以迅速提升国内集成电路封装技术水平。eHSOP封装产品具有小型化、高可靠性、更短的封装周期、低成本等众多优势。采用eHSOP封装技术的产品可广泛应用于LED灯及电源适配器手持移动终端、消费类电子产品、个人电脑及周边、网络、电信设备、医疗设备、办公设备、汽车电子及工业控制设备等各个领域，具有更加广阔的市场前景。

发明内容

本发明的目的是提供一种大功率驱动电路的eHSOP5L引线框架，以解决上述现有技术中存在的问题。

本发明的另一目的是提供一种大功率驱动电路的eHSOP5L引线框架形成的封装件。

本发明的另一目的是提供一种大功率驱动电路的eHSOP5L封装件的生产方法。

为实现上述目的，本发明采用的技术方案为：一种大功率驱动电路的eHSOP5L引线框架，包括引线框架本体，所述引线框架本体上设有多个呈阵列式排布的引线框架单元组，横向每一个引线框架单元组由第一引线框架部分和第二引线框架部分构成，所述第一引线框架部分和第二引线框架部分分别由两个引线框架单元组成，相邻两行框架单元的外引脚采用彼此交叉错开的方式排列，第一引线框架部分和第二引线框架部分之间设有工艺槽，相邻两个引线框架单元组之间设有第一应力释放槽，所述引线框架单元上设有基岛，所述基岛上端设有五个头部为T形尾部为矩形且与引线框架本体相连的内引脚，依次为第一内引脚、第二内引脚、第三内引脚、第四内引脚、第五内引脚，所述基岛的下端设有宽度相同的两个散热片，两个散热片之间设有长方形第二应力释放槽，所述散热片的一端与基岛连接，所述散热片与基岛的连接处设有π形锁胶孔，所述基岛的两侧分别设有两个双连杆，所述双连杆与引线框架本体相连。

进一步地，所述第一引线框架部分和第二引线框架部分的顶部分别设有圆形框架防反孔、椭圆形框架防反孔。

进一步地，该引线框架长249.60mm±0.10 mm，宽79.50 mm±0.05mm，厚度0.19mm-0.21mm，包括呈6排20列排布的共有120个引线框架单元。

本发明提供的一种大功率驱动电路的eHSOP5L封装件生产方法，包括以下步骤：

a.晶圆减薄

用减薄机减薄，晶圆最终厚度：第一芯片厚度100μm～120μm，第二芯片厚度200μm～300μm；粗磨速度≤35μm/ min；精度速度≤10μm/min，消除应力清洗干净，在背面粘贴减薄胶膜；

b.划片

利用双划片刀划片机划片，第一刀先划厚度设置的30%并起槽，第二刀划厚度设置的70%，划片进刀速度控制在≤10mm/s，并及时清洗烘干；

c.上芯

采用如权利要求1-3任一项所述的引线框架，自动上料后，通过两次上芯的过程进行芯片的叠层封装，具体包括：

第一次上芯：上芯机将第一芯片粘在引线框架上，用2mm×2mm芯片吸咀及点胶头，将第一芯片使用环保型高银导电胶粘附于基岛的芯片安装区；

第一次上芯烘烤：粘贴完第一芯片的整条引线框架，送到传递盒传送到烘箱，在烘箱中采用防分层分段烘烤工艺烘烤；

第二次上芯：使用具有胶膜片上芯功能的设备，固定好已在划片前背面贴上DAF膜的第二芯片的晶圆，设备自动上料后送一条已粘贴第一芯片的半成品引线框架到粘片台，衬底加热120℃，将带DAF膜的第二芯片吸附，放到第一芯片的正表面；

第二次上芯烘烤：粘贴完所有第二芯片的引线框架，送到传递盒，传送到烘箱后，在烘箱中采用防分层分段烘烤工艺烘烤；

d.压焊

压焊实施金丝或铜线键合低弧度控制技术，采用平弧与正反打相结合，及尖锐拐角的高级线弧形状和平拐角的高级线弧形状，控制弧高≤150μm，将第一芯片和第二芯片、第二芯片与内引脚、第一芯片与内引脚、上层芯片与基岛用焊线键合起来；

e.塑封及后固化

选用环保型塑封料，采用超薄型防翘曲和减小、消除离层的工艺，以降低冲丝率，减少反包或回包，固化时间比正常减少10S～30S；后固化时IC封装件引线框架半成品料条在175℃烘箱老化5小时，逐渐***，塑封体的翘曲度满足打印、冲压和成形封装工艺要求，且保证散热片溢料不超过散热片面积的10%。

f.电镀

采用自动电镀线对封装件及外漏的铜合金电镀引线进行镀锡的过程，使其连接脚表面镀上焊锡，镀层厚度为11.43±3.81μm；

g.打印

采用夹具式固定，双激光头，连续送料定位打印方式，在塑封体表面进行标示；

h.切筋、成形分离

采用专用的切筋模具，对引线框架上连接的双连杆进行切除，切筋刀具与塑封体之间的间隙大于0.075mm，同时清理模具表面塑封残渣，减少胶体被垫伤；

i.测试、包装

采用专用的测试机和分选机，进行外观及功能参数的测试，保证提供客户的产品即可上机使用，满足封装件的使用要求；然后包装入库，制得大功率驱动电路的eHSOP5L封装件。

进一步地，所述步骤a中粗磨厚度范围是从原始晶圆片厚度550μm～800μm +胶膜厚度120μm开始，到最终厚度120μm +胶膜厚度120μm + 50μm结束，精度厚度范围是从最终厚度120μm +胶膜厚度120μm +50μm开始，到晶圆的最终厚度150μm +胶膜厚度120μm结束，采用防止芯片翘曲工艺。

本发明一种采用上述生产方法生产的大功率驱动电路的eHSOP5L封装件，包括第一芯片、第二芯片、一如引线框架单元，所述第一芯片使用高银导电胶粘附于基岛的芯片安装区，所述第二芯片使用DAF膜堆叠粘附于第一芯片的表面，所述第一芯片、第二芯片的表面上的焊盘通过引线键合线与对应的内引脚、载基岛连接，所述引线键合线、第一芯片、第二芯片、基岛均塑封于塑封体内，在塑封体上排为两个散热片的外露部分，下排设有与第一内引脚、第二内引脚、第三内引脚、第四内引脚、第五内引脚相连接的间距为1.70mm的五个独立镀锡外引脚，分别为第一外引脚、第二外引脚、第三外引脚第四外引脚、第五外引脚，五个独立镀锡外引脚凸出塑封体为0.5mm～1.0mm。

进一步地，所述第一芯片通过第一键合线与第二芯片相连接，所述第二芯片通过第三键合线与第四内引脚相连接；所述第一芯片通过第二键合线与第一内引脚相连接，所述第一芯片通过第四键合线X4与基岛相连接。

进一步地，所述塑封体上设有第一脚标识。

进一步地，该封装件的厚度1.60 mm±0.05 mm。

本发明的有益效果为：

1、本发明引线框架厚度小，价格低，为多排矩阵式引线框架，材料厚度0.19mm～0.21mm,比普通覆铜PCB板薄0.023mm～0.06mm,生产效率比覆铜PCB板高，封装良率也高，生产采用环保材料，冲切型的生产工艺采用低成本IC封装件用铜合金电镀引线框架，并且有利于环境保护和使用者身体健康；具有小型化、高可靠性、更短的封装周期、低成本等众多优势。。

2、基岛与双散热片连接处设有π形锁胶孔，使上下被包封的部分基岛和引脚与塑封料牢固结合，提高产品可靠性，同时减少了键合焊线长度，缩短了电流和信号传输距离，提高了电性能。

3、本发明外露的基岛与双散热片直接连接，极大提升了产品散热性能，具有高可靠性、高散热性；且引线框架上相邻两行框架单元的外引脚采用彼此交叉错开的方式排列，大大提高框架利于率。

4、本发明在第一引线框架部分和第二引线框架部分的顶部分别设有圆形框架防反孔、椭圆形框架防反孔，双重防止框架放反。

5、本发明两个散热片之间设有长方形第二应力释放槽，用于在切筋产品成形分离时的应力释放，防止封装件破裂。

附图说明

图1为本发明一种大功率驱动电路的eHSOP5L引线框架的结构示意图；

图2为本发明引线框架单元组的结构示意图；

图3为本发明芯片封装焊线示意图；

图4为本发明引线框架单元的引出示意图；

图5为本发明封装件结构示意图；

图6本发明封装件剖面示意图；

图7为上芯烘烤温度曲线；

图8上芯堆叠烘烤温度曲线。

图中：1、引线框架本体；2、引线框架单元组；3、第一引线框架部分；4、第二引线框架部分； 5、引线框架单元； 6、基岛；7、工艺槽；8、第一应力释放槽；9、第二应力释放槽；10、第一芯片；11、第二芯片；12、塑封体；13、粘片胶；14、圆形框架防反孔；15、椭圆形框架防反孔；16、散热片；17、第一脚标识；18、第一内引脚；19、第二内引脚；20、第三内引脚；21、第四内引脚；22、第五内引脚； B、双连杆；C、锁定孔；23、第一外引脚；24、第二外引脚；25、第三外引脚；26、第四外引脚； 27、第五外引脚；X1、第一键合线；X2、第二键合线；X3、第三键合线；X4、第四键合线。

具体实施方式

下面结合附图对本发明做进一步的详细描述。

如图1、图2所示，一种大功率驱动电路的eHSOP5L引线框架，该引线框架长249.60mm±0.10 mm，宽79.50 mm±0.05mm，厚度0.19 mm-0.21mm，包括呈6排20列排布的共有120个引线框架单元5，具体包括引线框架本体1，所述引线框架本体1上设有多个呈阵列式排布的引线框架单元组2，横向每一个引线框架单元组2由第一引线框架部分3和第二引线框架部分4构成，所述第一引线框架部分3和第二引线框架部分4分别由两个引线框架单元5组成，相邻两行框架单元5的外引脚采用彼此交叉错开的方式排列，大大提高框架利于率，第一引线框架部分3和第二引线框架部分4之间设有工艺槽7，相邻两个引线框架单元组2之间设有第一应力释放槽8，所述引线框架单元5上设有基岛6，所述基岛6上端设有五个头部为T形尾部为矩形且与引线框架本体1相连的内引脚，依次为第一内引脚18、第二内引脚19、第三内引脚20、第四内引脚21、第五内引脚22，所述基岛6的下端设有宽度相同的两个散热片16，两个散热片16之间设有长方形第二应力释放槽9，所述散热片16的一端与基岛6连接，所述散热片16与基岛6的连接处设有π形锁胶孔C，所述基岛6的两侧分别设有两个双连杆B，所述双连杆B与引线框架本体1相连；第一引线框架部分3和第二引线框架部分4的顶部分别设有圆形框架防反孔14、椭圆形框架防反孔15，防止框架放反。

本发明提供一种大功率驱动电路的eHSOP5L封装件生产方法，包括如下具体步骤：

a、晶圆减薄

减薄用的设备是VG502MKⅡ8B全自动减薄机（德国），第一芯片10是大功率驱动电路MOS芯片，第一芯片10所在的晶圆的最终厚度120μm，粗磨厚度范围是从原始晶圆片厚度550μm～800μm +胶膜厚度120μm开始，到最终厚度120μm +胶膜厚度120μm + 50μm结束，粗磨速度为35μm/ min；精度厚度范围是从最终厚度120μm +胶膜厚度120μm +50μm开始，到晶圆的最终厚度150μm +胶膜厚度120μm结束，精度速度为10μm/min，采用防止芯片翘曲工艺。第二芯片11所在的晶圆的最终厚度50μm；粗磨厚度范围是从原始晶圆片厚度550μm～800μm +胶膜厚度120μm开始，到最终厚度50μm +胶膜厚度120μm + 30μm结束，粗磨速度为30--35μm/min，开始速度高，逐渐减速；精度厚度范围是从最终厚度50μm +胶膜厚度120μm +30μm开始，到晶圆的最终厚度50μm +胶膜厚度120μm结束，精度速度为10μm/min，采用防止芯片翘曲工艺；

b.划片

采用DISCO DFD6361、DFD6340、DFD6560或双刀划片机，划片进刀速度控制在≤10mm/s，根据不同产品及晶圆的划道宽度，划片刀选用相适合的型号，并及时清洗烘干。采用双头划片机，双刀划片，第一刀先划厚度设置的30%并起槽，第二刀划厚度设置的70%，以此方法防止裂片及背崩；

c.上芯

上芯机采用通用上芯机，粘接选择粘度（粘度>9000CP）低应力、低吸水的保型导电胶，上芯使用本申请中的一种大功率驱动电路的eHSOP5L引线框架，背面粘贴有防溢料胶膜。第一芯片10芯片相对较大，选用2mm×2mm芯片吸咀及点胶头，由于第一芯片10厚度较薄，尺寸与基岛接近，上芯时存在芯片侧面粘片胶攀爬、溢出、BLT、空洞、桥接等问题，针对此问题，采用优化点胶制具、相关工艺参数等措施，确保粘片胶的点胶质量,粘贴完第一芯片的整条引线框架，送到传递盒传送到烘箱，在烘箱中采用防分层分段烘烤工艺烘烤,烘烤曲线参见图7；由于第二芯片11芯片较薄较小，采用DAF膜堆叠在第一芯片10上，两层芯片上芯结束后，上芯后选用排风量好、内部温度均匀的烘箱，烘箱采用烘烤采用低温—高温—低温（0—70℃ 30分钟、70—150℃恒温 90分钟 、150—70℃30分钟）一次性防离层烘烤，烘烤曲线参见图8；

d.压焊

压焊采用集成电路焊点生成软件，由于本封装件厚度薄，压焊选用适合焊点要求的劈刀, 金丝键合低弧度控制技术。采用平弧、反打与正打相结合，形成尖锐拐角的高级线弧形状和平拐角的高级线弧形状。先从第二芯片11向第一芯片10焊线形成第二键合线X1，弧高控制在100μm以内；接着，从第二芯片11向第四内引脚21焊线形成第三键合线X3；其次，从第一芯片10向第一内引脚18焊线形成第一键合线X2，从第一芯片10向基岛6焊线形成第四键合线X4，弧高控制在150μm以内，第一键合线X2、第三键合线X3和第四键合线X4弧高控制在150μm以内。由于本申请多排矩阵式铜合金电镀eHSOP5L引线框架半成品宽度较大，铜丝键合工位所使用的专用多排开窗夹具宽度也较大；由于夹具压板及加热块与铜丝键合机工作台需紧密配合，安装后不能有松动现象；因此，重新设计了与框架配套的专用夹具压板结构，达到框架引脚和夹具紧密配合，参见图3。

e.塑封

选择粘度>8500CP、低应力、低吸水性（吸水性<0.3%），使用高可靠性的环保型塑封料；使用全自动包封模具，待真空吸附，使用应用分层分析软件V1.4（2011SR17091）、多段注塑模型软件V1.0（2011SR0131 152）和空洞百分之百比例测量软件（2011SR012173）。

工艺上采用超薄型防翘曲和减小、消除离层的工艺，控制不同注塑速度，以达到降低冲丝率，控制冲丝率＜8%，减少反包或回包，固化时间比正常增加10S～30S，以达到减小翘曲度的目的。

在后固化时，由于夹具上压板和下底座都是平面，且IC夹具上压板比塑封后的多排矩阵式铜合金电镀eHSOP5L引线框架半成品大，夹具材料是经镀铬的厚钢板。塑封后的多排矩阵式铜合金电镀eHSOP5L引线框架半成品在175℃烘箱老化5小时，逐渐***，在IC夹具上压板重力下变平；塑封后的多排矩阵式铜合金电镀eHSOP5L引线框架半成品在70℃以下从烘箱取出，并在夹具上压板重力下经完全冷却后，塑封体12的翘曲度可以满足打印、冲压和切割工艺要求，防止温度急速下降的二次翘曲；

f.电镀

采用自动电镀线对多排矩阵式铜合金电镀eHSOP5L引线框架半成品进行镀锡的过程，使其五个独立的外引脚表面镀上一层焊锡，产品镀层厚度控制在11.43±3.81μm；

g.打印

采用全自动打印机对封装件表面进行打标的过程，采用夹具式固定、双激光头、连续送料定位打印方式，在电镀后的多排矩阵式铜合金电镀eHSOP5L引线框架半成品表面打印上标记；

h.切筋、冲切分离

采用专用的全自动切筋系统和切筋模具，对多排矩阵式铜合金电镀eHSOP5L引线框半成品上连接的双连杆B进行切除，切筋刀具与塑封体12之间的间隙大于0.075mm,保证塑封体12不被冲切到，同时及时清理模具表面塑封残渣，减少胶体被垫伤。

冲切型生产工艺采用冲切分离式入盘或入管方法，为了避免冲切分离时冲切刀片伤及塑封体12，在满足产品质量要求前提下,将冲切刀片到塑封体12的距离控制在0.15mm，模具使塑封体12上下固定压实，避免悬空，在生产中及时清理模具内残胶碎片，防止残留异物造成产品偏移，由于多余物挤压导致塑封体12产生破裂的隐患。

i.测试、包装

采用专用的测试机和分选机，对冲切分离后的排矩阵式铜合金电镀eHSOP5L引线框架半成品进行外观及功能参数的测试，保证提供客户的产品即可上机使用，满足封装件的使用要求，按客户要求包装入库，制得大功率驱动电路的eHSOP5L封装件。

包装的具体过程是：接收产品→编带产品按包装数量编带→按规范要求加泡棉条及保护带→作业员核对入库单、标签→核对追溯小标签并贴卷盘标签→真空包装参数设定→装入包装盒→按规范要求贴标签、清单数量→检查相关附件是否齐全→包装入库。

如图3、图4、图5、图6所示，本发明上述生产方法生产的大功率驱动电路的eHSOP5L封装件，该封装件的厚度1.60 mm±0.05 mm，包括第一芯片10、第二芯片11、一如权利要求1所述的引线框架单元5，所述第一芯片10使用高银导电胶粘附于基岛6的芯片安装区，所述第二芯片11使用DAF膜堆叠粘附于第一芯片10的表面，所述第一芯片10、第二芯片11的表面上的焊盘通过引线键合线与对应的内引脚、基岛6连接，所述引线键合线、第一芯片10、第二芯片11、基岛6均塑封于塑封体12内，在塑封体12上排为两个散热片16的外露部分，下排设有与第一内引脚18、第二内引脚19、第三内引脚20、第四内引脚21、第五内引脚22相连接的间距为1.70mm的五个独立镀锡外引脚，分别为第一外引脚23、第二外引脚24、第三外引脚25、第四外引脚26、第五外引脚27，五个独立镀锡外引脚凸出塑封体12为0.5mm～1.0mm；第一芯片10通过第一键合线X1与第二芯片11相连接，所述第二芯片11通过第三键合线X3与第四内引脚21相连接；所述第一芯片10通过第二键合线X2与第一内引脚18相连接，所述第一芯片10通过第四键合线X4与基岛6相连接；所述塑封体12上设有第一脚标识17。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。