半导体封装装置
阅读说明：本技术 半导体封装装置 (Semiconductor packaging device ) 是由 呂文隆 于 2021-08-23 设计创作，主要内容包括：本公开涉及半导体封装装置。该半导体封装装置包括：基板；第一芯片,设置于基板上,主动面设置有第一延伸线路,第一延伸线路延伸至第一芯片主动面的边缘；第二芯片,设置于基板上,主动面设置有第二延伸线路,第二延伸线路延伸至第二芯片主动面的边缘,第二芯片与第一芯片之间设置有间隙；桥接模块,设置于间隙,并电连接第一延伸线路和第二延伸线路；以提高第一芯片与第二芯片之间电连接对接的精准度。(The present disclosure relates to semiconductor packaging devices. The semiconductor package device includes: a substrate; the first chip is arranged on the substrate, the active surface of the first chip is provided with a first extension line, and the first extension line extends to the edge of the active surface of the first chip; the second chip is arranged on the substrate, the active surface of the second chip is provided with a second extension line, the second extension line extends to the edge of the active surface of the second chip, and a gap is formed between the second chip and the first chip; the bridging module is arranged in the gap and electrically connected with the first extension line and the second extension line; so as to improve the accuracy of the electric connection and butt joint between the first chip and the second chip.)
技术领域
本公开涉及半导体封装技术领域，具体涉及半导体封装装置。
背景技术
目前固晶(Die Bonding，DB)焊接晶片精准度(Bonding Accuracy)为3微米，并且需要使用电耦合元件(Charge Coupled Device，CCD)定位设备，若将来DB更细的线路，例如2微米以下线路时，则面临精准度挑战。例如目前衬底上扇出芯片结构中，DB桥接芯片时若桥接芯片位移大于3微米时，将造成后续制作重布线层细线路时面临芯片无法对准的问题。
发明内容
第一方面，本公开实施例提供一种半导体封装装置，包括：
基板；
第一芯片，设置于所述基板上，主动面设置有第一延伸线路，所述第一延伸线路延伸至所述第一芯片主动面的边缘；
第二芯片，设置于所述基板上，主动面设置有第二延伸线路，所述第二延伸线路延伸至所述第二芯片主动面的边缘，所述第二芯片与所述第一芯片之间设置有间隙；
桥接模块，设置于所述间隙，并电连接所述第一延伸线路和所述第二延伸线路。
在一些可选的实施方式中，所述桥接模块包括桥接线路及对应所述第一芯片设置的第一引导壁和对应所述第二芯片设置的第二引导壁，所述桥接线路至少部分设置于所述第一引导壁和所述第二引导壁并分别电连接所述第一延伸线路和所述第二延伸线路。
在一些可选的实施方式中，设置于所述第一引导壁和所述第二引导壁的所述桥接线路至少部分在所述第一延伸线路和所述第二延伸线路上方露出。
在一些可选的实施方式中，所述桥接模块包括相对所述基板设置的第一表面和与所述第一表面相对的第二表面，所述第一表面的面积小于所述第二表面的面积。
在一些可选的实施方式中，所述第一引导壁和所述第二引导壁之间的距离从所述第二表面向所述第一表面逐渐缩小。
在一些可选的实施方式中，所述桥接线路包括焊接材料。
在一些可选的实施方式中，所述第一引导壁与所述第一芯片主动面的夹角大于30度且小于80度，所述第二引导壁与所述第二芯片主动面的夹角大于30度且小于80度。
在一些可选的实施方式中，所述桥接模块与所述基板之间具有空隙。
在一些可选的实施方式中，所述桥接模块从所述第一延伸线路所在平面向所述基板延伸的长度小于所述第一芯片或所述第二芯片的高度。
在一些可选的实施方式中，所述桥接模块位于所述第二延伸线路所在平面和所述基板之间部分的高度小于所述第二芯片的高度。
在一些可选的实施方式中，所述桥接模块包括支撑结构。
在一些可选的实施方式中，所述装置还包括：
线路层，设置于所述基板上，所述第一芯片、所述第二芯片及所述桥接模块设置于所述线路层内。
在一些可选的实施方式中，所述装置还包括：
电连接件，设置于所述线路层上。
第二方面，本公开实施例提供一种半导体封装装置的制造方法，包括：
提供第一芯片和第二芯片；
在所述第一芯片主动面设置第一延伸线路，所述第一延伸线路延伸至所述第一芯片主动面的边缘；
在所述第二芯片主动面设置第二延伸线路，所述第二延伸线路延伸至所述第二芯片主动面的边缘；
提供基板；
将所述第一芯片设置于所述基板上，并将所述第二芯片设置于所述基板上，所述第二芯片与所述第一芯片之间设置有间隙；
将桥接模块设置于所述间隙，并电连接所述第一延伸线路和所述第二延伸线路。
在一些可选的实施方式中，所述桥接模块根据以下步骤得到：
提供载板，所述载板上设置有支撑结构和包覆所述支撑结构的介电层；
去除部分所述介电层以形成第一引导面和第二引导面；
形成桥接线路，所述桥接线路至少部分设置于所述第一引导面和所述第二引导面，以形成所述桥接模块。
本公开提供的半导体封装装置及其制造方法，通过将桥接模块设置于第一芯片与第二芯片之间的间隙，第一芯片和第二芯片的主动面分别设置有延伸至对应主动面边缘的第一延伸线路和第二延伸线路，通过桥接模块电连接第一延伸线路和第二延伸线路，实现第一芯片与第二芯片之间的电连接，以提高第一芯片与第二芯片之间电连接对接的精准度。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1A是根据本公开的半导体封装装置的一个实施例的纵向截面结构示意图；
图1B-1J是根据本公开的半导体封装装置的不同实施例的纵向截面结构示意图；
图2A-2L是根据本公开的一个实施例在各个阶段制造的半导体封装装置的截面图。
符号说明：
11-基板；12-第一芯片；121-第一延伸线路；13-第二芯片；131-第二延伸线路；14-桥接模块；141-桥接线路；14a-第一引导壁；14b-第二引导壁；14c-第一表面；14d-第二表面；142-支撑结构；143-焊接材料；15-间隙；16-线路层；17-电连接件；18-打线；19-被动电子元件；21-第一载板；22-第二载板；23-晶圆；24-延伸线路层；25-介电层。
具体实施方式
下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，应当也视为本公开可实施的范畴。
还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。
参考图1A，图1A为本公开的半导体封装装置一个实施例的纵向截面结构示意图。如图1A所示，半导体封装装置100A可包括：基板11、第一芯片12、第二芯片13及桥接模块14。其中：
基板11可以是由导电材料和介电材料(Dielectric)组成的基板。这里，介电材料可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(Polyamide，PA)、聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylenebenzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg，预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等，而无机物例如可以是硅(Si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(Ti)，钨(W)，镍(Ni)等，而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
第一芯片12，设置于基板11上，主动面设置有第一延伸线路121，第一延伸线路121延伸至第一芯片12主动面的边缘。
第二芯片13，设置于基板11上，主动面设置有第二延伸线路131，第二延伸线路131延伸至第二芯片13主动面的边缘，第二芯片13与第一芯片12之间设置有间隙15。
本公开中对于第一芯片12和第二芯片13的类型不做具体限定，第一芯片12与第二芯片13可以是相同类型或不同类型的芯片，第一芯片12和第二芯片13例如可包括晶粒(die)、ASIC(Application Specific Integrated Circuit，专用集成电路)芯片、电源管理电路(Power Management Integrated Circuit，PMIC)芯片或HBM(High BandwidthMemory，高带宽存储器)芯片等。
第一延伸线路121和第二延伸线路131可以是由导线迹线和介电材料(Dielectric)组成的线路层。这里，介电材料可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(Polyamide，PA)、PI、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP、ABF等，而无机物例如可以是硅(Si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(Ti)，钨(W)，镍(Ni)等，而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
桥接模块14，设置于间隙15，并电连接第一延伸线路121和第二延伸线路131。
桥接模块14可以是由导线迹线和介电材料组成的模块。
在一些可选的实施方式中，如图1A所示，桥接模块14包括桥接线路141及对应第一芯片12设置的第一引导壁14a和对应第二芯片13设置的第二引导壁14b，桥接线路141至少部分设置于第一引导壁14a和第二引导壁14b并分别电连接第一延伸线路121和第二延伸线路131。
第一引导壁14a和第二引导壁14b为桥接模块14与第一芯片12和第二芯片13相对的斜边，在半导体封装装置100A的制作过程中，可通过第一引导壁14a和第二引导壁14b引导桥接模块14进入间隙15，以实现桥接模块14的定位。
在一些可选的实施方式中，如图1A所示，设置于第一引导壁14a和第二引导壁14b的桥接线路141至少部分在第一延伸线路121和第二延伸线路131上方露出。
在一些可选的实施方式中，如图1A所示，桥接模块14包括相对基板11设置的第一表面14c和与第一表面14c相对的第二表面14d，第一表面14c的面积小于第二表面14d的面积。
在一些可选的实施方式中，如图1A所示，第一引导壁14a和第二引导壁14b之间的距离从第二表面14d向第一表面14c逐渐缩小。
可以理解的是，在一些可选的实施方式中，桥接模块14为棱台形状。
在一些可选的实施方式中，如图1A所示，桥接线路141包括焊接材料143。
在一些可选的实施方式中，如图1A所示，桥接模块14与基板11之间具有空隙。
在一些可选的实施方式中，桥接模块14从第一延伸线路121所在平面向基板11延伸的长度小于第一芯片12或第二芯片13的高度。
在一些可选的实施方式中，桥接模块14位于第二延伸线路131所在平面和基板11之间部分的高度小于第二芯片13的高度。
在一些可选的实施方式中，如图1A所示，桥接模块14可包括支撑结构142。
这里，支撑结构142可包括能够提供刚性支撑的材料，比如晶粒(Die)等。
在一些可选的实施方式中，如图1A所示，上述半导体封装装置100A还可包括：线路层16，设置于基板11上，第一芯片12、第二芯片13及桥接模块14设置于线路层16内。
线路层16可以是由导电迹线和介电材料(Dielectric)组成的线路层或重布线层。需要说明的是，制程上可以采用当前已知或未来开发的重布线层形成技术，本公开对此不做具体限定，例如可采用包括但不限于光刻、电镀(plating)，化学镀(Electrolessplating)等形成重布线层。这里，介电材料可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(Polyamide，PA)、PI、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP、ABF等，而无机物例如可以是硅(Si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(Ti)，钨(W)，镍(Ni)等，而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
线路层16还可包括互连结构(Interconnection)，比如导电迹线(Conductivetrace)、导电导孔(Conductive Via)等。这里，导电导孔可以是通孔、埋孔或盲孔，且通孔、埋孔或盲孔中可以填充例如金属或金属合金的导电材料，这里，金属例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
在一些可选的实施方式中，如图1A所示，上述半导体封装装置100A还可包括：电连接件17，设置于线路层16上。
电连接件17例如可以是焊料球(Solder ball)、焊料凸块(Solder bump)、导电柱(Conductive Pillar)、焊垫(Solder Pad)等。
下面参考图1B，图1B是根据本公开的半导体封装装置的一个实施例100B的纵向截面结构示意图。图1B所示的半导体封装装置100B类似于图1A中所示的半导体封装装置100A，不同之处在于，半导体封装装置100B中，线路层16所包括的导电导孔中，导电导孔的孔洞由导电材料填满。
下面参考图1C，图1C是根据本公开的半导体封装装置的一个实施例100C的纵向截面结构示意图。如图1C所示，本公开中第一芯片12和第二芯片13设置于基板11上，可包括：将第一芯片12非主动面及第二芯片13非主动面贴设于设置在基板11的芯片上。
下面参考图1D，图1D是根据本公开的半导体封装装置的一个实施例100D的纵向截面结构示意图。如图1D所示，本公开中第一芯片12和第二芯片13设置于基板11上，可包括：第一芯片12主动面及第二芯片13主动面朝向基板11设置，或者，第一芯片12非主动面及第二芯片13非主动面朝向基板11设置。
下面参考图1E，图1E是根据本公开的半导体封装装置的一个实施例100E的纵向截面结构示意图。图1E所示的半导体封装装置100E类似于图1A中所示的半导体封装装置100A，不同之处在于，半导体封装装置100E中，线路层16可以是包括至少一层电路的重布线层。
下面参考图1F，图1F是根据本公开的半导体封装装置的一个实施例100F的纵向截面结构示意图。图1F所示的半导体封装装置100F类似于图1A中所示的半导体封装装置100A，不同之处在于，半导体封装装置100F中，还包括：打线18及被动电子元件19。其中，打线18设置于线路层16内，第二芯片13可通过打线18电连接基板11；被动电子元件19设置于基板11上，并位于基板11与桥接模块14与基板11之间。
被动电子元件19即无源器件，例如可以是：电容、电阻、电感等。
下面参考图1G，图1G是根据本公开的半导体封装装置的一个实施例100G的纵向截面结构示意图。图1G所示的半导体封装装置100G类似于图1A中所示的半导体封装装置100A，不同之处在于，基板11下设置有与基板11上第一芯片12、第二芯片13、桥接模块14及线路层16同样的结构，基板11上、下两侧的结构是相对应的，这里不再赘述。
下面参考图1H，图1H是根据本公开的半导体封装装置的一个实施例100H的纵向截面结构示意图。图1H所示的半导体封装装置100H类似于图1A中所示的半导体封装装置100A，不同之处在于，第一芯片12的高度与第二芯片13的高度不同，桥接模块14倾斜设置于间隙15，以电连接第一延伸线路121和第二延伸线路131。
下面参考图1I，图1I是根据本公开的半导体封装装置的一个实施例100I的纵向截面结构示意图。图1I所示的半导体封装装置100I类似于图1A，不同之处在于，桥接模块14倾斜设置于间隙15。
这里，桥接模块14倾斜设置是相对于桥接模块14第一表面14c与基板11平行设置而言的。
本公开实施例中，第一引导壁14a与第一芯片12主动面的夹角大于30度且小于80度，第二引导壁14b与第二芯片13主动面的夹角大于30度且小于80度。
下面参考图1J，图1J是根据本公开的半导体封装装置的一个实施例100J的纵向截面结构示意图。图1J所示的半导体封装装置100J类似于图1A，不同之处在于，基板11和第二芯片13可包括导电导孔。
下面参考图2A至图2L，图2A至图2L是根据本公开的一个实施例在各个阶段制造的半导体封装装置200A、200B、200C、200D、200E、200F、200G、200H、200I、200J、200K及200L的纵向截面结构示意图。
参考图2A，提供晶圆23，在晶圆23主动面设置延伸线路层24。
参考图2B，切割以形成第一芯片12，第一芯片12主动面设置有第一延伸线路121。
可以理解的是，第二芯片13及第二芯片13主动面设置的第二延伸线路131的制造方法与第一芯片12和第一延伸线路121是完全相对应的，可通过与图2A和2B同样的步骤得到，这里不再赘述。
参考图2C，得到第一芯片12。
参考图2D，提供第一载板21，在第一载板21上设置支撑结构142。
这里，多个支撑结构142可间隔设置于第一载板21上。
参考图2E，在第一载板21上设置介电层25，介电层25包覆支撑结构142。
参考图2F，移除部分介电层25，以使包覆支撑结构142的剩余介电材料形成第一引导壁14a和第二引导壁14b。
这里，可通过刻蚀移除部分介电层25，刻蚀方式可包括激光蚀刻或电浆(Plasma)蚀刻等。
参考图2G，首先，在介电材料上设置桥接线路141。
然后，在桥接线路141上设置焊接材料，以形成桥接模块14。
参考图2H，提供第二载板22，将桥接模块14设置于第二载板22上。
参考图2I，提供基板11，将第一芯片12非主动面和第二芯片13非主动面设置于基板11上。
参考图2J，将第一芯片12与第二芯片13的间隙15与桥接模块14相对键合，以使桥接模块14与第一延伸线路121及第二延伸线路131电连接。
在电连接制程上例如可以采用倒装芯片焊接(Flip Chip Bonding，FCB)、热压焊接(Thermal Compression Bonding，TCB)或类似技术。
参考图2K，翻转后移除第二载板22。
参考图2L，在基板11上设置线路层16，线路层16包覆第一芯片12、第二芯片13及桥接模块14。
在线路层16上设置电连接件17。
这里，可采用覆晶反扣焊(Controlled Collapsed Chip Connection，C4)法在线路层16上设置电连接件17。
本公开的提供的制造半导体封装装置的方法能够实现与前述半导体封装装置类似的技术效果，这里不再赘述。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效组件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。