具体实施方式

引入堆叠的(以下称为“堆叠式”)标准单元以将其面积减小到接近其对应的非堆叠式标准单元的面积的一半。然而，当在单元高度方向上彼此紧邻的两个堆叠式标准单元都包括各自的与它们之间的单元边界相邻的输出过孔时，必须提供输出过孔之间的额外空间以使输出过孔电隔离。根据本发明构思的一些实施例，堆叠式标准单元可以被设计并布置为将在单元高度方向上彼此紧邻的两个标准单元中的仅一个标准单元的输出过孔放置为与它们之间的单元边界相邻，因此可以不提供输出过孔之间的额外空间。如在此所使用的，短语“彼此紧邻的两个元件”(或类似语言)是指两个元件彼此相邻而没有任何其它类似元件定位在这两个元件之间的构造。例如，当在单元高度方向上在两个标准单元之间没有设置中间标准单元时，这两个标准单元在单元高度方向上彼此紧邻。

根据本发明构思的一些实施例，单个集成电路装置(例如，单个芯片)可以在其中包括多个标准单元。标准单元可以是例如反相器(inverter，或称为“非门”)、2输入NAND门、3输入NAND门、2输入NOR(或非门)、3输入NOR、与或非门(AOI：And-Or inverter)、或与非门(OAI：Or-And inverter)、XNOR门(同或门，或称为异或非门)、XOR门(异或门)、复用器(MUX)、锁存器或D触发器。

为了便于解释，根据本发明构思的示例实施例的集成电路装置的标准单元在此被描述为反相器。然而，根据本发明构思的一些实施例的集成电路装置可以包括各种标准单元，诸如2输入NAND门和OAI。此外，在本发明构思的大多数示例实施例中，为了便于解释，将标准单元描述为沟道电流在与基底的表面平行的水平方向上流动的水平沟道器件。然而，在一些实施例中，标准单元可以是沟道电流在与基底的表面垂直的竖直方向上流动的垂直沟道器件。垂直沟道器件可以在其中包括垂直场效应晶体管(VFET)。

图1是根据本发明构思的一些实施例的反相器的电路图，图2A和图2B是根据本发明构思的一些实施例的图1的反相器的透视图。为了简化图示，在图2A和图2B中分别示出了单个反相器的元件的组，因此图2A和图2B中的每幅图示出了单个反相器的一些元件(而不是所有元件)。

参照图1、图2A和图2B，反相器可以包括下晶体管TR_L(例如，N型晶体管)和上晶体管TR_U(例如，P型晶体管)。下晶体管TR_L和上晶体管TR_U可以被构造为接收共同的输入INPUT并且可以被构造为输出共同的输出OUTPUT。尽管在图2A和图2B中未示出，但是可以在元件之间设置各种绝缘层(例如，图5A中的第一绝缘层42、第二绝缘层44和第三绝缘层46)用于这些元件之间的电隔离。

下晶体管TR_L可以连接到第一电源线P1，上晶体管TR_U可以连接到第二电源线P2。第一电源线P1可以连接到具有第一电压(例如，源电压)的第一电源。例如，第一电压可以是电接地电压。第二电源线P2可以连接到具有第二电压(例如，漏电压)的第二电源。如在此所使用的短语“元件A连接到元件B”(或类似语言)意味着元件A物理地和/或电气地连接到元件B。

在一些实施例中，如图2A中所示，第一电源线P1和第二电源线P2中的每条可以在第一方向X上延伸，并且可以在第二方向Y上彼此间隔开。第一方向X可以平行于基底(例如，图5A中的基底100)的表面，并且可以被称为第一水平方向。第二方向Y也可以平行于基底的表面，并且可以被称为第二水平方向。第一方向X可以横穿第二方向。在一些实施例中，第一方向X可以垂直于第二方向Y。如在此所使用的，“元件A在方向B上延伸”(或类似语言)意味着元件A在方向B上纵向地延伸。

下晶体管TR_L可以包括下有源区22_L以及位于下有源区22_L上的第一下源/漏区26_L1和第二下源/漏区26_L2。在一些实施例中，如图2A中所示，下有源区22_L可以在第一方向X上延伸。第一下源/漏区26_L1和第二下源/漏区26_L2可以接触下有源区22_L，并且可以在第一方向X上彼此间隔开。如在此所使用的“有源区”是指在晶体管导通时形成晶体管的沟道的区域。因此，“有源区”可以与“沟道区”互换。

第一下源/漏区26_L1可以通过第一电源过孔20电连接到第一电源线P1。在一些实施例中，第一电源过孔20可以接触第一电源线P1并且可以在第三方向Z上从第一电源线P1突出。第三方向Z可以垂直于第一方向X和第二方向Y两者，并且可以被称为竖直方向。在一些实施例中，如图2B中所示，第一电源过孔20可以接触第一下源/漏区26_L1。然而，在一些实施例中，第一电源过孔20和第一下源/漏区26_L1可以通过布线接触件(例如，图5A中的第一下布线接触件27_L1)电连接。

上晶体管TR_U可以包括上有源区22_U以及位于上有源区22_U上的第一上源/漏区26_U1和第二上源/漏区26_U2。在一些实施例中，如图2A中所示，上有源区22_U可以在第一方向X上延伸。第一上源/漏区26_U1和第二上源/漏区26_U2可以接触上有源区22_U，并且可以在第一方向X上彼此间隔开。

尽管图2A和图2B将下有源区22_L和上有源区22_U中的每个示出为具有特定形状的单个有源区，但是本发明构思不限于此。在一些实施例中，下有源区22_L和上有源区22_U中的每个可以包括在第三方向Z上堆叠的多个纳米片，并且下晶体管TR_L和上晶体管TR_U中的每个可以是多桥沟道场效应晶体管(MBCFET)。

第一上源/漏区26_U1可以通过竖直接触件28和第二电源过孔30电连接到第二电源线P2。在一些实施例中，可以省略竖直接触件28，并且第一上源/漏区26_U1可以接触第二电源过孔30。第二电源过孔30可以接触第二电源线P2并且可以在第三方向Z上从第二电源线P2突出。

在一些实施例中，如图2B中所示，第二电源过孔30可以接触第一上源/漏区26_U1。然而，在一些实施例中，第二电源过孔30和第一上源/漏区26_U1可以通过布线接触件(例如，图5A中的第一上布线接触件27_U1)电连接。

反相器还可以包括位于下有源区22_L和上有源区22_U上的栅极结构24。在一些实施例中，栅极结构24可以接触下有源区22_L和上有源区22_U两者，并且因此可以被下晶体管TR_L和上晶体管TR_U共用。栅极结构24的下部分可以位于第一下源/漏区26_L1与第二下源/漏区26_L2之间，并且可以被称为下栅极结构。栅极结构24的上部分可以位于第一上源/漏区26_U1与第二上源/漏区26_U2之间，并且可以被称为上栅极结构。尽管图2A示出了栅极结构24的下部分和上部分是单个栅极结构24的部分，但是本发明构思不限于此。在一些实施例中，栅极结构24的下部分和栅极结构24的上部分可以是彼此间隔开的单独的栅极结构。此外，尽管图2A将栅极结构24示出为单层，但是栅极结构24可以包括包含顺序地堆叠在下有源区22_L的表面和上有源区22_U的表面上的栅极绝缘体和栅电极的多个层。

栅极结构24可以通过下过孔32、第一金属过孔34_1和第一金属线36_1电连接到输入节点。第一金属线36_1可以如图2A中所示在第二方向Y上延伸，但是本发明构思不限于此。在一些实施例中，第一金属线36_1可以在第一方向X上延伸。在一些实施例中，可以省略下过孔32，并且栅极结构24可以接触第一金属过孔34_1。

第二下源/漏区26_L2和第二上源/漏区26_U2可以通过输出过孔10彼此电连接。在一些实施例中，输出过孔10可以接触第二下源/漏区26_L2和第二上源/漏区26_U2两者。在一些实施例中，第二上源/漏区26_U2可以通过布线接触件(例如，图5C中的第二上布线接触件27_U2)电连接到输出过孔10，并且第二下源/漏区26_L2可以通过布线接触件(例如，图5C中的第二下布线接触件27_L2)电连接到输出过孔10。

第二上源/漏区26_U2可以通过第二金属过孔34_2和第二金属线36_2电连接到输出节点。第二金属线36_2可以如图2B中所示在第二方向Y上延伸，但是本发明构思不限于此。在一些实施例中，第二金属线36_2可以在第一方向X上延伸。

图3是两个标准单元(例如，下标准单元SC_L和上标准单元SC_U)的示意性布局，每个标准单元包括图1的反相器。为了简化图示，图3仅示出了电源线(例如，第一电源线P1和第二电源线P2)以及过孔(输出过孔10以及第一电源过孔20和第二电源过孔30)。虚线表示单元边界。

参照图3，当在第二方向Y上彼此紧邻的下标准单元SC_L和上标准单元SC_U两者使它们的输出过孔10与它们之间的单元边界CB相邻时，必须在输出过孔10之间设置空间以用于它们之间的电隔离。下标准单元SC_L的输出过孔10和上标准单元SC_U的输出过孔10可以与单元边界CB间隔开。因此，在一些实施例中，标准单元之间的电源线(例如，第二电源线P2)的第一宽度W1可以比每个输出过孔10的第二宽度W2的两倍大。下标准单元SC_L的输出过孔10与上标准单元SC_U的输出过孔10之间的空间可以使下标准单元SC_L和上标准单元SC_U中的每个的单元高度H_CELL增大。

图4是根据本发明构思的一些实施例的包括多个标准单元的集成电路装置的示意性布局。为了简化图示，图4仅示出了电源线和过孔。图5A、图5B和图5C是根据本发明构思的一些实施例的分别沿着图4的线A-A'、线B-B'和线C-C'截取的剖视图。

参照图4，集成电路装置可以包括布置成多个行的多个标准单元(例如，第一标准单元SC1、第二标准单元SC2、第三标准单元SC3、第四标准单元SC4和第五标准单元SC5)，每个标准单元可以在第一方向X上延伸并且在第二方向Y上彼此间隔开。第一行可以包括第一标准单元SC1和第四标准单元SC4，在第二方向Y上与第一行紧邻的第二行可以包括第二标准单元SC2和第三标准单元SC3，并且在第二方向Y上也与第一行紧邻的第三行可以包括第五标准单元SC5。第一行可以设置在第二行与第三行之间。第一行可以接触第二行，并且第一行与第二行之间的界面限定单元边界CB。

在一些实施例中，第一标准单元SC1、第二标准单元SC2和第三标准单元SC3可以是相同种类的单元。例如，第一标准单元SC1、第二标准单元SC2和第三标准单元SC3中的每个可以包括图1、图2A和图2B中所示的反相器。第四标准单元SC4可以是2输入NOR门，第五标准单元SC5可以是包括多个输出的标准单元。

输出过孔10_1、10_2、10_3、10_4和10_5分别是第一标准单元SC1、第二标准单元SC2、第三标准单元SC3、第四标准单元SC4和第五标准单元SC5的输出过孔。根据本发明构思的一些实施例，在第二方向Y上彼此紧邻的两个标准单元中的仅一个标准单元可以使其输出过孔与二者之间的单元边界CB相邻，并且这些输出过孔可以如图4中所示沿着单元边界CB布置。

第一标准单元SC1和第三标准单元SC3在第二方向Y上彼此紧邻，并且仅第一标准单元SC1使其输出过孔10_1与位于第一标准单元SC1和第三标准单元SC3之间的单元边界CB相邻。第三标准单元SC3使其输出过孔10_3相邻于与第一标准单元SC1和第三标准单元SC3之间的单元边界CB相对的单元边界CB。因此，可以不将用于使第一标准单元SC1的输出过孔10_1与第三标准单元SC3的输出过孔10_3之间电隔离的附加空间设置为与第一标准单元SC1和第三标准单元SC3之间的单元边界CB相邻，并且可以使第一标准单元SC1和第三标准单元SC3中的每个的单元高度减小。根据本发明构思的一些实施例，标准单元(例如，第一标准单元SC1与第三标准单元SC3)之间的电源线(例如，第一电源线P1)的第三宽度W3可以比输出过孔(例如，10_1和10_3)中的每个的第二宽度W2的两倍窄。在一些实施例中，电源线的第三宽度W3可以等于输出过孔的第二宽度W2。

在一些实施例中，第一标准单元SC1的输出过孔10_1可以与第一标准单元SC1和第三标准单元SC3之间的单元边界CB叠置。在一些实施例中，如图4中所示，第一标准单元SC1的输出过孔10_1在第二方向Y上的中心可以与第一标准单元SC1和第三标准单元SC3之间的单元边界CB叠置。在一些实施例中，如图4中所示，布置在第二方向Y上的标准单元(例如，第一标准单元SC1、第三标准单元SC3和第五标准单元SC5)的输出过孔(例如，10_1、10_3和10_5)可以在第二方向Y上对齐。如在此所使用的短语“元件A与元件B叠置”(或类似语言)意味着存在与元件A和元件B两者相交的竖直线。此外，如在此所使用的短语“元件A在第二方向Y上的中心”(或类似语言)是指元件A的以第二方向Y为中心并在第一方向X上延伸的轴线。

仍然参照图4，集成电路装置可以包括由第一标准单元SC1和第三标准单元SC3共用的第一电源过孔20_13、由第二标准单元SC2和第四标准单元SC4共用的第一电源过孔20_24、第五标准单元SC5的第一电源过孔20_5、由第一标准单元SC1和第五标准单元SC5共用的第二电源过孔30_15、第二标准单元SC2的第二电源过孔30_2、第三标准单元SC3的第二电源过孔30_3以及第四标准单元SC4的第二电源过孔30_4。

在一些实施例中，如图4中所示，在第二方向Y上彼此紧邻的两行中的标准单元(例如，第一标准单元SC1和第二标准单元SC2)的电源过孔(例如，第一电源过孔20_13和20_24)可以在第一方向X上对齐，并且可以彼此间隔开集成电路装置的接触多晶间距(CPP)的两倍。此外，如图4中所示，同一行中的标准单元(例如，第二标准单元SC2和第三标准单元SC3)的电源过孔(例如，第二电源过孔30_2和30_3)可以在第一方向X上对齐，并且可以彼此间隔开集成电路装置的CPP的两倍。

在一些实施例中，可以省略第五标准单元SC5的第一电源过孔20_5中的一个，并且同一行中的标准单元的第一电源过孔可以彼此间隔开比2CPP长的距离。在一些实施例中，集成电路装置可以包括可以不被在第二方向Y上彼此紧邻的两个标准单元共用的至少一个电源过孔(例如，第二电源过孔30_4)。

第一标准单元SC1的第一电源过孔20_13可以与第一标准单元SC1的输出过孔10_1在第一方向X上间隔开第一距离，并且第二标准单元SC2的第一电源过孔20_24可以与第二标准单元SC2的输出过孔10_2在第二方向Y上间隔开第二距离。

参照图4和图5A，第一标准单元SC1和第三标准单元SC3可以设置在基底100上。如图5A中所示，第一电源线P1和第二电源线P2可以设置在基底100中，但是本发明构思不限于此。在一些实施例中，第一电源线P1和第二电源线P2可以设置在基底100的表面上，或者可以在第三方向Z上与基底100的表面间隔开。第一标准单元SC1可以接触第三标准单元SC3，并且第一标准单元SC1与第三标准单元SC3之间的界面可以限定单元边界CB。

第一标准单元SC1和第三标准单元SC3可以共用第一电源过孔20_13(也称为共用的第一电源过孔或共用第一电源过孔)和第一电源线P1(也称为共用的第一电源线或共用第一电源线)。第一电源过孔20_13可以与位于第一标准单元SC1和第三标准单元SC3之间的单元边界CB叠置。在一些实施例中，如图4和图5A中所示，第一电源过孔20_13在第二方向Y上的中心可以沿着第三方向Z与位于第一标准单元SC1和第三标准单元SC3之间的单元边界CB对齐。第一电源线P1还可以与位于第一标准单元SC1和第三标准单元SC3之间的单元边界CB叠置。在一些实施例中，如图4和图5A中所示，第一电源线P1在第二方向Y上的中心可以与位于第一标准单元SC1和第三标准单元SC3之间的单元边界CB叠置。

第一标准单元SC1的第一下源/漏区26_L1和第三标准单元SC3的第一下源/漏区26_L1可以通过第一下布线接触件27_L1电连接到第一电源过孔20_13。在一些实施例中，可以省略第一下布线接触件27_L1，并且第一标准单元SC1的第一下源/漏区26_L1和第三标准单元SC3的第一下源/漏区26_L1中的每个可以接触第一电源过孔20_13。

第一标准单元SC1可以包括与第五标准单元SC5共用的第二电源过孔30_15。为了简化图示，在图5A中未示出第五标准单元SC5的元件。第一标准单元SC1的第一上源/漏区26_U1可以通过第一上布线接触件27_U1电连接到第二电源过孔30_15。第三标准单元SC3可以包括可通过第一上布线接触件27_U1电连接到第三标准单元SC3的第一上源/漏区26_U1的第二电源过孔30_3。在一些实施例中，可以省略第一标准单元SC1的第一上布线接触件27_U1和第三标准单元SC3的第一上布线接触件27_U1，并且第一标准单元SC1的第一上源/漏区26_U1和第三标准单元SC3的第一上源/漏区26_U1可以分别接触第二电源过孔30_15和30_3。

第二电源过孔30_15和30_3中的每个可以与单元边界CB叠置。在一些实施例中，如图5A中所示，第二电源过孔30_15和30_3中的每个在第二方向Y上的中心可以沿着第三方向Z与相应的单元边界CB对齐。

第一标准单元SC1和第三标准单元SC3还可以包括第一绝缘层42、第二绝缘层44和第三绝缘层46，以使其中的元件(例如，第一上布线接触件27_U1)电隔离。

参照图5B，第一标准单元SC1和第三标准单元SC3中的每个的栅极结构24可以包围下有源区22_L和上有源区22_U。第一标准单元SC1和第三标准单元SC3中的每个可以包括可电连接到栅极结构24的第一金属过孔34_1。第一标准单元SC1的栅极结构24和第三标准单元SC3的栅极结构24可以通过第一绝缘层42、第二绝缘层44和第三绝缘层46彼此电隔离。

参照图5C，第一标准单元SC1和第三标准单元SC3中的每个可以包括通过输出过孔10_1和10_3彼此电连接的第二下源/漏区26_L2和第二上源/漏区26_U2。第二下源/漏区26_L2和第二上源/漏区26_U2可以分别通过第二下布线接触件27_L2和第二上布线接触件27_U2电连接到输出过孔10_1或输出过孔10_3。然而，在一些实施例中，可以省略第二下布线接触件27_L2和第二上布线接触件27_U2，并且第二下源/漏区26_L2和第二上源/漏区26_U2可以接触输出过孔10_1或输出过孔10_3。第一标准单元SC1和第三标准单元SC3中的每个还可以包括电连接到第二上布线接触件27_U2的第二金属过孔34_2。

参照图4和5C，第一标准单元SC1是包括与第一标准单元SC1的第一电源过孔20_13相邻的输出过孔10_1的第一类型标准单元。在一些实施例中，如图5C中所示，第一标准单元SC1的输出过孔10_1可以与第一电源线P1叠置，并且可以与第一标准单元SC1和第三标准单元SC3之间的单元边界CB叠置。相反，第三标准单元SC3是包括与第三标准单元SC3的第二电源过孔30_3相邻的输出过孔10_3的第二类型标准单元。第二电源过孔30_3可以与第二电源线P2叠置，并且可以与同第一标准单元SC1和第三标准单元SC3之间的单元边界CB相对的单元边界CB叠置。第二标准单元SC2也可以是包括与第二标准单元SC2的第二电源过孔30_2相邻的输出过孔10_2的第二类型标准单元。

根据本发明构思的一些实施例，不同类型的标准单元(例如，第一标准单元SC1和第三标准单元SC3)可以被放置在沿单元高度方向(例如，第二方向Y)彼此紧邻的两行中，因此不同类型的标准单元的输出过孔可以在单元高度方向上彼此间隔开。

图6是根据本发明构思的一些实施例的包括多个标准单元的集成电路装置的示意性布局。为了简化图示，图6仅示出了电源线和过孔。除了同一行中的两个电源过孔之间的距离之外，图6中所示的集成电路装置可以类似于在此参照图4、图5A、图5B和图5C讨论的集成电路装置。参照图6，在一些实施例中，同一行中的标准单元的两个电源过孔(例如，第一电源过孔20_13和20_24或者第二电源过孔30_3和30_2)可以在第一方向X上彼此间隔开集成电路装置的接触多晶间距(CPP)的三倍。

图7是根据本发明构思的一些实施例的包括多个标准单元的集成电路装置的示意性布局。为了简化图示，图7仅示出了电源线和过孔。除了第二电源过孔的位置之外，图7中所示的集成电路装置可以类似于在此参照图4、图5A、图5B和图5C讨论的集成电路装置。图8是根据本发明构思的一些实施例的沿着图7的线D-D'截取的剖视图。

参照图7和图8，每个标准单元可以包括第一电源过孔(例如，第一电源过孔20_13)和与每个标准单元的第一电源过孔叠置的第二电源过孔(例如，第二电源过孔30_13)。第一标准单元SC1和第三标准单元SC3可以共用第二电源过孔30_13(也称为共用的第二电源过孔或共用第二电源过孔)和第三金属过孔34_3(也称为共用的第三金属过孔或共用第三金属过孔)。第一标准单元SC1的第一上源/漏区26_U1和第三标准单元SC3的第一上源/漏区26_U1可以通过共用的第二电源过孔30_13和共用的第三金属过孔34_3电连接到具有第二电压(例如，漏电压)的第二电源线P2。第二电源过孔30_13可以与第一标准单元SC1和第三标准单元SC3之间的单元边界CB叠置。在一些实施例中，如图7和图8中所示，第二电源过孔30_13在第二方向Y上的中心可以与第一标准单元SC1和第三标准单元SC3之间的单元边界CB叠置。

根据本发明构思的一些实施例，集成电路装置可以包括与单个高度标准单元相比具有更宽的沟道宽度的双倍高度标准单元。

图9是根据一些实施例的具有双倍高度的反相器的电路图，图10是根据本发明构思的一些实施例的包括多个标准单元的集成电路装置的示意性布局。为了简化图示，图10仅示出了电源线和过孔。图11A和图11B是根据本发明构思的一些实施例的分别沿着图10的线E-E'和线F-F'截取的剖视图。除了双倍高度标准单元DSC位于第一标准单元SC1和第三标准单元SC3的位置中之外，图10、图11A和图11B中所示的集成电路装置可以类似于在此参考图4、图5A、图5B和图5C描述的集成电路装置。

在一些实施例中，图10中的双倍高度标准单元DSC可以是图9的反相器。参照图9，反相器可以包括第一反相器INV1和第二反相器INV2。第一反相器INV1可以包括作为上晶体管的第一P型晶体管PTR_1和作为下晶体管的第一N型晶体管NTR_1。第二反相器INV2可以包括作为上晶体管的第二P型晶体管PTR_2和作为下晶体管的第二N型晶体管NTR_2。第一反相器INV1和第二反相器INV2可以被构造为接收共同的输入INPUT并且可以被构造为输出共同的输出OUTPUT。

参照图10，双倍高度标准单元DSC的第一反相器INV1可以位于放置有第二标准单元SC2的行中，并且双倍高度标准单元DSC的第二反相器INV2可以位于放置有第四标准单元SC4的行中。

参照图11A，第一电源过孔20_1可以电连接到第一反相器INV1的第一下源/漏区26_L1和第二反相器INV2的第一下源/漏区26_L1。参照图11B，输出过孔10_1可以电连接到第一反相器INV1的第二下源/漏区26_L2和第二上源/漏区26_U2以及第二反相器INV2的第二下源/漏区26_L2和第二上源/漏区26_U2。

将理解的是，本发明构思也可应用于具有各种高度的标准单元(例如，三倍高度标准单元或四倍高度标准单元)。

图12A和图12B是根据本发明构思的一些实施例的分别沿着图10的线E-E'和线F-F'截取的剖视图。参照图9、图10、图12A和图12B，双倍高度标准单元DSC是垂直沟道器件。双倍高度标准单元DSC的在第二绝缘层44上方的部分可以对应于第一P型晶体管PTR_1和第二P型晶体管PTR_2。双倍高度标准单元DSC的在第二绝缘层44下方的部分可以对应于第一N型晶体管NTR_1和第二N型晶体管NTR_2。双倍高度标准单元DSC可以包括在第二方向Y上延伸的上沟道区322_U和在第二方向Y上延伸的下沟道区322_L。上沟道区322_U和下沟道区322_L两者可以与第一电源线P1交叉。上沟道区322_U的第一部分可以是第一P型晶体管PTR_1的沟道区，并且上沟道区322_U的第二部分可以是第二P型晶体管PTR_2的沟道区。下沟道区322_L的第一部分可以是第一N型晶体管NTR_1的沟道区，并且下沟道区322_L的第二部分可以是第二N型晶体管NTR_2的沟道区。

在一些实施例中，第一N型晶体管NTR_1和第二N型晶体管NTR_2可以包括单个第一下源/漏区326_L1。第一下源/漏区326_L1可以通过第一电源过孔20_1电连接到第一电源线P1。在一些实施例中，第一电源过孔20_1可以接触第一电源线P1和第一下源/漏区326_L1。

在一些实施例中，第一P型晶体管PTR_1和第二P型晶体管PTR_2中的每个可以包括位于上沟道区322_U上的第一上源/漏区326_U1。在一些实施例中，第一上源/漏区326_U1可以接触上沟道区322_U。每个第一上源/漏区326_U1可以通过第一上布线接触件327_U1电连接到第二电源过孔(例如，30_1或30_15)。在一些实施例中，可以省略第一上布线接触件327_U1，并且每个第一上源/漏区326_U1可以接触第二电源过孔(例如，30_1或30_15)。

双倍高度标准单元DSC可以包括在上沟道区322_U下方并且电连接到上沟道区322_U的第二上源/漏区326_U2。在一些实施例中，第二上源/漏区326_U2可以接触上沟道区322_U。双倍高度标准单元DSC还可以包括在下沟道区322_L上方并且电连接到下沟道区322_L的第二下源/漏区326_L2。在一些实施例中，第二下源/漏区326_L2可以接触下沟道区322_L。第二上源/漏区326_U2和第二下源/漏区326_L2中的每个可以在第一方向X上延伸。

参照图12B，第二上源/漏区326_U2和第二下源/漏区326_L2中的每个可以电连接到输出过孔10_1。输出过孔10_1可以接触第二上源/漏区326_U2和第二下源/漏区326_L2。在一些实施例中，如图12B中所示，输出过孔10_1可以包围第二上源/漏区326_U2和第二下源/漏区326_L2。

在此参照附图描述了示例实施例。在不脱离本公开的精神和教导的情况下，许多不同的形式和实施例是可以的，因此本公开不应被解释为限于在此阐述的示例实施例。相反，这些示例实施例被提供为使得本公开将是彻底且完整的，并且将向本领域技术人员传达公开的范围。在附图中，为了清楚起见，可能夸大了层和区域的尺寸和相对尺寸。同样的附图标记始终指同样的元件。

在此参照作为理想化实施例的示意性图示和示例实施例的中间结构的剖视图描述了本发明构思的示例实施例。如此，由于例如制造技术和/或公差引起的图示的形状的变化将是预期的。因此，本发明构思的示例实施例不应被解释为限于在此示出的特定形状，而是包括由例如制造引起的形状上的偏差。

除非另有定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，术语(诸如在常用词典中定义的术语)应该被解释为具有与其在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于正式的含义来进行解释，除非在此明确地如此定义。

在此使用的术语仅出于描述特定实施例的目的，并不意图对本发明构思进行限制。如在此所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(一种)”和“所述(该)”也意图包括复数形式。将进一步理解的是，术语“包含”、“包括”和/或它们的变型用在本说明书时说明存在所陈述的特征、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其它特征、步骤、操作、元件、组件和/或它们的组。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。

将理解的是，尽管在此可以使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离本发明构思的教导的情况下，第一元件可以被命名为第二元件。

以上公开的主题被认为是说明性的而非限制性的，并且所附权利要求意图覆盖落入发明构思的真实精神和范围内的所有这样的修改、增强和其它实施例。因此，在法律允许的最大程度上，范围将由权利要求及其等同物的最广泛的允许的解释来确定，并且不应受前述详细描述的约束或限制。