具体实施方式

由背景技术可知，通孔通常用于实现不同金属层之间或金属层与衬底的导通，随着半导体器件的关键尺寸不断变小，通孔的节距也一直在缩小，通孔尺寸过小会导致通孔的电阻急剧增大，同时也会产生通孔与金属层无法对准的问题；但是，如果增加通孔的尺寸，可能会造成通孔与互连金属层相邻的金属层之间桥接，导致短路现象的发生，从而对半导体结构的性能产生不利影响。

为了解决上述问题，本发明提供了一种半导体结构的形成方法，刻蚀非互连区的第一金属层，使非互连区的第一金属层的顶部表面低于互连区的第一金属层的顶部表面，然后在非互连区的第一金属层上形成绝缘层，通过绝缘层来隔离后续在通孔中形成的第二金属层和非互连区的第一金属层，即使通孔底部尺寸较大，通孔同时跨越互连区的第一金属层和非互连区的第一金属层时，也不会发生第二金属层和非互连区的第一金属层之间导通造成短路的现象，从而有利于提高半导体结构的性能。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图10是本发明一实施例中半导体结构的形成方法各步骤对应的结构示意图。

参考图1，提供基底100，所述基底100包括互连区101和非互连区102，且所述基底100内具有若干分立的第一金属层200。

所述互连区101的第一金属层200用于与后续形成的上层通孔以及上层金属层形成金属互连结构，所述非互连区102的所述第一金属层200后续不用于形成金属互连结构，但是所述非互连区102的所述第一金属层200有益于降低后段工艺刻蚀和化学机械研磨过程中由于图案密度不一致造成的图案负载效应，且非互连区的第一金属层还可以用于测试第一金属层与其下层金属层之间的电连接特性。

所述基底100为后续工艺提供工艺操作基础。

根据实际工艺情况，所述基底100中可以形成有功能结构，例如：所述基底100内可以形成有MOS场效应晶体管等半导体器件，还可以形成有底层互连结构或电阻结构等。

本实施例中，所述基底100中形成有底层介质层110，所述第一金属层200位于所述底层介质层110内。

所述底层介质层110用于使所述第一金属层200之间相互绝缘。本实施例中，所述底层介质层110为低k介质材料(低k介质材料指相对介电常数大于或等于2.6、小于等于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)，从而可以有效地降低所述第一金属层200之间的寄生电容，进而减小后段RC延迟。

所述底层介质层110的材料可以是SiOH、SiOCH、或SiOC。本实施例中，所述底层介质层110的材料为超低k介质材料，所述超低k介质材料为含有孔洞的SiOCH。

在其他实施例中，所述底层介质层的材料还可以是氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、氮化铝或氧化铝等材料。

所述第一金属层200用于与待形成的互连结构实现电连接，也可以用于与外部电路实现电连接。本实施例中，位于所述互连区101的所述第一金属层200用于与待形成的通孔实现电连接。

本实施例中，相邻的两个所述第一金属层200不同时形成与通孔的电连接。

本实施例中，所述第一金属层200在所述底层介质层110中的排布间距不相等，相邻所述第一金属层200之间具有最小间距；所述第一金属层200的尺寸不相等，所述底层介质层110中的第一金属层200具有最小尺寸。

参考图1，本实施例中，相邻所述第一金属层200的间距指沿第一金属层200的排布方向上，相邻第一金属层200之间的距离D；所述第一金属层200的尺寸指沿第一金属层200的排布方向上，所述第一金属层200的宽度W。

本实施例中，在所述底层介质层110内形成第一金属层200的步骤包括：利用光刻和刻蚀工艺在所述底层介质层110内形成若干平行排布的金属槽(未图示)；在所述金属槽中填充满第一金属材料(未图示)，所述第一金属材料还覆盖所述底层介质层110的表面；对所述第一金属材料进行平坦化处理，直至所述第一金属材料的顶部表面与所述底层介质层110的顶部表面齐平，形成第一金属层200。

本实施例中，所述第一金属层200的顶部表面与所述基底100的顶部表面齐平；在其它实施例中，所述第一金属层200的顶部表面还可以高于所述基底100的顶部表面。

所述第一金属层200的材料包括Cu、Co、Ru、Al、Ag、Au和W的其中一种或多种。本实施例中，所述第一金属层200的材料为Cu。

形成所述第一金属层200的方法包括化学气相沉积法或物理气相沉积法或电镀法。本实施例中，形成所述第一金属层200的方法为电镀法。

本实施例中，在所述金属槽中填充第一金属材料之前，还包括：在所述金属槽的底部和侧壁表面形成第一阻挡层210；在所述第一阻挡层210表面形成第一种子层220。

所述第一阻挡层210可以防止金属槽中导电材料扩散到邻近的介质层中，所述第一阻挡层210的材料包括TiN、Ti、TaN、Ta、WC、Co和Ru中的至少一种；本实施例中，所述第一阻挡层210的材料为氮化钛。

形成所述第一阻挡层210的方法包括化学气相沉积法、物理气相沉积法或原子层沉积法；本实施例中，形成所述第一阻挡层210的方法为原子层沉积法。

所述第一种子层220的材料包括Ti、Ta、Co和Ru中的至少一种，从而有助于后续第一金属层的形成作准备，有利于形成与所述第一种子层220紧密粘结的第一金属层，改善互连结构的电迁移。本实施例中，所述第一种子层220的材料为Ti。

形成所述第一种子层220的方法包括化学气相沉积法或物理气相沉积法。本实施例中，形成所述第一种子层220的方法为化学气相沉积法。

参考图2，刻蚀所述非互连区102的所述第一金属层200，直至所述非互连区102的所述第一金属层200的顶部表面低于所述互连区101的所述第一金属层200的顶部表面。

本实施例中，由于所述互连区101的所述第一金属层200的顶部表面与基底100的顶部表面齐平，刻蚀所述非互连区102的所述第一金属层200后，使其顶部表面低于所述基底100的顶部表面，具体为低于所述底层介质层110的顶部表面。

本实施例中，刻蚀所述非互连区102的所述第一金属层200的步骤包括：在所述底层介质层110和所述第一金属层200表面沉积掩膜层(未图示)；图形化所述掩膜层，暴露出所述非互连区102的所述第一金属层200的顶部表面；以图形化的掩膜层为掩膜，回刻蚀被暴露的所述第一金属层200，直至所述非互连区102的所述第一金属层200的顶部表面低于所述互连区101的所述第一金属层200的顶部表面，以形成刻蚀凹槽201。

本实施例中，图形化所述掩膜层的方法为，增加暴露所述非互连区102的所述第一金属层200的光罩(未图示)，以所述光罩为掩膜，图形化所述掩膜层。

在其它实施例中，也可以不新制作一张光罩，而是利用后续形成通孔的光罩，形成的通孔的光罩覆盖所述非互连区的第一金属层，所述掩膜层采用负性光刻胶，图形化后形成暴露出所述非互连区的第一金属层的掩膜层。

本实施例中，所述掩膜层为单层结构，所述掩膜层为光刻胶；在其它实施例中，所述掩膜层也可以是多层结构，包括硬掩膜层以及位于硬掩膜层上的光刻胶层。

本实施例中，形成所述凹槽201后，去除所述光刻胶层；在其它实施例中，可以在凹槽内形成绝缘层后再去除所述光刻胶层。

所述刻蚀凹槽201的深度范围为2nm～8nm，如果所述刻蚀凹槽201的深度大于8nm，则导致所述第一金属层的阻值升高；如果所述刻蚀凹槽201的深度小于2nm，后续在所述刻蚀凹槽中形成的绝缘层太薄，无法很好地起到隔离作用。

本实施例中，刻蚀所述非互连区102的所述第一金属层200的方法为干法刻蚀工艺；在其他实施例中，还可以采用湿法刻蚀工艺刻蚀所述第一金属层200。

本实施例中，刻蚀所述第一金属层200的刻蚀气体包括含氟气体或者含氯气体中的一种或多种组合，例如CF₄、C₂F₂气体的组合。

本实施例中，当所述非互连区102的所述第一金属层200与所述互连区101的所述第一金属层200之间的间距小于或等于第一金属层200的最小尺寸时，刻蚀满足这一条件的所述非互连区102的所述第一金属层200。

这是因为所述第一金属层200的最小尺寸通常是目前光刻工艺所能达到的最小精度，当所述非互连区102的第一金属层200与所述互连区101的第一金属层200的间距大于最小尺寸时，形成通孔的过程中，通孔一般不会偏移至相邻的第一金属层上，非互连区的第一金属层不会与相邻的所述互连区101的所述第一金属层200上的通孔相接触，所以可以不刻蚀间距较大的非互连区102的第一金属层200。

在其他实施例中，也可以刻蚀全部的所述非互连区102的所述第一金属层200，或者刻蚀与所述互连区101相邻的所述非互连区102的所述第一金属层200。

形成所述刻蚀凹槽201后，在所述刻蚀凹槽201内形成绝缘层，所述绝缘层的顶部表面与所述互连区101的所述第一金属层200的顶部表面齐平。

具体形成所述绝缘层的步骤包括：

参考图3，在所述非互连区102的所述第一金属层200上沉积绝缘材料层300，所述绝缘材料层300还覆盖所述基底100和所述互连区101的所述第一金属层200表面。

本实施例中，具体为在所述刻蚀凹槽201内沉积绝缘材料层300，所述绝缘材料层300还覆盖所述底层介质层110和未被刻蚀的第一金属层200的表面。

所述绝缘材料层300的材料包括Al₂O₃、AlN、HfO₂、Ta₂O₅、SiO₂、SiN、SiOC、SiON、SiC、SiCN和C的其中一种或多种。本实施例中，所述绝缘材料层300的材料为Al₂O₃。

本实施例中，沉积所述绝缘材料层300的方法为化学气相沉积法；在其它实施例中，还可以采用物理气相沉积法形成所述绝缘材料层300。

参考图4，对所述绝缘材料层300进行化学机械研磨，直至所述绝缘材料层300的顶部表面与所述互连区101的所述第一金属层200的顶部表面齐平，在所述刻蚀凹槽201内形成绝缘层310。

本实施例中，所述绝缘层310的顶部表面与所述基底100的顶部表面齐平，具体为与所述底层介质层110的顶部表面齐平。

本实施例中，由于只刻蚀了与互连区101的第一金属层200间距小于或等于第一金属层200的最小尺寸的所述非互连区102的所述第一金属层200，因此，所述绝缘层310位于与互连区101的第一金属层200间距小于第一金属层200的最小尺寸的所述非互连区102的所述第一金属层200上。

在另一实施例中，形成所述凹槽201后，先不去除所述光刻胶层，在所述凹槽201内沉积绝缘材料层，所述绝缘材料层还覆盖所述光刻胶层的表面；采用灰化工艺去除所述光刻胶层，同时去除所述光刻胶层表面的绝缘材料层，从而在凹槽内形成绝缘层。

参考图5，形成绝缘层310后，在所述基底100、所述第一金属层200以及所述绝缘层310表面形成刻蚀停止层320。

本实施例中，具体为在所述底层介质层110、所述第一金属层200以及所述绝缘层310表面形成刻蚀停止层320。

所述刻蚀停止层320后续起到刻蚀阻挡作用，后续刻蚀层间介质层形成通孔的刻蚀工艺对所述刻蚀停止层320的刻蚀速率较小，从而起到刻蚀停止作用，防止对底层介质层110或第一金属层200造成过刻蚀。并且，后续刻蚀所述刻蚀停止层320的刻蚀工艺对所述第一金属层200的刻蚀速率小，从而进一步避免对所述第一金属层200造成刻蚀损伤。

所述刻蚀停止层320的材料包括Al₂O₃、AlN、HfO₂、Ta₂O₅、SiO₂、SiN、SiOC、SiON、SiC、SiCN和C的其中一种或多种，且所述刻蚀停止层320的材料与所述绝缘层310的材料不同。本实施例中，所述刻蚀停止层320的材料为AlN。

所述刻蚀停止层320的材料与所述绝缘层310的材料具有刻蚀选择比，后续在刻蚀所述刻蚀停止层320时，防止对所述绝缘层310造成损伤，可以保证所述绝缘层310的隔离作用，有利于提高半导体结构的性能。

本实施例中，形成所述刻蚀停止层320的方法为化学气相沉积法；在其它实施例中，还可以采用物理气相沉积法或原子层沉积工艺形成所述刻蚀停止层。

继续参考图5，在所述刻蚀停止层320上形成层间介质层400。

所述层间介质层400用于使后续形成的互连结构之间相互绝缘。

本实施例中，所述层间介质层400的材料为超低k介质材料，所述超低k介质材料为含有孔洞的SiOCH。对所述层间介质层400材料的描述可参考前述对所述底层介质层110的相应描述，本实施例在此不再赘述。

形成所述层间介质层400后，在所述层间介质层400内形成通孔，所述通孔暴露出所述互连区101的所述第一金属层200的顶部表面。

本实施例中，还在所述层间介质层400内形成沟槽，所述沟槽的底部与所述通孔的顶部相连通；在其他实施例中，也可以只形成通孔。

本实施例中，所述通孔和所述沟槽同时形成，具体步骤包括：

参考图6，在所述层间介质层400上形成具有沟槽图案的第一掩膜层。

具体的，在所述层间介质层400上依次形成第一硬掩膜层401、金属硬掩膜层402、第一抗反射层(未图示)、图形化的第一光刻胶层(未图示)；以所述图形化的第一光刻胶层为掩膜，刻蚀所述第一抗反射层、金属硬掩膜层402，形成开口，所述开口定义待形成的沟槽的位置和尺寸；去除所述图形化的第一光刻胶层和所述第一抗反射层。

本实施例中，本实施例中，所述第一硬掩膜层401的材料为碳化硅；在其它实施例中，所述第一硬掩膜层401的材料还可以是氮化硅等材料。

本实施例中，形成所述第一硬掩膜层401的方法为化学气相沉积法；在其它实施例中，还可以采用物理气相沉积法或原子层沉积法形成所述第一硬掩膜层。

本实施例中，所述金属硬掩膜层402的材料为氮化钛；在其它实施例中，所述金属硬掩膜层的材料还可以是氮化钽、钛和钽中的一种或多种组合。

本实施例中，形成所述金属硬掩膜层402的方法为化学气相沉积法；在其它实施例中，还可以采用物理气相沉积法或原子层沉积法形成所述金属硬掩膜层。

参考图7，在所述第一掩膜层上形成具有通孔图案的第二掩膜层，所述通孔的图案位于所述沟槽的图案中。

具体的，在暴露出的所述第一硬掩膜层401以及所述金属硬掩膜层402上依次沉积第二抗反射层403、第二硬掩膜层404以及第二光刻胶层(未图示)；图形化所述第二光刻胶层，形成图形化的第二光刻胶层405，定义出通孔的位置和尺寸。

参考图8，以所述图形化的第二光刻胶层405为掩膜，刻蚀所述第二硬掩膜层404、第二抗反射层403、第一硬掩膜层401以及层间介质层400，在层间介质层400内形成一定深度的部分通孔，剩余待刻蚀的所述层间介质层400的厚度与待形成的沟槽的深度相等，以便于后续同时刻蚀形成沟槽和通孔。

参考图9，形成第一深度的部分通孔后，去除所述第二掩膜层。本实施例中，具体为去除所述图形化的第二光刻胶层405、所述第二硬掩膜层404以及所述第二抗反射层403。

继续参考图9，以所述第一掩膜层为掩膜刻蚀所述层间介质层400和所述刻蚀停止层320，以形成通孔410和沟槽420。

本实施例中，具体为以所述金属硬掩膜层402为掩膜，刻蚀所述第一硬掩膜层401以及所述层间介质层400，并使用等离子体刻蚀工艺刻蚀所述刻蚀停止层320，直至露出所述互连区101的所述第一金属层200的顶部表面，在所述层间介质层400内形成通孔410和沟槽420。

所述沟槽420的底部与所述通孔410的顶部相连通，且所述沟槽420的底部尺寸大于所述通孔410的顶部尺寸。

在其它实施例中，也可以采用先通孔后沟槽或先沟槽后通孔的方式形成所述通孔和沟槽。

所述通孔410的底部尺寸大于等于所述互连区101的所述第一金属层200的顶部尺寸。

本实施例中，所述通孔410的底部尺寸大于等于所述互连区101的所述第一金属层200的顶部尺寸，有利于形成通孔410时提高所述通孔410与互连区101的第一金属层200的对准精度，还可以减小互连结构的电阻，提高半导体结构的性能。

在本实施例中，所述通孔410的底部尺寸小于等于所述互连区101的所述第一金属层300的顶部尺寸、所述第一金属层200的最小尺寸以及相邻所述第一金属层200之间的最小间距之和，在绝缘层310只位于与所述互连区101的所述第一金属层200的间距小于等于第一金属层200的最小尺寸的所述非互连区102的所述第一金属层200上的情况下，可以保证通孔410不会跨到其他相邻的所述非互连区102的所述第一金属层200上，从而避免桥接现象的发生，有利于半导体结构的性能。

所述通孔410可以位于与其互连的所述互连区101的第一金属层200上，也可以同时位于所述互连区101的第一金属层200以及邻近的底层介质层110上，或者还可以同时位于所述互连区101的第一金属层200、所述底层介质层110以及与其相邻的所述非互连区102的所述第一金属层200上。

本实施例中，所述通孔410同时位于所述互连区101的第一金属层200、所述底层介质层110以及与其相邻的所述非互连区102的所述第一金属层200上，且所述非互连区102的所述第一金属层200与所述互连区101的所述第一金属层200的间距小于第一金属层200的最小尺寸，由于所述非互连区102的所述第一金属层200上形成有绝缘层310，所述绝缘层310隔离了后续在所述通孔410中形成的第二金属层和所述非互连区102的所述第一金属层200，防止造成短路现象，从而有利于提高半导体结构的性能。

参考图10，去除所述金属硬掩膜层302和所述第一硬掩膜层301；在所述通孔410中形成第二金属层500。

本实施例中，还在所述沟槽420中形成所述第二金属层500，所述第二金属层500的顶部表面与所述层间介质层400的顶部表面齐平。

本实施例中，形成所述第二金属层500的步骤包括：在所述通孔410和所述沟槽420中填充满所述第二金属材料层(未图示)，所述第二金属材料层还覆盖所述层间介质层400的表面；对所述第二金属材料层进行化学机械研磨，直至露出所述层间介质层400的表面，形成所述第二金属层500。

所述第二金属层500的材料包括Cu、Co、Ru、Al、Ag、Au和W的其中一种或多种。本实施例中，所述第二金属层500的材料为Cu。

形成所述第二金属层500的方法包括化学气相沉积法或物理气相沉积法或电镀法。本实施例中，形成所述第二金属层500的方法为电镀法。

本实施例中，在填充所述第二金属材料层之前，还包括：在所述通孔410底部和侧壁表面以及所述沟槽420底部和侧壁表面形成第二阻挡层510；在所述第二阻挡层510表面形成第二种子层520。

本实施例中，所述第二阻挡层510的作用、材料以及形成方法可参考前述第一阻挡层的描述，在此不再赘述；所述第二种子层520的作用、材料以及形成方法可参考前述第一种子层的描述，在此不再赘述。

相应的，本发明实施例还提供采用上述形成方法形成的一种半导体结构。

参考图10，所述半导体结构包括：基底100，所述基底100包括互连区101和非互连区102，且所述基底100内具有若干分立的第一金属层200，所述非互连区102的所述第一金属层200的顶部表面低于所述互连区101的所述第一金属层200的顶部表面；绝缘层310，位于所述非互连区102的所述第一金属层200上，且所述绝缘层310顶部表面与所述互连区101的所述第一金属层200顶部表面齐平；层间介质层400，位于部分所述基底100、所述非互连区的第一金属层200以及所述绝缘层310上；通孔410，位于所述层间介质层400内，且所述通孔410暴露出所述互连区101的所述第一金属层200的顶部表面。

本实施例中，所述基底100中形成有底层介质层110，所述第一金属层200位于所述底层介质层110内。

所述底层介质层110的材料可以是SiOH、SiOCH、或SiOC。本实施例中，所述底层介质层110的材料为超低k介质材料，所述超低k介质材料为含有孔洞的SiOCH。

所述第一金属层200的材料包括Cu、Co、Ru、Al、Ag、Au和W的其中一种或多种。本实施例中，所述第一金属层200的材料为Cu。

本实施例中，所述绝缘层310只位于与互连区101的第一金属层200间距小于第一金属层200的最小尺寸的所述非互连区102的所述第一金属层200上。

在其它实施例中，所述绝缘层310也可以位于全部所述非互连区102的所述第一金属层200上，或者位于与所述互连区101相邻的所述非互连区102的所述第一金属层200上。

所述绝缘材料层300的材料包括Al₂O₃、AlN、HfO₂、Ta₂O₅、SiO₂、SiN、SiOC、SiON、SiC、SiCN和C的其中一种或多种。本实施例中，所述绝缘材料层300的材料为Al₂O₃。

所述层间介质层400的材料可以是SiOH、SiOCH、或SiOC。本实施例中，所述层间介质层400的材料为超低k介质材料，所述超低k介质材料为含有孔洞的SiOCH。

所述通孔410的底部尺寸大于等于所述互连区101的所述第一金属层200的顶部尺寸。

所述通孔410可以位于与其互连的所述互连区101的第一金属层200上，也可以同时位于所述互连区101的第一金属层200以及邻近的底层介质层110上，或者还可以同时位于所述互连区101的第一金属层200、所述底层介质层110以及与其相邻的所述非互连区102的所述第一金属层200上。

本实施例中，所述通孔410同时位于所述互连区101的第一金属层200、所述底层介质层110以及与其相邻的所述非互连区102的所述第一金属层200上，且所述非互连区102的所述第一金属层200与所述互连区101的所述第一金属层200的间距小于第一金属层200的最小尺寸。

参考图10，所述半导体结构还包括：刻蚀停止层320，位于部分所述底层介质层110、所述非互连区的第一金属层200以及所述绝缘层310表面。

所述刻蚀停止层320的材料包括Al₂O₃、AlN、HfO₂、Ta₂O₅、SiO₂、SiN、SiOC、SiON、SiC、SiCN和C的其中一种或多种，且所述刻蚀停止层320的材料与所述绝缘层310的材料不同。本实施例中，所述刻蚀停止层320的材料为AlN。

参考图10，所述半导体结构还包括：沟槽420，所述沟槽420位于所述层间介质层400内，且所述沟槽420底部与所述通孔410顶部相连通，所述沟槽420的底部尺寸大于所述通孔410的顶部尺寸。

参考图10，所述半导体结构还包括：第二金属层500，所述第二金属层500位于所述通孔410和所述沟槽420内，所述第二金属层500的顶部表面与所述层间介质层400的顶部表面齐平。

所述第二金属层500的材料包括Cu、Co、Ru、Al、Ag、Au和W的其中一种或多种。本实施例中，所述第二金属层500的材料为Cu。

本发明实施例提供的半导体结构，通过在所述非互连区102的所述第一金属层200上形成绝缘层310，在通孔410底部尺寸扩大的情况下，即使所述通孔410同时横跨所述互连区101的所述第一金属层200和所述非互连区102的所述第一金属层200，所述绝缘层310可以隔离所述非互连区102的所述第一金属层200和所述通孔410内的第二金属层500，避免发生桥接现象，解决了短路问题的发生，从而有利于提高半导体结构的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。