具体实施方式

为了便于本领域普通技术人员理解和实施本发明，下面结合附图与实施例对本发明进一步的详细描述，应当理解，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。本领域技术人员可利用这些实施例或其他实施例所描述的细节及其他可以利用的结构，逻辑和电性变化，在没有离开本发明的精神与范围之下以实施发明。

本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。且实施例中图式标号的部分重复，系为了简化说明，并非意指不同实施例之间的关联性。其中，图示和说明书中使用的相同的元件编号系表示相同或类似的元件。本说明书的图示为简化的形式且并未以精确比例绘制。为清楚和方便说明起见，方向性用语(例如顶、底、上、下以及对角)系针对伴随的图示说明。而以下说明所使用的方向性用语在没有明确使用在以下所附的申请专利范围时，并非用来限制本发明的范围。

再者，在说明本发明一些实施例中，说明书以特定步骤顺序说明本发明的方法以及(或)程序。然而，由于方法以及程序并未必然根据所述的特定步骤顺序实施，因此并未受限于所述的特定步骤顺序。熟习此项技艺者可知其他顺序也为可能的实施方式。因此，于说明书所述的特定步骤顺序并未用来限定申请专利范围。再者，本发明针对方法以及(或)程序的申请专利范围并未受限于其撰写的执行步骤顺序，且熟习此项技艺者可了解调整执行步骤顺序并未跳脱本发明的精神以及范围。

图1A显示根据本发明一实施例所述的半导体封装装置的剖面图。根据本发明一实施例所述的半导体封装装置100A，包括基板10、芯片12、电子组件14、导电组件16A、封胶层17以及天线组件19。基板10内部具有线路层(图未显示)，以及与线路层电性连接，分别位于基板10相对的上表面与下表面的复数接合垫11，基板10可以是通过压合法(laminated)及增层法(Build-up)等方式形成的双层或多层电路层的基板。此属于现有技术，因此不再详述具体的实施细节以精简说明。根据本申请一实施例，基板10可用不同的材料制作，如硅、高分子和陶瓷材料制作。

芯片12设置于基板10的上表面的接合垫11上，透过接合垫11与线路层电性连接。根据本发明一实施例，芯片12可以是各种包含有源组件或无源组件(active or passiveelements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子组件(electronic components)，例如是有关于光电装置(optoelectronic devices)、微机电系统(Micro-electromechanical Systems，MEMS)、功率放大芯片、电源管理芯片、生物辨识装置、微流体系统(microfluidic systems)、或利用热、光线及压力等物理量变化来测量的物理传感器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package，WSP)制程对影像感测装置、发光二极管(light-emitting diodes，LEDs)、太阳能电池(solarcells)、射频组件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、指纹辨识器、微制动器(micro actuators)、表面声波组件(surface acoustic wave devices)、压力传感器(process sensors)或喷墨头(ink printer heads)等半导体芯片。

电子组件14设置于基板10的上表面的接合垫11上，透过接合垫11与线路层电性连接。根据本发明一实施例，电子组件14可包括滤波电路或被动组件，例如电阻、电容、电感等，以搭配芯片12实施滤波、稳压、信号放大等功能。根据本发明一实施例，芯片12与电子组件14可利用表面黏着技术(Surface Mount Technology，SMT)安装在基板10上。

导电组件16A设置于基板10的上表面的接合垫11上，透过接合垫11与线路层电性连接。根据本发明一实施例，导电组件16A可以是金属插塞(plug)或是导电柱，材质可以是例如金、银、铜、铝、钨、锡、合金或其他合适的导电材料。

封胶层17，顺应性地形成于基板10上，用以包覆芯片12、电子组件14以及导电组件16A，并露出芯片12与导电组件16A的顶部。封胶层17可提供机械稳定性及抵抗氧化、湿度及其它环境条件的保护。根据本发明一实施例，封胶层17可由一封装材料(moldingmaterial)形成。该封装材料可包括酸醛基树脂(novolac-based resin)、环氧基树脂(epoxy-based resin)、硅基树脂(silicone-based resin)或其它适当的包覆剂。该封装材料亦可包括适当的填充剂(filler)，例如是粉状的二氧化硅。该封装材料可以是预浸渍材料(pre-impregnated material)，例如是预浸渍介电材料。

散热层18，设置于芯片12上，用以帮助芯片12散热。根据本发明一实施例，散热层18的材质可为铝胶或银胶，透过网版印刷(Screen printing)的方式直接贴附在芯片12露出封胶层17的表面。根据本发明其他实施例，散热层18的材料还可包含陶瓷、石墨烯(graphene)、石墨(graphite)、奈米碳管(carbon nanotube，CNT)、奈米碳球(carbonnanoball)、或其组合。

天线组件19，设置于封胶层17，并与导电组件16A电性连接。根据本发明一实施例，天线组件19可包括辐射体，具有馈入端，辐射体设置于封胶层17上，而天线组件19的接地层可共用电子组件14的接地层。天线组件19部分设置于导电组件16A上，且天线组件19可透过网版印刷(Screen printing)的方式直接贴附在封胶层17上，材质可为铝胶或银胶。在此实施例，天线组件19与散热层18的底面与封胶层17的表面共平面。另外，天线组件19可以是阵列天线(array antenna)或贴片天线(patch antenna)。由于阵列天线所需的布局面积相对贴片天线较大，本领域技术人员可根据功能需要以及产品尺寸而选择使用阵列天线或贴片天线。

图1B显示根据本发明另一实施例所述的半导体封装装置的剖面图。图1B與图1A的差異在於图1A的导电组件16A改以导电组件16B代替。根据本发明一实施例，导电组件16B可由复数铜球迭合而成。透过复数铜球迭合的方式形成导电组件16B，可以简化制程，降低成本。在其他实施例中，导电组件16B亦可由复数锡球迭合而成。

图2A-图2D显示根据本发明一实施例所述的半导体封装装置的制造方法的剖面图。参阅图2A，首先提供基板10。基板10具有线路层，以及与线路层电性连接，分别位于基板10相对的上表面与下表面的复数接合垫11，基板10可以是通过压合法(laminated)及增层法(Build-up)等方式形成的双层或多层电路层的基板。此属于现有技术，因此不再详述具体的实施细节以精简说明。根据本申请一实施例，基板10可用不同的材料制作，如硅、高分子和陶瓷材料制作。

接下来，设置芯片12以及电子组件14于基板10的上表面的接合垫11上，根据本发明一实施例，芯片12与电子组件14可利用表面黏着技术(Surface Mount Technology，SMT)安装在基板10上。芯片12可以是各种包含有源组件或无源组件(active or passiveelements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子组件(electronic components)，例如是有关于光电装置(optoelectronic devices)、微机电系统(Micro-electromechanical Systems，MEMS)、功率放大芯片、电源管理芯片、生物辨识装置、微流体系统(microfluidic systems)、或利用热、光线及压力等物理量变化来测量的物理传感器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package，WSP)制程对影像感测装置、发光二极管(light-emitting diodes，LEDs)、太阳能电池(solarcells)、射频组件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、指纹辨识器、微制动器(micro actuators)、表面声波组件(surface acoustic wave devices)、压力传感器(process sensors)或喷墨头(ink printer heads)等半导体芯片。电子组件14透过接合垫11与线路层电性连接。根据本发明一实施例，电子组件14可包括滤波电路或被动组件，例如电阻、电容、电感等，以搭配芯片12实施滤波、稳压、信号放大等功能。

接下来，形成导电组件16A于基板10的上表面的接合垫11上，并透过接合垫11与线路层电性连接。根据本发明一实施例，导电组件16A可以是金属插塞(plug)或是导电柱，材质可以是例如金、银、铜、铝、钨、锡、合金或其他合适的导电材料，根据本发明另一实施例，导电组件16A也可置换为图1B所示的导电组件16B，由复数铜球迭合而成。

接下来，参阅图2B，顺应性地形成封胶层17于基板10上，以包覆芯片12、电子组件14以及导电组件16A。封胶层17可提供机械稳定性及抵抗氧化、湿度及其它环境条件的保护。根据本发明一实施例，封胶层17可由一封装材料(molding material)形成。该封装材料可包括酸醛基树脂(novolac-based resin)、环氧基树脂(epoxy-based resin)、硅基树脂(silicone-based resin)或其它适当的包覆剂。该封装材料亦可包括适当的填充剂(filler)，例如是粉状的二氧化硅。该封装材料可以是预浸渍材料(pre-impregnatedmaterial)，例如是预浸渍介电材料。

接下来，参阅图2C，研磨封胶层17，使得芯片12的顶部露出，并磨去部份的导电组件16A顶部，使得留下的导电组件16A的顶部与芯片12的顶部以及研磨后的封胶层17上表面切齐。根据本发明一实施例，可透过機械式研磨的方式使用砂轮来研磨封胶层17。

接下来，参阅图2D，形成散热层18于芯片12上，并形成天线组件19于封胶层17，同时与导电组件16电性连接，完成了根据本发明一实施例所述的半导体封装装置。根据本发明一实施例，散热层18的材料还可包含陶瓷、石墨烯(graphene)、石墨(graphite)、奈米碳管(carbon nanotube，CNT)、奈米碳球(carbon nanoball)、或其组合。天线组件19可包括辐射体，具有馈入端，辐射体设置于封胶层17上，而天线组件19的接地层可共用电子组件14的接地层。天线组件19可部分设置于导电组件16上，天线类型可以是阵列天线(arrayantenna)或贴片天线(patch antenna)。根据本发明另一实施例，散热层18与天线组件19的材质可为铝胶或银胶，并透过网版印刷(Screen printing)的方式同時分别贴附在芯片12与封胶层17的表面。

图3A是根据本发明一实施例所述的阵列天线的俯视示意图。如图所示，馈入点30位于中央，辐射体32呈矩形。在图示中，仅显示四个辐射体32，然而在实际应用上，本领域技术人员可根据功能需要以及产品尺寸而选择适当个数的辐射体32。根据图3A所示的实施例，阵列天线的尺寸可小于12*12毫米。图3B是根据本发明一实施例所述的阵列天线的返回損失(Return Loss)对频率的模拟结果曲线图。如图3B所示，阵列天线可使用的频宽介于27.54GHz–28.58GHz之间。

图4A是根据本发明一实施例所述的贴片天线的俯视示意图。如图所示，馈入点40位于左下角，辐射体42呈矩形。根据图4A所示的实施例，贴片天线的尺寸可小于6.5*6.5毫米，比阵列天线的尺寸更小。图4B是根据本发明一实施例所述的贴片天线的返回損失(Return Loss)对频率的模拟结果曲线图。如图4B所示，贴片天线可使用的频宽介于27.6GHz–28.58GHz之间。

根据本发明实施例，利用封胶层包覆晶片，並在封胶层上直接印刷天線結構，省去了天线基板的厚度，有效縮小封裝產品結合天線的厚度空間，滿足未來更小產品尺寸需求。另外，透过封胶层的设计，方便实践直接印刷天线的目的，大幅降低產品成本。再者，透过散熱層的设计，进一步提高散热的效率，有效改善产品的可靠度。

对本领域的普通技术人员来说，可以根据本发明的发明方案和发明构思结合生成的实际需要做出其他相应的改变或调整，而这些改变和调整都应属于本发明权利要求的保护范围。