具体实施方式

一些隔离屏障实施方案包含用于数据及电力的单独隔离屏障。因此，一个隔离屏障用于将电路的数据输入及输出与外部数据连接隔离，且另一隔离屏障用于隔离电力。当针对数据及电力使用单独隔离屏障时，大小及成本增加。在实例中，一个隔离屏障用于数据及电力两者。在此实例中，数据被调制到与用于电力隔离相同的隔离通道上。

图1展示隔离电路100的实例。在此实例中，隔离电路100包含数据传送电路110及140、电桥120、变压器T1及整流器130。通过所说明隔离电路100的数据路径是双向的。因而，数据传送电路110包含数据输入95，其可接收待通过隔离电路100传送并经由数据传送电路140的数据输出98输出为输出数据(DATA OUT 94)的传入数据(DATA IN 91)。类似地，数据传送电路140包含数据输入97，其可接收待通过隔离电路100传送并经由数据传送电路110的数据输出96输出为输出数据(DATA OUT 91)的传入数据(DATA IN 93)。耦合到变压器T1的初级绕组L1的电桥120接收输入电压(VCC1)，且耦合到变压器T1的次级绕组L2的整流器130提供隔离输出电压VISO。VISO与VCC1及GND1流电隔离。变压器T1用于隔离数据及电力两者。

数据传送电路110包含数据串行器111、调制器112、振荡器113、发射器(TX)114、接收器(RX)115、带通滤波器116、解调器117、数据解串行器118以及电容器C1及C2。数据传送电路110的数据输入95是到数据串行器111的输入。数据串行器111的输出耦合到调制器112的一个输入。在一个实例中，调制器112是混频器。振荡器113耦合到调制器112的另一输入。调制器112的输出耦合到发射器114的输入。发射器114具有正输出150及负输出151。发射器114的正输出150耦合到电容器C1的一个端子及接收器115的正输入152。发射器114的负输出151耦合到电容器C2的一个端子及接收器115的负输入153。接收器115的输出耦合到带通滤波器116的输入，且带通滤波器116的输出耦合到解调器117的输入。解调器117的输出耦合到数据解串行器118的输入，并且数据解串行器的输出提供DATA OUT 91。

电桥120包含晶体管PP0、PP1、PN0及PN1。在所展示配置中，电桥120包含全电桥。在图1的实例中，PP0及PP1包括p型金属氧化物半导体场效应晶体管(PMOS)，且PN0及PN1包括n型金属氧化物半导体场效应晶体管(NMOS)。不同类型的晶体管可用于其它实施方案。PP0及PP1的源极在节点N1处耦合在一起。节点N1还耦合到输入电压节点以接收输入电压VCC1。PP1及PN1的漏极在节点N2处耦合在一起。PP0及PN0的漏极在节点N3处耦合在一起。PN1及PN0的源极在接地节点(GND1)处耦合在一起。控制器122为相应PP1、PP0、PN1及PN0的栅极产生控制信号123、124、125及126，如所展示。初级绕组L1具有端子160及161。端子160耦合到节点N2，且端子161耦合到节点N3。

在操作中，控制器122致使PP1及PN0同时接通(而PN0及PN1关断)并且相反地致使PP0及PN1同时接通(而PP1及PN0关断)。在PP1及PN0两者都接通时，VCC1电压施加到初级绕组L1的端子160，且接地GND1施加到初级绕组的端子161。相反地，在PP0及PN1两者都接通时，VCC1电压施加到初级绕组L1的端子161，且接地GND1施加到初级绕组的端子160。因而，切换波形以由控制器122设置的切换频率(Fs)施加到初级绕组L1的端子。

次级绕组L2包含耦合到整流器130的端子162及163。整流器130包括包含二极管D1到D4的全波电桥整流器。D1及D2的阴极在节点N4处耦合在一起。节点N4上的电压为隔离输出电压VISO。D1的阳极在节点N5处耦合到阴极D3，且D2的阳极在节点N6处耦合到阴极D4。D3及D4的阳极耦合在一起，且提供隔离接地节点(GISO)。GISO与GND1及VCCI流电隔离。次级绕组L2的端子162耦合到节点N6，且次级绕组的端子163耦合到节点N5。电容器C3跨越次级绕组L2耦合在端子162与163之间。

数据传送电路140具有类似于数据传送电路140的架构。数据传送电路140包含数据串行器141、调制器142、振荡器143、发射器144、接收器145、带通滤波器146、解调器147、数据解串行器148及电容器C4及C5。数据传送电路140的数据输入93是到数据串行器141的输入。数据串行器141的输出耦合到调制器142的一个输入。在一个实例中，调制器142是混频器。振荡器143耦合到调制器142的另一输入。调制器142的输出耦合到发射器144的输入。发射器144具有正输出170及负输出171。发射器144的正输出170耦合到电容器C4的一个端子及接收器145的正输入172。发射器144的负输出171耦合到电容器C5的一个端子及接收器145的负输入173。接收器145的输出耦合到带通滤波器146的输入，且带通滤波器146的输出耦合到解调器147的输入。解调器147的输出耦合到数据解串行器148的输入，并且数据解串行器的输出提供DATA OUT 94。

控制器122如上文描述那样接通及关断晶体管PP0、PP1、MN0及PN1，以跨越变压器T1的初级绕组L1产生切换波形。跨越变压器的次级绕组L2上的电容器C3有助于将变压器的次级侧的谐振频率设置为与施加到初级绕组L1的切换波形的切换频率Fs大致相同。通过将谐振频率设置为等于Fs，大量电力跨越变压器传送以产生隔离输出电压VISO。在一个实例中，Fs在20MHz到100MHz的范围内(例如，25MHz)。切换频率也可能显著小于25MHz(例如，200KHz)，但变压器的大小将需要增加(与25MHz的Fs相比较)。在一种实施方案中，变压器T1制造在半导体裸片上(如图3的实例所说明且下面描述)。如果由于使用小Fs(例如，200KHz)而迫使变压器T1显著更大，那么在半导体裸片上制造变压器可能变得不可行。如果T1太大而无法在半导体裸片上制造，那么T1可作为外部装置提供(即，在含有图1中展示的其它组件的裸片外部)。

数据也通过与电力相同的隔离变压器T1进行磁传送。数据串行器111将DATA IN90从并行格式转换为串行格式，在图1中表示为串行数据(SD)。在一个实例中，数据串行器111可包括多路复用器。SD的频率由调制器112增加。振荡器113产生频率显著大于电桥120的切换频率Fs的时钟。在一个实例中，振荡器113的频率是Fs的10倍、20倍等。举例来说，如果Fs是25MHz，那么振荡器113的频率可为250MHz或500MHz。因此，来自调制器113的输出信号是SD的调制版本，并且展示为SDMOD。

变压器T1的初级绕组L1在外部端子160及161之间具有一对抽头180及181。抽头可经定位以便于将初级绕组分为三个部分。举例来说，抽头可经定位以将初级绕组分成三个相等部分。电容器C1耦合到抽头180，且电容器C2耦合到抽头181。通过将数据传送电路110耦合到L1的中心抽头180、181而不是L1的端子160、162，确保数据传送电路110不会耦合到低阻抗负载—如果使用端子160及161，那么当在VCC1与GND1之间翻转相反的晶体管对时，数据传送电路110将经历通过电桥120的晶体管的低阻抗负载。类似地，变压器T1的次级绕组L2也具有一对中心抽头190及191。电容器C4耦合到抽头190，且电容器C5耦合到抽头191。

SDMOD由发射器150提供到初级绕组L1的抽头180、181。对应信号(与SDMOD的频率相同)在次级绕组L2的抽头190、192上产生并且被提供到接收器145。接收器将接收信号提供到带通滤波器146，带通滤波器146的中心频率在所接收数据信号的载波频率上大致居中以衰减较高及较低频率下的噪声。然后，解调器147将数据信号解调回其原始数据速率，且数据解串行器148将串行信号转换回并行格式作为DATA OUT 94。

通过隔离电路100在相反方向上传送的数据以与所描述几乎相同的方式处理。数据串行器141将DATA IN 93转换为串行格式，并且调制器142使用振荡器143将串行数据信号调制到更高频率(显著高于Fs)。将更高频调制数据信号提供到次级绕组的抽头190及191，并且在初级绕组的抽头180及181上产生对应数据信号。接收器115接收更高频率数据信号。带通滤波器116对其进行滤波，并且解调器117将更高频数据信号转换回其原始数据速率。数据解串行器118将恢复的数据信号转换回并行格式作为DATA OUT 91。

图2说明包含隔离电路100的半导体封装(也称为“芯片”)200的实例。在此实例中的半导体封装200包含三个裸片220、230及240。所有三个裸片220、230及240由模制化合物210囊封以形成单个半导体封装。每一裸片具有图1的隔离电路100的不同部分。裸片220包括数据传送电路110及电桥120。裸片230包括变压器T1。裸片240包含整流器130及数据传送电路140。

图3展示隔离电路300的另一实例。在此实例中，隔离电路300包含数据传送电路310及350、变压器驱动器320、变压器T2、整流器330及电压调节器340(例如，低压差电压调节器)。与隔离电路100的情况一样，通过隔离电路300的数据路径是双向的。因而，数据传送电路310包含数据输入395，数据输入395可接收待通过隔离电路300传送并经由数据传送电路350的数据输出398输出作为输出数据(DATA OUT 304)的传入数据(DATA IN 301)。类似地，数据传送电路350包含数据输入397，其可接收待通过隔离电路300传送并经由数据传送电路310的数据输出396输出作为输出数据(DATA OUT 302)的传入数据(DATA IN 303)。

变压器T2包含初级绕组L3及次级绕组L4。初级绕组L3具有相对的端子380及381，且次级绕组L4具有相对的端子333及384。变压器T2的每一绕组居中抽头。初级绕组L3包含中心抽头382，且次级绕组L4包含中心抽头385。初级绕组L3的中心抽头382接收输入电压VIN。电压调节器340的输出提供与VIN流电隔离的隔离电压(VISO)。次级绕组L4的中心抽头385连接到隔离接地(GISO)，其与变压器T2的初级侧上的接地参考流电隔离。

数据传送电路310包含数据串行器311、调制器312、振荡器313、发射器314、接收器315、带通滤波器316、解调器317、数据解串行器318以及电容器C31及C32。数据传送电路310的数据输入395是到数据串行器311的输入。数据串行器311的输出耦合到调制器312的一个输入。在一个实例中，调制器312是混频器。振荡器313耦合到调制器312的另一输入。调制器312的输出耦合到发射器314的输入。发射器314具有正输出370及负输出371。发射器314的正输出370耦合到电容器C31的一个端子及接收器315的正输入372。发射器314的负输出371耦合到电容器C32的一个端子及接收器315的负输入373。接收器315的输出耦合到带通滤波器316的输入，且带通滤波器316的输出耦合到解调器317的输入。解调器317的输出耦合到数据解串行器318的输入，并且数据解串行器的输出提供DATA OUT 302。

变压器驱动器320跨越变压器T2的初级绕组L3耦合(例如，到端子380及381)。在一个实例中(如将在图4中说明并且在下文描述)，变压器驱动器320经配置以作为“推挽”转换器操作。

整流器330跨越变压器T2的次级绕组L4耦合(即，连接到端子383及384)。在图3中展示的实例中，整流器330包含齐纳二极管Z1及Z2。Z1的阳极耦合到次级绕组L4的端子383，且Z2的阳极耦合到次级绕组的端子384。Z1及Z2的阴极在节点N31处耦合在一起，并耦合到电压调节器340的输入。节点N31上的电压与VIN及VIN的接地参考隔离，并由电压调节器340进一步转换为隔离输出电压VISO。

数据传送电路350具有类似于数据传送电路310的架构。数据传送电路350包含数据串行器351、调制器352、振荡器353、发射器354、接收器355、带通滤波器356、解调器357、数据解串行器358及电容器C33及C34。数据传送电路350的数据输入303是到数据串行器351的输入。数据串行器351的输出耦合到调制器352的一个输入。在一个实例中，调制器352是混频器。振荡器353耦合到调制器352的另一输入。调制器352的输出耦合到发射器354的输入。发射器354具有正输出374及负输出375。发射器354的正输出374耦合到电容器C33的一个端子及接收器355的正输入376。发射器354的负输出375耦合到电容器C34的一个端子及接收器355的负输入377。接收器355的输出耦合到带通滤波器356的输入，且带通滤波器356的输出耦合到解调器357的输入。解调器357的输出耦合到数据解串行器358的输入，并且数据解串行器的输出提供DATA OUT 304。

图4展示变压器驱动器320的实例实施方案。在此实例中，变压器驱动器320包含晶体管M1及M2以及控制器409。M1及M2包括NMOS晶体管，但可包括其它类型的晶体管。控制器409耦合到M1及M2的栅极，并向相应栅极提供控制信号。控制器409相反地接通M1及M2，使得M1及M2两者不同时接通。因此，M1在M2关断时接通，且接着M2在M1关断时接通。每一循环包含两个晶体管都不接通的时间段。当M1及M2中的一者接通时，VIN被施加在中心抽头382与接地之间，其中电流从中心抽头381流向接通的晶体管的漏极。电压跨越初级绕组L3的非传导半部反向以维持伏秒平衡，借此跨越在端子380及381之间的初级绕组L3产生2*VIN。相同的电压跨越次级绕组L4的每一对应半部产生，但按因数N(变压器T2的匝数比)缩放。

返回图3，数据传送电路310耦合到变压器T2的初级绕组L3的端子380及381，且数据传送电路350耦合到次级绕组的端子383及384。更具体地说，C31、C32、C33及C34耦合到相应端子380、381、383及384。待跨越变压器T2传输的数据与变压器驱动器320的操作同步，使得当耦合到相应变压器端子的对应晶体管M1/M2(图4)关断时，发射器的输出向所述端子提供数据信号。举例来说，当M1(其耦合到端子380)关断时，发射器输出370(其通过电容器C31也耦合到端子380)向端子380提供其数据信号。变压器驱动器320具有功率晶体管M1及M2，其以相对较低的频率(例如，300KHz)接通及关断。当图4的M1的栅极为0V时，图4中的控制器409可向发射器发信号(经由控制信号411)。此时，发射器可将高频RF信号驱动到端子380。

变压器次级端子383及384在GISO周围的+ve及–ve电压(例如，+6V及-6V)之间摆动，而节点N31处于恒定输出电压(例如，6V减去一个二极管压降，或N31的电压大致为5.5V)。当端子383位于–ve电势二极管时，Z1反向偏置，且端子383处于相对较高的阻抗。此时，RF信号413可耦合在端子383(及384)与发射器354之间。这可在图片中通过展示383、384与发射器之间的连接来阐明。虽然发射器与变压器驱动器320之间的协调可改进通信的效率，但在一些实施方案中，发射器与变压器驱动器之间的协调不存在—发射器可保持传输高频信号，并且当变压器处于高阻抗时(例如，每一交替循环)其将自然地耦合到变压器。

图5说明其中隔离电路300被制造为三个单独封装的装置—裸片410、裸片420及变压器T2的实例。每一裸片410、420具有图3的隔离电路300的不同部分。裸片410包含数据传送电路310及变压器驱动器320。裸片420包含整流器330、电压调节器340及数据传送电路350。替代地，裸片410及420的组件可制造在单个裸片上，其中变压器T2单独地封装。

图6说明其中隔离电路300被制造为四个单独封装的装置—裸片410、裸片510、裸片520及变压器T2的实例。每一裸片410、510及520具有图3的隔离电路300的不同部分。裸片410包含数据传送电路310及变压器驱动器320。裸片510包含整流器330。裸片520包含电压调节器340及数据传送电路350。

贯穿本说明书中使用术语“耦合”。所述术语可覆盖能够实现与此描述的描述一致的功能关系的连接、通信或信号路径。举例来说，在第一实例中，如果装置A产生信号以控制装置B执行动作，那么装置A耦合到装置B，或在第二实例中，如果中间组件C没有大体上更改装置A与装置B之间的功能关系使得装置B经由由装置A产生的控制信号由装置A控制，那么装置A通过中间组件C耦合到装置B。

在权利要求书的范围内，修改在所描述实施例中是可能的，且其它实施例是可能的。