具体实施方式

为使本申请解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本申请实施例的技术方案作进一步的详细描述。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

请参阅图1，图1是本申请芯片封装体第一实施例的结构示意图。

在本实施例中，芯片封装体包括图案化的金属基材板11、芯片21、第一绝缘层31以及图案化的第一导电层41。其中，芯片21设置于金属基材板11上，而第一绝缘层31覆盖在芯片21和金属基材板11上，且第一绝缘层31中设置有通孔以裸露出部分的金属基材板11和芯片21，进一步地，在该通孔中以及第一绝缘层31上又覆盖设置有第一导电层41，以使得芯片21能够藉由第一导电层41与金属基材板11实现电连接，并最终构成芯片封装体的引脚，从而使芯片封装体具有较短的电气路径和散热路径，并具有优异的低阻特性和散热效果。

其中，第一绝缘层31中的该通孔的数量包括至少两个，其中至少一个通孔设置在芯片21的上方，至少另一个通孔对应设置在金属基板11上，且至少两个通孔之间通过覆盖设置于每一通孔内部的第一导电层41相互实现电连接。而对应于至少两个通孔下方的金属基材板11的部分结构可作为该芯片封装体的封装引脚，以与外部器件或其他芯片实现电连接。

其中，金属基材板11和第一导电层41的图案化是为了与芯片21所要实现的逻辑电路相适应而做出的对应设定，而不同的芯片引脚对应不同的图案化电气路径，该图案化可以通过化学刻蚀或离子刻蚀的方法完成。

可选地，金属基材板11的材料可以是铜、铝、金、银及其合金或金属填充有机物中的一种，第一绝缘层31所使用的材料可以是填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨中的一种，而第一导电层41的材料则选自于铜、铝、金、银、锡、铅及其合金或金属填充有机物中的一种，以使得芯片封装体中的芯片21能够通过金属基材板11以及通孔中的第一导电层41实现双面散热，从而具有更优秀的散热特性。

可选地，第一绝缘层31中设置的通孔在面向金属基材板11一侧的表面积可以设定为小于远离金属基材板11一侧的表面积，也即该通孔两侧的底面积可以设置为不同，同时该通孔还可以贯穿金属基材板11，而在其他实施例中，该通孔两侧的底面积也可以设置为相同，本申请对此不做限定。

可选地，第一绝缘层31对应于相应通孔的边缘部分可以为具有至少两个不同倾角的斜边，或是呈弧形曲面、波浪状曲面等任一合理的结构样式设置。

区别于现有技术的情况，本申请中的芯片封装体包括：图案化的金属基材板；芯片，设置在金属基材板上；第一绝缘层，覆盖在芯片和金属基材板上，其中，第一绝缘层中设置有通孔以裸露出部分的金属基材板和芯片；图案化的第一导电层，设置在第一绝缘层上和通孔内，以使芯片藉由第一导电层而连接至金属基材板。通过上述方式，本申请的芯片封装体中的芯片能够通过图案化的金属基材板，以及设置于绝缘层通孔内的具有更大散热面积的图案化的导电层进行散热，从而使该芯片能够实现双面散热，并使得相应的芯片封装体的结构更为简单，电气路径和散热路径更短，从而具有优异的低阻特性和散热效果，并能够实现芯片封装体的小型化和轻薄化。

请参阅图2，图2是本申请芯片封装体第二实施例的结构示意图。本实施例与图1中本申请提供的芯片封装体第一实施例的区别在于，芯片封装体进一步包括图案化的第二导电层51，其中，第二导电层51设置于第一绝缘层31与第一导电层41重叠的部分之间。

在本实施例中，第二导电层51设置于第一绝缘层31没有开设通孔的部分上，芯片21藉由第一导电层连接至第二导电层51，并最终连接至金属基材板11。

其中，第二导电层51所使用的材料也选自于铜、铝、金、银、锡、铅及其合金或金属填充有机物中的一种，本申请对此不做限定。

请参阅图3，图3是本申请芯片封装体第三实施例的结构示意图。本实施例与本申请图1中提供的芯片封装体第一实施例的区别在于，芯片封装体进一步包括第三导电层61，其中，第三导电层61设置于金属基材板11与芯片21重叠的部分之间。

在本实施例中，金属基材板11上首先设置有第三导电层61，而芯片21则相应设置于第三导电层61上，其中，芯片21能够通过第三导电层61实现与金属基材板11的紧密贴合。

可选地，第三导电层61可以是一层具有粘合特性的导电胶，即一种固化或干燥后具有一定导电性的胶粘剂，如银系导电胶、金系导电胶、铜系导电胶以及炭系导电胶中的一种，或粘接性合金，如铜、铝、金、银、及其合金或金属填充有机物中的一种，其中，而通过第三导电层61能够使芯片21与金属基材板11可靠的连接在一起，并形成有效的导电通路。

请参阅图4，图4是本申请芯片封装体第四实施例的结构示意图。本实施例与本申请图1中提供的芯片封装体第一实施例的区别在于，芯片封装体进一步包括导电金属层71，其中，导电金属层71设置在金属基材板11远离第一绝缘层31的表面上，即导电金属层71被设置在金属基材板11设置有芯片21的另一侧的表面上。

在本实施例中，导电金属层71所使用的材料同金属基材板11一样，选自于铜、铝、金、银及其合金或金属填充有机物中的一种，是对金属基材板11的加厚叠层设置，以保证最终成型的图案化的金属基材板11，也即保证芯片封装体相应引脚具有更为可靠的强度，而不致被轻易的折弯和断裂。

请参阅图5，图5是本申请芯片封装体第五实施例的结构示意图。本实施例与本申请图1中提供的芯片封装体第一实施例的区别在于，芯片封装体进一步包括第二绝缘层81，其中，第二绝缘层81覆盖在第一导电层41和部分裸露的第一绝缘层31上。

在本实施例中，图案化的第一绝缘层31会出现部分裸露而未完全被第一导电层41覆盖，其中，在芯片封装体中进一步设置有第二绝缘层81，以覆盖在第一导电层41和部分裸露的第一绝缘层31上，以能够有效保护第一导电层41不致被外力损坏，从而避免芯片封装体相应引脚的逻辑电路不致因外力的作用而无法得到有效的实现。

请参阅图6，图6是本申请芯片封装体第六实施例的结构示意图。

可选地，在一实施例中，芯片封装件具体包括：图案化的金属基材板11、芯片21、第一绝缘层31、图案化的第一导电层41、图案化的第二导电层51、第三导电层61、导电金属层71以及第二绝缘层81。

其中，在图案化的金属基材板11上设置有第三导电层61，芯片21又设置在第三导电层61上，且第一绝缘层31覆盖在芯片21和金属基材板11上，而图案化的第二导电层51进一步设置于第一绝缘层31上，其中，第一绝缘层31和第二导电层51中设置有通孔以裸露出部分的金属基材板11和芯片21，而图案化的第一导电层41设置在第二导电层51上以及该通孔内，以使芯片21能够藉由图案化的第一导电层41而连接至图案化的第二导电层51和图案化的金属基材板11上，以构成芯片封装体的引脚，从而使得该芯片封装体具有较短的电气路径和散热路径，并具有优异的低阻特性和散热效果。

其中，导电金属层71设置在金属基材板11远离第一绝缘层31的表面上，导电金属层71是对金属基材板11的加厚叠层设置，以保证最终成型的图案化的金属基材板11，也即，使芯片封装体相应的引脚具有更为可靠的强度，而不致被轻易的折弯和断裂。第二绝缘层81覆盖在第一导电层41和部分裸露的第二导电层51上，以有效保护第一导电层41和第二导电层51不致被外力损坏，从而避免芯片封装体相应引脚的逻辑电路不致因外力的作用而无法得到有效的实现。

可选地，金属基材板11和导电金属层71的材料可以是铜、铝、金、银及其合金或金属填充有机物中的一种，第一绝缘层31和第二绝缘层81所使用的材料可以是填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨中的一种，第一导电层41和第二导电层51的材料则选自于铜、铝、金、银、锡、铅及其合金或金属填充有机物中的一种，而第三导电层61可以是银系导电胶、金系导电胶、铜系导电胶和炭系导电胶中的一种，或粘接性合金，如铜、铝、金、银、及其合金或金属填充有机物中的一种，以使得芯片封装体中的芯片21能够通过金属基材板11以及通孔中的第一导电层41实现双面散热，从而具有更优秀的散热特性。

可选地，第一绝缘层31中设置的通孔在面向金属基材板11一侧的表面积可以设定为小于远离金属基材板11一侧的表面积，也即该通孔两侧的底面积可以设置为不同，而在其他实施例中，该通孔两侧的底面积也可以设置为相同，同时该通孔还可以贯穿金属基材板11，本申请对此不做限定。

可选地，第二绝缘层81采用的绝缘材料不同于第一绝缘层31所采用的绝缘材料，且第二绝缘层81所采用的绝缘材料的导热性能优于第一绝缘层31所采用的绝缘材料的导热性能，也即第二绝缘层81的导热系数大于第一绝缘层31的导热系数，以在包覆第一导电层41和第二导电层51后，芯片21能够通过第二绝缘层81实现更好的散热效果。

可选地，芯片21远离金属基材板11的一侧面上还设置有阻焊绝缘层，以仅允许第一导电层41连接至芯片21一侧面上的焊盘所对应的位置处。其中，该焊盘是指芯片21一侧面上需要进行焊接，以与外部器件实现电连接，而露出的铜层部分，而芯片21一侧面上非焊盘所对应的位置处则设置为阻焊绝缘层。

可选地，该芯片封装件的最外层，也即导电金属层71和第二绝缘层81的外侧还进一步设置有黑色、绿色或黄色等任一合理颜色中的一种的绝缘封皮材料，以用作使芯片封装件的外观更具有观赏性。

可选地，金属基材板11对应于相应凹槽及蚀刻后剩余部分结构的边缘部分可以是具有至少两个不同倾角的斜边，或呈弧形曲面、波浪状曲面等任一合理的结构样式设置。

可选地，金属基材板11与第一导电层41连接的位置处，或第一导电层41的内部可能存在有空隙，而该空隙处进一步填充有绝缘树脂，以防止空气和/或水分子的进入。

可选地，金属基材板11远离芯片21的一侧面的图案化空隙处，填充有黑色、绿色或黄色等任一合理颜色中的一种的绝缘封皮材料，以用作使芯片封装件的外观更具有观赏性。

可选地，该芯片封装件具有多层金属基材板11及相应叠层设置的绝缘层，并通过相应通孔中的多层导电层实现多层金属基材板11的互联。

可选地，金属基材板11或导电金属层71远离芯片21的一侧面上还设置有锡球，以与外部器件实现电连接。

可选地，该芯片封装件远离金属基材板11的一侧面进一步通过第一导电层41连接有功率模块器件，如电阻、电容、晶体管等任一合理的功率器件中的一种或多种。

可选地，金属基材板11靠近芯片21的一侧面上设置有至少两个芯片21，且至少两个芯片21之间可通过金属基材板11和第一导电层41实现电连接，或至少两个芯片21相互独立不实现电连接，其具体由用户根据其需要达成的电路逻辑进行设定。

基于总的发明构思，本申请还提供了一种芯片封装体的制程方法，请参阅图7a-图7g，其中，图7a是本申请芯片封装体的制程方法第一实施例的流程示意图，图7b-图7g为图7a中S710-S760对应的一实施方式的结构示意图。本实施例包括如下步骤：

S710：在金属基材板上设置芯片。

具体地，如图7b所示，在一实施方式中，首先将芯片21设置于提供的金属基材板11上。

S720：在设置有芯片的金属基材板上形成第一绝缘层，以覆盖芯片和金属基材板。

具体地，如图7c所示，在一实施方式中，在芯片21被设置于金属基材板上11后，进一步地，在该金属基材板11上制作、形成第一绝缘层31，以完全覆盖在芯片21和金属基材板11上。

S730：图案化第一绝缘层，以形成图案化的第一绝缘层，其中，图案化的第一绝缘层中设置有通孔以裸露出部分的金属基材板和芯片。

具体地，如图7d所示，在一实施方式中，通过印刷、压合、喷涂的方法形成第一绝缘层31，并进一步通过激光钻孔或化学腐蚀的方法在第一绝缘层31中制作出多个通孔，且贯通至金属基材板11和芯片21的表面上，以裸露出部分的金属基材板11和芯片21。

S740：在图案化的第一绝缘层上形成第一导电层，且通孔内填充有第一导电层。

具体地，如图7e所示，在一实施方式中，在图案化的第一绝缘层31中设置有通孔，并裸露出了部分的金属基材板11和芯片21之后，进一步地，在第一绝缘层31上通过印刷、压合、喷涂、化学电镀、化学沉积等处理方法制作出第一导电层41，且将第一导电层41填充于通孔内侧的表面上，以实现芯片21与金属基材板11的对应连接。

S750：图案化第一导电层，以形成图案化的第一导电层。

具体地，如图7f所示，在一实施方式中，通过化学刻蚀或离子刻蚀的方法对第一导电层41进行图案化处理，以形成图案化的第一导电层41。

S760：图案化金属基材板，以形成图案化的金属基材板，从而使芯片藉由图案化的第一导电层而连接至图案化的金属基材板。

具体地，如图7g所示，在一实施方式中，在图案化的，且覆盖于芯片21和金属基材板11上的第一绝缘层31上以及通孔内制作、形成有第一导电层41之后，对第一导电层41进行图案化处理，并进一步通过化学刻蚀或离子刻蚀的方法对金属基材板11进行图案化处理，以形成图案化的第一导电层41和金属基材板11。则可理解的是，芯片21能够藉由通孔内以及第一绝缘层31上的图案化的第一导电层41而连接至图案化的金属基材板11，其中，对第一绝缘层31、第一导电层41以及金属基材板11所进行的图案化处理，是为了实现芯片21与金属基材板11的电连接，以及所要实现的逻辑电路而做出的适应性设定，以最终构成芯片封装体的引脚。

可选地，其中的金属基材板11的材料可以是铜、铝、金、银及其合金或金属填充有机物中的一种，第一绝缘层31所使用的材料可以是填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨中的一种，而第一导电层41的材料则选自于铜、铝、金、银、锡、铅及其合金或金属填充有机物中的一种，以使得芯片封装体中的芯片能够藉由金属基材板11以及通孔中的第一导电层41实现双面散热，从而具有更优秀的散热特性。

区别于现有技术的情况，本申请中的芯片封装体的制程方法包括：在金属基材板上设置芯片；在设置有芯片的金属基材板上形成第一绝缘层，以覆盖芯片和金属基材板；图案化第一绝缘层，以形成图案化的第一绝缘层，其中，图案化的第一绝缘层中设置有通孔以裸露出部分的金属基材板和芯片；在图案化的第一绝缘层上形成第一导电层，且通孔内填充有第一导电层；图案化第一导电层，以形成图案化的第一导电层；图案化金属基材板，以形成图案化的金属基材板，从而使芯片藉由图案化的第一导电层而连接至图案化的金属基材板。通过上述方式，本申请中得到的芯片封装体能够通过图案化的金属基材板，以及设置于绝缘层通孔内的具有更大散热面积的图案化的导电层进行散热，从而使该芯片能够实现双面散热，且结构较为简单，电气路径和散热路径短，具有更优异的低阻特性和散热效果，能够实现芯片封装体的小型化和轻薄化，而采用双向制作的方式也使得其整个制程工艺的过程能够完全与PCB设备的工艺兼容，从而具有效率高且批量化程度高、成本低的特点。

请参阅图8a-图8f，其中，图8a是本申请芯片封装体的制程方法第二实施例的流程示意图，图8b-图8f为图8a中S830-S870对应的一实施方式的结构示意图。可以理解的是，本实施例的芯片封装体的制程方法是图7a中芯片封装体的制程方法一细化实施方式的流程示意图，包括如下步骤：

其中，图8a中的S810和S820分别与图7a中的S710和S720相同，具体请参阅图7a及其相关的文字描述，在此不再赘述，而在S820，即在设置有芯片的金属基材板上形成第一绝缘层，以覆盖芯片和金属基材板的步骤之后，还包括如下步骤：

S830：在第一绝缘层上形成第二导电层。

具体地，如图8b所示，在一实施方式中，在将芯片21设置于金属基材板11上，且在设置有芯片21的金属基材板11上形成第一绝缘层31，以覆盖芯片21和金属基材板11之后，还进一步包括在第一绝缘层31上制作、形成有第二导电层51。

S840：图案化第一绝缘层和第二导电层，以形成图案化的第一绝缘层和图案化的第二导电层，其中，图案化的第一绝缘层和图案化的第二导电层中设置有通孔以裸露出部分的金属基材板和芯片。

具体地，如图8c所示，在一实施方式中，对形成、并覆盖于芯片21和设置有芯片21的金属基材板11上的第一绝缘层31以及形成在第一绝缘层31上的第二导电层51进行图案化处理，以得到图案化的第一绝缘层31和图案化的第二导电层51，并进一步通过激光钻孔或化学腐蚀的方法在第一绝缘层31和第二导电层51中制作出多个通孔，并贯通至金属基材板11和芯片21的表面上，以裸露出部分的金属基材板11和芯片21。

S850：在图案化的第一绝缘层和图案化的第二导电层上形成第一导电层，且通孔内填充有第一导电层。

具体地，如图8d所示，在一实施方式中，图案化的第一绝缘层31和第二导电层51中设置有通孔，并裸露出了部分的金属基材板11和芯片21，进一步地，在第一绝缘层31和第二导电层51上制作出第一导电层41，且将第一导电层41填充于第一绝缘层31中形成的通孔内，以实现芯片21与金属基材板11的对应连接。

S860：图案化第一导电层，以形成图案化的第一导电层。

具体地，如图8e所示，在一实施方式中，通过化学刻蚀或离子刻蚀的方法对第一导电层41进行图案化处理，以形成图案化的第一导电层41，而在其他实施例中，还可以进一步对第二导电层51也进行图案化处理，以形成在竖直方向上一致的图案化的第一导电层41和第二导电层51。

S870：图案化金属基材板，以形成图案化的金属基材板，从而使芯片藉由图案化的第一导电层而连接至图案化的第二导电层和图案化的金属基材板。

具体地，如图8f所示，在一实施方式中，在图案化的，且覆盖在芯片21和金属基材板11上的第一绝缘层31和图案化的第二导电层51上形成有第一导电层41，且第一绝缘层31中的通孔内也填充有第一导电层41时，对第一导电层41进行图案化处理，并进一步通过化学刻蚀或离子刻蚀的方法对金属基材板11进行图案化处理，以形成图案化的第一导电层41和金属基材板11。则可理解的是，芯片21能够藉由通孔内以及第一绝缘层31和第二导电层51上的图案化的第一导电层41而连接至图案化的金属基材板11，其中，对第一绝缘层31、第二导电层51、第一导电层41以及金属基材板11所进行的图案化处理，是为了实现芯片21与金属基材板11的电连接，以及所要实现的逻辑电路而做出的适应性设定，以最终形成芯片封装体的引脚。

请参阅图9a-图9c，其中，图9a是本申请芯片封装体的制程方法第三实施例的流程示意图，图9b-图9c为图9a中S910-S920对应的一实施方式的结构示意图。可以理解的是，本实施例的芯片封装体的制程方法是图7a中芯片封装体的制程方法又一细化实施方式的流程示意图，包括如下步骤：

其中，图9a中的S930、S940、S950、S960以及S970分别与图7a中的S720、S730、S740、S750以及S760相同，具体请参阅图7a及其相关的文字描述，在此不再赘述，而在金属基材板上设置芯片的步骤具体包括：

S910：在金属基材板上形成第三导电层。

具体地，如图9b所示，在一实施方式中，在金属基材板11上制作、形成一第三导电层61。

S920：在第三导电层上设置芯片。

具体地，如图9c所示，在一实施方式中，在金属基材板11上形成有第三导电层61之后，再将芯片21贴在该第三导电层61上，其中，该第三导电层61可以是一层具有粘合特性的导电胶，即一种固化或干燥后具有一定导电性的胶粘剂，如银系导电胶、金系导电胶、铜系导电胶以及炭系导电胶中的一种，或粘接性合金，如铜、铝、金、银、及其合金或金属填充有机物中的一种，因而通过在第三导电层61上设置芯片21能够使芯片21与金属基材板11更可靠的连接在一起，以形成有效的导电通路。

请参阅图10a-图10b，其中，图10a是本申请芯片封装体的制程方法第四实施例的流程示意图，图10b为图10a中S1070对应的一实施方式的结构示意图。本实施例与图7a中芯片封装体的制程方法又一细化实施方式的流程示意图，包括如下步骤：

其中，图10a中的S1010、S1020、S1030、S1040、S1050以及S1060分别与图7a中的S710、S720、S730、S740、S750以及S760相同，具体请参阅图7a及其相关的文字描述，在此不再赘述，而在S1060，即图案化金属基材板，以形成图案化的金属基材板，从而使芯片藉由图案化的第一导电层而连接至图案化的金属基材板的步骤之后，还包括如下步骤：

S1070：在图案化的金属基材板远离第一绝缘层的表面上形成导电金属层。

具体地，如图10b所示，在一实施方式中，当在图案化的，且覆盖在芯片21和金属基材板11上的第一绝缘层31上以及相应通孔内制作、形成有第一导电层41时，对第一导电层41进行图案化处理，并进一步通过化学刻蚀或离子刻蚀的方法对金属基材板11进行图案化处理，以形成图案化的第一导电层41和金属基材板11，且在使芯片21藉由图案化的第一导电层41而连接至图案化的金属基材板11之后，进一步地在图案化的金属基材板11远离第一绝缘层31的表面上制作、形成一导电金属层71。而在其他实施例中，还可以是在图案化的，且覆盖在芯片21和金属基材板11上的第一绝缘层31上以及相应通孔内制作、形成第一导电层41，并对第一导电层41进行图案化处理之后，先在金属基材板11远离第一绝缘层31的表面上制作、形成一导电金属层71，再对金属基材板11以及导电金属层71进行图案化处理，以形成图案化的第一导电层41、金属基材板11以及导电金属层71，且使芯片21藉由图案化的第一导电层41而连接至图案化的金属基材板11。

其中，该导电金属层71所使用的材料同金属基材板11一样，选自于铜、铝、金、银及其合金或金属填充有机物中的一种，是对金属基材板11的加厚叠层设置，从而保证最终成型的图案化的金属基材板11不致被轻易地折弯和断裂，也即保证芯片封装体相应的引脚具有更为可靠的强度。

请参阅图11a-图11b，其中，图11a是本申请芯片封装体的制程方法第五实施例的流程示意图，图11b为图11a中S1170对应的一实施方式的结构示意图。本实施例与图7a中芯片封装体的制程方法又一细化实施方式的流程示意图，包括如下步骤：

其中，图11a中的S1110、S1120、S1130、S1140、S1150以及S1160分别与图7a中的S710、S720、S730、S740、S750以及S760相同，具体请参阅图7a及其相关的文字描述，在此不再赘述，而在S1160，即图案化金属基材板，以形成图案化的金属基材板，从而使芯片藉由图案化的第一导电层而连接至图案化的金属基材板的步骤之后，还包括如下步骤：

S1170：在第一导电层和部分裸露的第一绝缘层上形成第二绝缘层，以覆盖第一导电层和第一绝缘层。

具体地，如图11b所示，在一实施方式中，当在图案化的，且覆盖在芯片21和金属基材板11上的第一绝缘层31上以及相应通孔内制作、形成有第一导电层41时，对第一导电层41进行图案化处理，并进一步通过化学刻蚀或离子刻蚀的方法对金属基材板11进行图案化处理，以形成图案化的第一导电层41和金属基材板11，且在使芯片21藉由图案化的第一导电层41而连接至图案化的金属基材板11之后，进一步地在第一导电层41和部分裸露的第一绝缘层31上制作、形成第二绝缘81，以覆盖第一导电层41和部分裸露的第一绝缘层31，以有效保护第一导电层41不致被外力损坏，从而避免芯片封装体相应引脚的逻辑电路不致因外力的作用而无法得到有效的实现。

基于总的发明构思，本申请还提供了一种电子装置，请参阅图12，图12是本申请电子装置一实施例的结构示意图。其中，该电子装置1200包括以上任一所述的芯片封装体1210。

区别于现有技术的情况，本申请中的芯片封装体包括：图案化的金属基材板；芯片，设置在金属基材板上；第一绝缘层，覆盖在芯片和金属基材板上，其中，第一绝缘层中设置有通孔以裸露出部分的金属基材板和芯片；图案化的第一导电层，设置在第一绝缘层上和通孔内，以使芯片藉由第一导电层而连接至金属基材板。通过上述方式，本申请中的芯片封装体能够实现芯片的双面散热，且结构较为简单，电气路径和散热路径短，具有优异的低阻特性和散热效果，能够实现芯片封装体的小型化和轻薄化。

以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。