具体实施方式

以下的公开提供许多不同实施例或范例，用以实施本公开的不同特征。本公开的各部件及排列方式，其特定范例叙述于下以简化说明。理所当然的，这些范例并非用以限制本公开。举例来说，若叙述中有着第一特征成形于第二特征之上或上方，其可能包含第一特征与第二特征以直接接触成形的实施例，且亦可能包含有附加特征形成于第一特征与第二特征之间，而使第一特征与第二特征间并非直接接触的实施例。此外，本公开可在多种范例中重复参考数字及/或字母。该重复的目的是为简化及清晰易懂，且本身并不规定所讨论的多种实施例及/或配置间的关系。

进一步来说，本公开可能会使用空间相对术语，例如“在…下方”、“下方”、“低于”、“在…上方”、“高于”及类似词汇，以便于叙述附图中一个元件或特征与其他元件或特征间的关系。除了附图所描绘的方位外，空间相对术语亦欲涵盖使用中或操作中的装置其不同方位。举例来说，若附图中的装置被翻转，则被描述为在其他元件或特征“下方”或“之下”的元件将被定向为在其他元件或特征“上方”。设备可能会被转向不同方位(旋转90度或其他方位)，而此处所使用的空间相对术语则可相应地进行解读。

下文将详细讨论本公开实施例的制造及使用。然而，应理解的是，本公开提供多种可应用的创造性构思，其可在各式各样的特定文章脉络中实施。所讨论的特定实施例仅说明制造及使用本公开的特定方式，且不用于限制本公开的范围。

将针对半导体芯片中的电子熔丝结构来描述实施例。其他实施例思及了期望能使用电子熔丝结构的应用。

图1A描绘具有基底层102的半导体结构100。基底层102可包括半导体结构100中的一或多的薄层，例如半导体基板、接触蚀刻停止层、层间介电(inter-layer dielectric,ILD)层、导电层以及互连层。半导体基板可包括单一或化合物半导体基板，具有诸如形成于其上的晶体管的有源元件。基板可由硅、硅锗等形成。

替代性地，半导体基板可由一些其他合适的元素半导体制成，例如钻石或锗；由合适的化合物半导体制成，例如硅锗、碳化硅、砷化镓、砷化铟或磷化铟；或是由合适的合金半导体制成，例如碳化硅锗、磷砷化镓(gallium arsenic phosphide)或是磷化铟镓(galliumindium phosphide)。

半导体基板亦可包括各种掺杂区域，例如n井以及p井。在一些实施例中，半导体基板可包括用于隔离的埋入式(buried)介电材料层，由合适的技术所形成，例如被称为分离注入氧气(separation by implanted oxygen,SIMOX)的技术。

半导体基板可具有均匀的组成，或者可包括各种薄层。这些薄层可具有相似或相异的组成，且在各种实施例中，一些薄层具有不均匀的组成以引起装置应变(strain)，并由此调整装置的性能。半导体基板可包括形成在顶部表面上的外延层，例如覆盖体(bulk)半导体晶片的外延半导体层。在各种实施例中，半导体基板包括一或多种外延生长的半导体材料。举例来说，硅层被外延于硅晶片上。在另一个实施例中，硅锗层被外延于硅晶片上。在又一个实施例中，硅以及硅锗被二选一地外延于硅晶片上。在一些实施例中，用于外延生长的合适的沉积工艺包括原子层沉积(atomic layer deposition,ALD)、化学气相沉积(chemical vapor deposition,CVD)、高密度等离子体CVD(high-density plasma CVD,HDP-CVD)、物理气相沉积(physical vapor deposition,PVD)及/或其他合适的沉积工艺。这些技术中的任一个，可被用于生长具有任何组成(包括梯度(graded)组成)的半导体层。

半导体结构100亦可包括熔丝结构104，熔丝结构104包括熔丝元件106，熔丝元件106至少部分地设置在熔丝区域FR中，熔丝元件106连接接触垫(pad)或接触插塞(plug)108，接触垫或接触插塞108至少部分地设置在接触区域CR中。如同本文所使用的，熔丝区域FR及接触区域CR可以仅指熔丝结构104的区域，而不是指熔丝结构104内的特定元件。在一些其他实施例中，熔丝区域FR可具体地指称熔丝元件106。熔丝结构104可由诸如铜等的金属，或是诸如硅化镍(NiSi)、硅化钛(TiSi₂)、硅化钴(CoSi_x)、硅化铂(PtSi₂)等等的多晶硅硅化物(silicided polysilicon)所形成。接触垫108可由铜、钨或金属等形成，且亦可包括衬垫(lining)接触垫108的扩散阻挡层(diffusion barrier layer)，该扩散阻挡层由诸如TiN、TaN等所形成。在一些实施例中，熔丝元件106的宽度远小于接触垫108的宽度。在一或多个实施例中，接触垫108可包括一或多个通孔(via)结构，通孔结构之中填充有金属插塞。半导体结构100可额外包括设置于熔丝元件106的侧面上的虚拟(dummy)导电特征116，用于限制熔丝元件106的形成以改善制造，包括更好的图案密度及图案几何形状。熔丝元件106及虚拟导电特征116被同时形成，例如利用相同金属层(薄层Mx)中的金属线。因此，熔丝元件106及虚拟导电特征116位于相同水平，且包括相同的导电材料，例如铜、铝、其他合适的导电材料或其组合。

图1B是沿着图1A的半导体结构100的线段1B的截面图。如图1B所示，基底层102包括第一ILD层110，第一ILD层110具有形成在接触区域CR中的金属特征112，以及具有形成在熔丝区域FR中的虚拟图案金属特征124。

在一些实施例中，第一ILD层110可由二氧化硅、氮化硅、氮氧化硅等形成。在一些实施方式中，第一ILD层110可包括任何合适的介电材料，例如半导体氧化物、半导体氮化物、半导体氮氧化物、其他合适的介电材料或其组合。在一些实施例中，第一ILD层110包括低k值介电材料(所具有的介电常数小于氧化硅的介电常数)。第一ILD层110的形成可以包括沉积以及化学机械研磨(chemical mechanical polishing,CMP)，以提供平坦的顶部表面128。

在一些实施例中，金属特征112及虚拟图案金属特征124可由任何合适的导电材料形成，例如Cu、Co、Ru、W、Mo、Ni、Cr、Ir、Pt、Rh、Ta、Ti、Al、TaN、TiN、化合物或是其他合适的导电材料或其组合。在一些实施例中，金属特征112及虚拟图案金属特征124的沉积可使用PVD、CVD、ALD、电镀(electroplating)、ELD或是其他合适的沉积工艺或其组合。

将会理解到，金属特征112可形成薄层Mx-1。如图1B所示，金属特征112可沿着x方向对准。换句话说，第一个金属特征112的顶部表面128与底部表面在z方向上的高度，可以大约等于每个其他金属特征112的顶部表面128与底部表面在z方向上的高度。同样地，虚拟图案金属特征124亦可沿着x方向对准。在一些实施例中，虚拟图案金属特征124所包括的线段宽度、线段间隔以及图案密度，可大约等于金属特征112的线段宽度、线段间隔以及图案密度。在此等实施例中，熔丝区域FR的负载比(duty ratio)可大约等于接触区域CR的负载比。负载比被定义为图案尺寸对相邻图案之间的距离的比例。换句话说，负载比被定义为线段宽度对金属线的间距的比例。在此等实施例中，在熔丝区域FR与接触区域CR之间，CMP凹陷效应(dishing effect)可约略相等。换句话说，在CMP之后，金属特征112及虚拟图案金属特征124可具有约略相等的掘入(recess)深度，而与凹陷无关，使得所获得的熔丝元件106包括均匀的起始深度或平坦的底部表面(表面132)，以及在熔丝区域FR及接触区域CR中具有均匀的厚度。

在一些实施例中，蚀刻停止层114可被形成在第一ILD层110、金属特征112以及虚拟图案金属特征124的顶部表面128上。熔丝结构104可包括形成在薄层Mx-1上的第二ILD层120。第二ILD层120可无限制地结合与第一ILD层110有关的材料及方法。如图1B所示，第二ILD层120可顺应(conform)金属特征112的顶部表面128。熔丝结构104可被形成在蚀刻停止层114上。接触垫108可包括形成在第二ILD层120中的通孔122。如同本文所使用的，通孔122可包括其中填充有金属插塞的通孔沟槽结构。通孔122可与薄层Mx-1的金属特征112电性接触(electrical contact)。将会理解到，通孔122可形成薄层Vx。

在一些实施例中，蚀刻停止层114可由SiC、LaO、AlO、AlON、ZrO、HfO、SiN、Si、ZnO、ZrN、ZrAlO、TiO、TaO、YO、TaCN、ZrSi、SiOCN、SiOC、SiCN、HfSi、LaO、SiO或其组合形成。在一些实施例中，可通过等离子体增强型CVD(PECVD)或其他合适的沉积制成来沉积蚀刻停止层114。在一些实施例中，通孔122可由包括金属的导电材料形成，且可包括铝、铜、铝/硅/铜合金、钴、镍、钛、钨、铂、钌、银、金、铑、钼、镉、锌及其合金、化合物或其组合。

可通过任何合适的沉积方法来形成通孔122，例如PVD、CVD、ALD、镀(例如：电镀)或其组合。在一些实施例中，通孔122可包括阻挡层。阻挡层可包括诸如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等的导电材料，且可使用诸如PECVD的CVD工艺来形成。在一些实施例中，通孔122可包括种晶层(seed layer)。种晶层可通过PVD、ALD或CVD进行沉积，且可由钨、铜或铜合金来形成。在一些实施例中，通孔122可被沉积在种晶层上。

熔丝结构104亦可包括形成在薄层Vx上的熔丝元件106。熔丝元件106可与薄层Vx的通孔122电性接触。将理解的是，熔丝元件106可形成薄层Mx。如图1B所示，熔丝元件106可顺应第二ILD层120及通孔122的顶部表面(表面132)。在一或多个实施例中，熔丝元件106可在x方向上纵向(lengthwise)延伸。在一些实施例中，沿着y方向，熔丝元件106在接触区域CR中的第一宽度可以大于在熔丝区域FR中的第二宽度。在一或多个实施例中，熔丝元件106可在z方向上具有固定的厚度。因此如图所示，熔丝区域FR中的厚度T1可大约等于接触区域CR中的厚度T2。在一些实施例中，熔丝元件106的整体金属厚度相对于传统的熔丝结构可以是增加的。在一些实施例中，可相对于传统的熔丝结构增加局部金属厚度，例如厚度T1。在一些实施例中，熔丝元件106的厚度、宽度及长度，可根据集成电路关键尺寸(criticaldimension)的缩放而缩放(scale)。在一些实施例中，相对于传统的熔丝结构，熔丝元件106增加的整体金属厚度或是熔丝元件106在熔丝区域FR中增加的局部金属厚度，可提供穿过熔丝区域FR的增加的电流及/或增加的电流密度，与具有相对较低的金属厚度的传统熔丝结构(例如：未具有插入熔丝区域的虚拟图案金属特征124的传统熔丝)相比，这可以使得熔丝元件106更容易烧坏(burn out)。在一些范例中，传统熔丝结构在熔丝区域中包括凹面的底部表面，使得熔丝元件在熔丝区域中较薄。在未具有通孔122的一些实施例中，与熔丝区域FR相比，熔丝元件106在接触区域CR中可更容易被熔断或烧坏。然而，在所绘制的包括通孔122的实施例中，与接触区域CR相比，熔丝元件106在熔丝区域FR中更容易烧坏。

图2A根据其他实施例描绘了半导体结构200。半导体结构200可无限制地结合来自半导体结构100的相似结构。

半导体结构200包括虚拟图案金属特征126。在一些实施例中，虚拟图案金属特征126可由任何合适的导电材料形成，例如Cu、Co、Ru、W、Mo、Ni、Cr、Ir、Pt、Rh、Ta、Ti、Al、TaN、TiN、化合物或其他合适的导电材料或其组合。在一些实施例中，虚拟图案金属特征126的沉积可使用PVD、CVD、ALD、电镀、ELD或是其他合适的沉积工艺或其组合。

在一些实施例中，虚拟图案金属特征126所包括的线段宽度，可大于金属特征112及虚拟图案金属特征124的线段宽度。在一些实施例中，虚拟图案金属特征126所包括的图案密度，可大于金属特征112及虚拟图案金属特征124的图案密度。在一些实施例中，虚拟图案金属特征126所包括的线段宽度、线段间隔以及图案密度，可大于金属特征112及虚拟图案金属特征124的线段宽度、线段间隔以及图案密度。在一些实施例中，虚拟图案金属特征126的线段宽度、线段间隔以及图案密度的至少一个子集，大于金属特征112及虚拟图案金属特征124的线段宽度、线段间隔以及图案密度的子集。举例来说，虚拟图案金属特征126的线段间隔以及图案密度，大于金属特征112及虚拟图案金属特征124的线段间隔以及图案密度。在此等实施例中，熔丝区域FR的负载比Df大于接触区域CR的负载比Dc，或者Df/Dc大于1。在一些范例中，负载比的比值Df/Dc介于1.5与2之间。当比值Df/Dc不够大时，对应的凹陷效应不足以引起足够的高度差来有效地增加电流密度。当比值Df/Dc过大时，虚拟图案金属特征126将靠得太近，甚或是聚集在一起，导致不希望出现的应力及脱层(delamination)问题。比值Df/Dc被调整以在不引起其他问题(例如：脱层)的情况下增强电流密度。包括根据前述任何实施例的薄层Mx-1的半导体结构200，具有较大的线段宽度、较大的线段间隔、较大的图案密度，或者是在熔丝区域FR中具有较大的线段宽度、较大的线段间隔以及较大的图案密度，可以修改负载效应(loading effect)使得与接触区域CR相比，CMP凹陷效应在熔丝区域FR中会增加。在此等实施例中，在熔丝区域FR中的CMP凹陷效应可大于在接触区域CR中的CMP凹陷效应。换句话说，在CMP之后，金属特征112的顶部表面128可在z方向上具有较大的高度，大于虚拟图案金属特征126的顶部表面130的高度。也就是说，由于虚拟图案金属特征126在熔丝区域FR中的更多的掘入，虚拟图案金属特征126可包括比金属特征112更大的掘入深度。在一些实施例中，所获得的熔丝元件106可包括不均匀的起始深度或是弯曲的底部表面(表面132)，以及与接触区域CR相比，在熔丝区域FR中的不均匀厚度。在一些实施例中，所获得的熔丝元件106包括凸面的底部表面。

如图2B所示，熔丝元件106在z方向可具有不均匀的厚度。在一些实施例中，如图所示，熔丝区域FR中的厚度T3大于接触区域CR中的厚度T4。在一些实施例中，半导体结构200中的熔丝元件106的厚度T3，可超过半导体结构100中的熔丝元件106的厚度T1。在一些实施例中，相对于半导体结构100，熔丝元件106的整体金属厚度更进一步增加。在一些实施例中，相对于半导体结构100，局部的金属厚度(例如：厚度T3)可以增加。在一些实施例中，熔丝元件106增加的整体金属厚度或是熔丝元件106在熔丝区域FR中增加的局部金属厚度，提供穿过熔丝区域FR的增加的电流及/或增加的电流密度，不同于形成具有相对较低的金属厚度的半导体结构，与具有相对较低的金属厚度的半导体结构(例如：具有凹面的底部表面)相比，这会使得熔丝元件106更容易烧坏。在一些实施例中，相对于通过现行方法形成的半导体结构的熔丝元件，由半导体结构200的熔丝元件106增加的电流大于25％，或介于25％至35％之间的范围内。

在上述的一些实施例中，与传统方法相比，具有厚度T3的熔丝元件106可以是由于改变底层金属环境(例如：薄层Mx-1层)而导致的。如图2B所示，在熔丝区域FR中的虚拟图案金属特征126的顶部表面130以及第一ILD层110的顶部表面130在z方向上的高度，可低于接触区域CR中金属特征112的顶部表面128的高度。另一方面，在熔丝区域FR中的虚拟图案金属特征126的底部表面与在接触区域CR中的金属特征112的底部表面，可沿着x方向彼此对准。换句话说，虚拟图案金属特征126的底部表面在z方向上的高度，可大约等于接触区域CR中的金属特征112的底部表面在z方向上的高度。

如图2B所示，第二ILD层120可顺应金属特征112、第一ILD层110以及虚拟图案金属特征126的顶部表面128、顶部表面130。因此，第二ILD层120可至少在熔丝区域FR中形成凹面结构，因为下方的熔丝区域FR中的虚拟图案金属特征126以及第一ILD层110的顶部表面130，在高度上低于接触区域CR中的金属特征112及第一ILD层110的顶部表面128。在一些实施例中，第二ILD层120的顶部表面(表面132)在z方向上的高度，可以沿着x方向移动自接触区域CR一路降低到熔丝区域FR的中心处或附近。在一些实施例中，第二ILD层120的顶部表面(表面132)的高度，可如图所示般逐渐地或连续地降低。

如图2B所示，熔丝元件106可顺应第二ILD层120的顶部表面(表面132)。因此，熔丝元件106可形成在熔丝区域FR中与第二ILD层120的凹面的顶部表面(表面132)接触的凸面的底部表面(表面132)。在一些实施例中，熔丝元件106在熔丝区域FR中的顶部表面134，可高于熔丝元件106在接触区域CR中的顶部表面。在此等实施例中，顶部表面134在z方向上的高度可以连续增加，使得熔丝元件106的厚度T3可在熔丝元件106的沿着x方向的中心附近最大。在一些实施例中，熔丝元件106可在每个方向上对称。在一些其他实施例中，由于施加在其上的CMP工艺，熔丝元件106的顶部表面134在x-y平面上可以是平坦的。不过，应理解的是，厚度T3仍可超过半导体结构200的接触区域CR中的厚度T4以及半导体结构100的熔丝区域FR中的厚度T1。

图3是根据本公开实施例所示的流程图，显示用于制造半导体结构200的方法300。图4A至图4D为图2B的半导体结构在制造期间的各种阶段时的剖面图。同时参照图3及图4A，方法300始于方块302，方块302提供半导体基板。在一些实施例中，可在形成基底层102之前形成半导体基板。在此等实施例中，半导体基板可被设置在基底层102下方。在方块304中，方法300进入到在半导体基板上形成第一薄层102(薄层Mx-1,亦称为基底层102)，第一薄层具有在接触区域CR中与接触垫108接触的第一金属线112(亦称为金属特征112)，并具有在熔丝区域FR中的虚拟图案金属特征。当插入熔丝区域中的虚拟图案金属特征的负载比大于接触区域中的金属特征112的负载比时(如图2B所示)，第一薄层在第一区域CR(亦称为接触区域CR)中具有第一高度H1，并在第二区域FR(亦称为熔丝区域FR)中具有小于第一高度H1的第二高度H2，其中第一高度H1及第二高度H2是在z方向上测量的。相对高度差(H1-H2)/H1的范围可介于约25％至约35％之间。当插入熔丝区域中的虚拟图案金属特征具有与接触区域中的金属特征112相同的负载比时(如图1B所示)，第一高度H1与第二高度H2彼此间可以是约略相等的。

方法300的方块304可包括各种子步骤，子步骤包含方块304a到方块304d。在方块304a中，方法300进入到在第一区域CR中提供包括第一金属特征112(亦称为金属特征112)的设计布局，第一金属特征112具有第一图案密度。在方块304b中，方法300进入到通过添加虚拟图案金属特征126至第二区域FR中来修改设计布局，其中虚拟图案金属特征126具有大于第一图案密度的第二图案密度。在方块304c中，方法300进入到根据修改后的设计布局来形成第一薄层102，包括在第一介电层110(亦称为第一ILD层110)中沉积第一金属特征112以及虚拟图案金属特征126。第一薄层102包括平坦的顶部表面128。如图4A所示，平坦的顶部表面128由虚线标记。在一些实施例中，在半导体结构200中，第一介电层110可被沉积在下方的薄层上，例如一或多个半导体基板、接触蚀刻停止层、层间介电层、导电层以及互连层上。在一些实施例中，第一介电层110可被整体(bulk)沉积，随后进行图案化及蚀刻，以在接触区域CR中形成一或多个接触沟槽，并在熔丝区域FR中形成一或多个虚拟沟槽。之后，可使用PVD、CVD、ALD、电镀、ELD或其他合适的沉积工艺或其组合，在接触沟槽中沉积第一金属特征112，并在虚拟沟槽中沉积虚拟图案金属特征126。在一些实施例中，可在沉积第一金属特征112及虚拟图案金属特征126后，通过执行CMP操作来形成平坦的顶部表面128。

在方块304d中，方法300进入到对第一薄层执行CMP工艺，以掘入第二区域FR中的第一薄层的顶部表面128，方块304d通过引起凹陷效应来形成被掘入的顶部表面130。在一些实施例中，CMP工艺的参数可被选择，以相对于第一区域CR增加在第二区域FR中的凹陷效应。在一些实施例中，CMP的每个步骤可使用具有不同工艺参数的不同CMP工艺，工艺参数包括下列一或多个参数：不同的转盘(turn table)旋转速度、顶环(top ring)旋转速度、低头力(head down force)(或基板对垫(substrate-to-pad)力)、浆料(slurry)组成、浆料pH、浆料添加剂、浆料选择性、温度以及抛光时间。在一些实施例中，浆料可为包括氧化剂的氧化浆料，以氧化待移除的表面上的材料。在一些实施例中，氧化剂可包括过氧化氢。在一些实施例中，浆料可具有酸性pH(pH＜7)，以选择性地移除酸溶(acid soluble)成分。在一些其他实施例中，浆料可具有碱性pH(pH＞7)，以选择性地移除碱溶(base soluble)成分。在一些其他实施例中，浆料可具有中性pH(pH＝7)。在一些实施例中，浆料可包括添加剂，例如二氧化硅、表面活性剂(surfactant)以及金属腐蚀抑制剂(corrosion inhibitor)中的一或多种。在一些实施例中，浆料可相对于接触区域CR而选择性地移除熔丝区域FR中的材料。在一些实施例中，虚拟图案金属特征126可被掘入到小于第一高度H1的第二高度H2。

同时参照图3及图4B，在方块306中，方法300进入到在第一薄层102上形成第二薄层(薄层Vx)，第二薄层包括顺应第一薄层102被掘入的顶部表面130的第二介电层120(亦称为第二ILD层120)。在一些实施例中，第二介电层120可被顺应性地沉积在顶部表面130上，使得被掘入的顶部表面130的轮廓被转移到第二介电层120的顶部表面(表面132)上。在一些实施例中，可在形成第二介电层120之前沉积蚀刻停止层114。在此等实施例中，蚀刻停止层114可被顺应性地沉积在被掘入的顶部表面130上。

同时参照图3及图4C，在方块308中，方法300进入到形成与第一区域CR中的第一金属特征112接触的第一通孔122(亦称为通孔122)，其中每个第一通孔122与对应的第一金属特征112电性接触，并进一步与覆盖其上的熔丝元件106电性接触。在一些实施例中，第二介电层120可被图案化及蚀刻，以在接触区域CR中形成一或多个通孔沟槽。之后，可在第二介电层120上沉积导电材料，以填充通孔沟槽来形成第一通孔122。在一些实施例中，可使用PVD、CVD、ALD、电镀、ELD或是其他合适的沉积工艺或其组合来沉积导电材料。之后，可施加CMP工艺以移除多余的导电材料，并重新暴露第二介电层120的顶部表面(表面132)。

同时参照图3及图4D，在方块310中，方法300进入到在第二薄层上形成熔丝元件106(薄层Mx)，熔丝元件106在第一区域CR中具有第一厚度T4，且在第二区域FR中具有大于第一厚度T4的第二厚度T3。在一些实施例中，厚度T3与厚度T4之间的相对差被表示为(T3-T4)/T4，可介于约20％与约30％之间的范围内。在一些实施例中，熔丝元件106可由诸如铜或其他合适的金属，或是诸如硅化镍(NiSi)、硅化钛(TiSi₂)、硅化钴(CoSi_x)、硅化铂(PtSi₂)、其他合适的金属硅化物的金属硅化物或其组合所形成。在一些实施例中，可使用PVD、CVD、ALD、电镀、ELD或其他合适的沉积工艺或其组合，来沉积熔丝元件106。之后，可对熔丝元件106的顶部表面134施加CMP工艺，以平坦化顶部表面134。

本文所描述的各种实施例在电子熔丝的实施方式中具有优点。与传统较薄的熔丝元件相比，具有增加的厚度的熔丝元件106，例如厚度T3或是在一些其他实施例中的厚度T1，可在相同的程序电压(program voltage)下提供更大的电流密度。因此，使用相同的电压且不会增加功耗，较大的电流密度设计的半导体结构100、200，能够使得熔丝元件106在电流布局上更容易熔断或烧坏。在一些实施例中，半导体结构200中的熔丝元件106可在比半导体结构100中的熔丝元件106更低的程序电压下烧坏。同样地，半导体结构100中的熔丝元件106可在比传统较薄的熔丝元件更低的程序电压下烧坏。

在一个范例性方式中，本公开提供一种半导体结构，包括一Mx-1层(第一薄层)，包括第一介电层以及多个第一金属特征，其中第一金属特征包括第一区域中的第一组第一金属特征，以及包括第二区域中的第二组第一金属特征，其中第一组第一金属特征具有第一图案密度，而第二组第一金属特征具有第二图案密度，第二图案密度大于第一图案密度。上述半导体结构还包括一Vx层(第二薄层)，被设置于上述Mx-1层上，上述Vx层包括接触第一组第一金属特征的多个第一通孔。上述半导体结构还包括一Mx层(第三薄层)，被设置于上述Vx层上，上述Mx层包括一熔丝元件，其中上述熔丝元件具有在第一区域中的第一厚度，第一厚度小于上述熔丝元件在第二区域中的第二厚度。

在一或多个实施例中，上述Mx-1层还包括第三区域中的第三组第一金属特征，其中第一组第一金属特征、第二组第一金属特征以及第三组第一金属特征，沿着第一方向对准，且第一区域与第三区域沿着第一方向被第二区域所插入。在一或多个实施例中，上述Vx层还包括多个第二通孔，接触第三组第一金属特征。在一或多个实施例中，上述熔丝元件在第一方向上纵向延伸，且其中上述熔丝元件接触第一通孔及第二通孔中的每一个。在一或多个实施例中，其中沿着垂直于第一方向的第二方向，上述熔丝元件具有在第一区域及第三区域中的第一宽度，第一宽度大于在第二区域中的第二宽度。在一或多个实施例中，第一组第一金属特征中的每个第一金属特征，在第一方向上具有第一宽度，而第二组第一金属特征中的每个第一金属特征，在第一方向上具有大于第一宽度的第二宽度。在一或多个实施例中，第一组第一金属特征具有第一负载比，而第二组第一金属特征具有大于第一负载比的第二负载比。

在另一个范例性方式中，本公开提供一种半导体结构的形成方法。上述形成方法包括提供一半导体基板；在上述半导体基板上形成第一薄层，包括：形成第一介电层；在第一区域中沉积具有第一图案密度的多个第一金属特征；在第二区域中沉积具有第二图案密度的多个虚拟图案金属特征，其中第二图案密度大于第一图案密度；以及对第一薄层执行化学机械研磨工艺，以掘入上一薄层在第二区域中的顶部表面，使得第一薄层在第一区域中的第一高度，大于第一薄层在第二区域中的第二高度；以及在第一薄层上形成一熔丝元件，上述熔丝元件包括在第一区域中的第一厚度，第一厚度小于在第二区域中的第二厚度。

在一或多个实施例中，上述形成方法还包括在第一薄层上形成第二薄层，第二薄层包括顺应第一薄层被掘入的顶部表面的第二介电层。在一或多个实施例中，上述形成方法还包括在第二薄层上形成上述熔丝元件，上述熔丝元件顺应第二薄层的顶部表面。在一或多个实施例中，上述形成方法还包括形成接触第一区域中的第一金属特征的多个第一通孔，其中第一通孔中的每一个，与一个对应的第一金属特征电性接触。在一或多个实施例中，上述形成方法还包括：提供一设计布局，包括第一区域中的第一金属特征以及第一金属特征上的上述熔丝元件；以及通过在第二区域中添加虚拟图案金属特征来修改上述设计布局。在一或多个实施例中，上述形成方法还包括根据修改后的上述设计布局形成第一薄层。在一或多个实施例中，上述化学机械研磨的执行，还包括引起第一区域中的第一凹陷效应，第一凹陷效应小于第二区域中的第二凹陷效应。在一或多个实施例中，上述化学机械研磨的执行，还包括施加一浆料，上述浆料在第一区域中具有第一移除速率，第一移除速率小于在第二区域中的第二移除速率。在一或多个实施例中，上述形成方法还包括图案化及蚀刻第一介电层，以在第一区域中形成具有第一宽度的多个第一沟槽，以及在第二区域中形成具有第二宽度的多个第二沟槽，其中第二宽度大于第一宽度。

本公开又一个范例性方式提供一种半导体结构，包括一半导体基板；一熔丝区域，形成于上述半导体基板上，上述熔丝区域包括具有第一图案密度的多个虚拟图案金属特征；一接触区域，相邻于上述熔丝区域形成于上述半导体基板上，上述接触区域包括具有第二图案密度的多个金属特征，其中第二图案密度小于第一图案密度；以及一熔丝元件，形成于上述熔丝区域及上述接触区域中，其中上述熔丝元件在上述熔丝区域中的第一厚度，大于上述熔丝元件在上述接触区域中的第二厚度。

在一或多个实施例中，上述半导体结构还包括多个通孔，被设置于上述金属特征与上述熔丝元件之间，上述通孔中的每一个与上述金属特征中的一个金属特征电性接触。在一或多个实施例中，上述熔丝区域具有第一负载比，而上述接触区域具有小于第一负载比的第二负载比。在一或多个实施例中，上述熔丝元件在上述熔丝区域中的底部表面是凸起的。

尽管已就这些实施例及其优点进行了详细的描述，但应理解的是，在不脱离由所附权利要求所定义的本公开的精神及范围的情况下，可对本文进行各种改变、替换以及变更。此外，本发明的范围并不旨于受限说明书中所描述的工艺、机械、制造、物质组成、手段、方法及步骤的特定实施例。如同本技术领域具通常知识者将自本公开中轻易理解的，执行与本文所述的对应实施例基本相同的功能，或是达成与本文所述的对应实施例基本相同的结果，现存或将要开发的工艺、机械、制造、物质组成、手段、方法或步骤，均可根据本公开而被利用。因此，所附权利要求旨于在其范围内包括这些工艺、机械、制造、物质组成、手段、方法或步骤。