阅读说明：本技术 一种dram芯片三维集成系统及其制备方法 (DRAM chip three-dimensional integrated system and preparation method thereof ) 是由 朱宝 陈琳 孙清清 张卫 于 2020-06-30 设计创作，主要内容包括：本发明公开了一种DRAM芯片三维集成系统及其制备方法。在硅片正反面刻蚀出若干个沟槽结构；然后,在上下相对的两个沟槽之间刻蚀出TSV结构进行电气连通；接着,在沟槽内放置DRAM芯片,并采用铜-铜键合的方式使得垂直方向上芯片与TSV结构电气连通；最后进行重布线,使得水平方向上的芯片之间电气连通。本发明能够充分利用硅材料,而且可以避免转接板出现翘曲、变形等问题。此外,将芯片放置在沟槽内,既不会增大整体封装厚度,又能保护芯片不会受到外力冲击。(The invention discloses a DRAM chip three-dimensional integrated system and a preparation method thereof. Etching a plurality of groove structures on the front side and the back side of the silicon wafer; then, etching a TSV structure between the two grooves which are opposite up and down to carry out electrical communication; then, a DRAM chip is placed in the groove, and the chip and the TSV structure are electrically communicated in the vertical direction in a copper-copper bonding mode; finally, rewiring is carried out, so that the chips in the horizontal direction are electrically communicated. The invention can make full use of silicon materials and can avoid the problems of warping, deformation and the like of the adapter plate. In addition, the chip is placed in the groove, the whole packaging thickness is not increased, and the chip can be protected from being impacted by external force.)

一种DRAM芯片三维集成系统及其制备方法

技术领域

本发明属于集成电路封装领域，具体涉及一种DRAM芯片三维集成系统及其制备方法。

背景技术

随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。其中，三维系统级封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被应用于动态随机存储器(DRAM)芯片系统。

硅通孔(Through Silicon Via，简称TSV)转接板技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出许多垂直互连通孔以及后续重布线(Redistribution Layer，简称RDL)来实现不同芯片之间的电互连。TSV转接板技术能够使DRAM芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片存储密度、速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。然而，为了满足封装总体厚度的要求，通常会将硅片先进行减薄，然后制作TSV结构，最后在垂直方向上堆叠芯片。硅片减薄无疑将增加工艺复杂度，造成硅材料的浪费，而且还容易出现翘曲变形的问题。

发明内容

为了解决上述问题，本发明公开一种DRAM芯片三维集成系统，包括：贯通硅衬底的顶部沟槽、底部沟槽和硅通孔，其中，所述硅通孔连接着所述顶部沟槽和所述底部沟槽；

第一绝缘介质、第一铜扩散阻挡层和铜籽晶层，其中，所述第一绝缘介质覆盖所述底部沟槽，并在所述硅通孔底部处不连续；所述第一铜扩散阻挡层形成在所述第一绝缘介质上；所述铜籽晶层覆盖所述第一铜扩散阻挡层，并呈现出连续薄膜状态；所述第一铜扩散阻挡层和所述铜籽晶层在底部沟槽相邻区域处断开，以实现绝缘；

第二绝缘介质、第二铜扩散阻挡层、铜薄膜和导电铜柱，其中，所述第二绝缘介质覆盖所述顶部沟槽和所述硅通孔的侧壁，并在所述硅通孔顶部和底部呈不连续状态；所述第二铜扩散阻挡层形成在所述第二绝缘介质上；所述铜薄膜覆盖所述顶部沟槽内的所述第二铜扩散阻挡层，并呈现出连续薄膜状态；所述导电铜柱覆盖所述硅通孔侧壁的所述第二铜扩散阻挡层，并且完全填充所述硅通孔，其顶部与所述铜薄膜接触，底部与所述铜籽晶层接触；所述第二铜扩散阻挡层和所述铜薄膜在顶部沟槽相邻区域处断开，以实现绝缘；

DRAM芯片、接触凸点、填充物和重布线层，其中，所述DRAM芯片通过所述接触凸点分别与所述铜籽晶层以及所述铜薄膜键合；所述填充物填充所述DRAM芯片与所述铜籽晶层以及所述铜薄膜之间的间隙；所述重布线层覆盖三维集成系统的顶部和底部。

本发明的DRAM芯片三维集成系统中，优选为，所述第一绝缘介质、所述第二绝缘介质为SiO₂、Si₃N₄、SiOCH、SiOCFH中的至少一种。

本发明的DRAM芯片三维集成系统中，优选为，所述第一铜扩散阻挡层、所述第二铜扩散阻挡层为TaN、TiN、ZrN、MnSiO₃中的至少一种。

本发明的DRAM芯片三维集成系统中，优选为，所述填充物为环氧树脂。

本发明还公开一种DRAM芯片三维集成系统制备方法，包括以下步骤：在单晶硅衬底正面和背面光刻、刻蚀形成顶部沟槽和底部沟槽；在所述底部沟槽内依次沉积第一绝缘介质、第一铜扩散阻挡层和铜籽晶层；刻蚀所述顶部沟槽和所述底部沟槽之间的硅衬底，使之贯通形成硅通孔；

去除所述硅通孔底部的所述第一绝缘介质和第一铜扩散阻挡层，从而暴露出铜籽晶层；在顶部沟槽和硅通孔表面依次沉积第二绝缘介质和第二铜扩散阻挡层；去除位于硅通孔底部的第二绝缘介质和第二铜扩散阻挡层，从而暴露出铜籽晶层；在所述铜籽晶层表面电镀铜材料，使其完全填充所述硅通孔并与位于所述顶部沟槽的底部的第二铜扩散阻挡层的上表面齐平，从而形成导电铜柱；在所述顶部沟槽表面沉积铜薄膜；

去除相邻底部沟槽相连区域的第一铜扩散阻挡层和铜籽晶层，以及相邻顶部沟槽相连区域的第二铜扩散阻挡层和铜薄膜；将所述DRAM芯片的接触凸点分别与所述铜籽晶层以及所述铜薄膜键合；在所述DRAM芯片与沟槽之间的间隙填充填充物，作为缓冲层和隔离层；在上述结构的顶部和底部制作重布线层，使得水平方向上的DRAM芯片电气连通。

本发明的DRAM芯片三维集成系统制备方法中，优选为，所述第一绝缘介质、所述第二绝缘介质为SiO₂、Si₃N₄、SiOCH、SiOCFH中的至少一种。

本发明的DRAM芯片三维集成系统制备方法中，优选为，所述第一铜扩散阻挡层、所述第二铜扩散阻挡层为TaN、TiN、ZrN、MnSiO₃中的至少一种。

本发明的DRAM芯片三维集成系统制备方法中，优选为，所述填充物为环氧树脂。

本发明能够充分利用硅材料，而且可以避免转接板出现翘曲、变形等问题。此外，将芯片放置在沟槽内，既不会增大整体封装厚度，又能防止芯片受到外力冲击。

附图说明

图1是DRAM芯片三维集成系统制备方法的流程图。

图2～图13是DRAM芯片三维集成系统制备方法各步骤的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。

以下结合附图1-13和实施例对本发明的技术方案做进一步的说明。图1是DRAM芯片三维集成系统制备方法的流程图，图2-13示出了DRAM芯片三维集成系统制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：

在步骤S1中，在硅衬底上刻蚀形成沟槽。首先，在单晶硅衬底200正面和背面旋涂光刻胶并通过曝光和显影工艺定义出顶部和底部沟槽的位置。然后，采用反应离子刻蚀工艺刻蚀出沟槽结构，所得结构如图2所示。刻蚀硅衬底200的反应离子体可以选择CF₄、SF₆中的至少一种。在本实施方式中采用反应离子刻蚀工艺来获得沟槽结构，但是本发明不限定于此，可以选择干法刻蚀比如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、激光烧蚀，或者通过使用蚀刻剂溶液的湿法刻蚀中的至少一种工艺。

在步骤S2中，在底部沟槽淀积第一绝缘介质、第一铜扩散阻挡层和铜籽晶层。采用物理气相沉积工艺在底部沟槽内依次沉积SiO₂薄膜、TaN薄膜和Cu薄膜，分别作为第一绝缘介质201、第一铜扩散阻挡层202和铜籽晶层203，所得结构如图3所示。在本实施方式中采用SiO₂薄膜作为第一绝缘介质，采用TaN薄膜作为第一铜扩散阻挡层，但是本发明不限定于此，可以选择SiO₂、Si₃N₄、低介电常数材料(如SiOCH、SiOCFH)中的至少一种作为第一绝缘介质，选择TaN、TiN、ZrN、MnSiO₃中的至少一种作为第一铜扩散阻挡层。

在步骤S3中，在顶部沟槽和底部沟槽之间刻蚀形成硅通孔。首先，在顶部沟槽内部旋涂光刻胶并通过曝光和显影工艺定义出硅通孔的位置。然后，采用深度等离子体刻蚀(DRIE)工艺对顶部和底部沟槽之间的硅衬底200进行刻蚀，直到接触到第一绝缘介质201。最后，在溶剂中溶解或灰化去除光刻胶，所得结构如图4所示。其中，刻蚀硅衬底200的等离子体可以选择CF₄、SF₆中的至少一种。在本实施方式中采用深度反应离子刻蚀工艺来获得沟槽结构，但是本发明不限定于此，可以选择干法刻蚀比如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、深度反应离子刻蚀、激光烧蚀，或者通过使用蚀刻剂溶液的湿法刻蚀中的至少一种工艺。

在步骤S4中，在顶部沟槽和硅通孔内淀积第二绝缘介质和第二铜扩散阻挡层。首先，通过干法刻蚀如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻工艺去除位于硅通孔底部的第一绝缘介质201和第一铜扩散阻挡层202，从而暴露出铜籽晶层203，所得结构如图5所示。然后，采用化学气相沉积工艺在顶部沟槽和硅通孔表面依次沉积SiO₂薄膜和TaN薄膜，分别作为第二绝缘介质204和第二铜扩散阻挡层205，所得结构如图6所示。接着，通过干法刻蚀如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻工艺去除位于硅通孔底部的第二绝缘介质204和第二铜扩散阻挡层205，从而暴露出铜籽晶层203，所得结构如图7所示。在本实施方式中采用SiO₂薄膜作为第二绝缘介质，采用TaN薄膜作为第二铜扩散阻挡层，但是本发明不限定于此，可以选择SiO₂、Si₃N₄、低介电常数材料(如SiOCH、SiOCFH)中的至少一种作为第二绝缘介质，选择TaN、TiN、ZrN、MnSiO₃中的至少一种作为第二铜扩散阻挡层。

在步骤S5中，在硅通孔内电镀形成导电铜柱，以及在顶部沟槽内淀积铜薄膜。首先，以铜籽晶层203为籽晶层，采用电镀工艺在其表面电镀铜材料，铜材料完全填充硅通孔并与位于顶部沟槽的底部的第二铜扩散阻挡层205的上表面齐平，从而形成导电铜柱206，所得结构如图8所示。最后，采用物理气相沉积工艺在顶部沟槽内沉积铜薄膜207，所得结构如图9所示。

在步骤S6中，在沟槽内置入DRAM芯片并与TSV结构键合以及重布线。首先，采用光刻和刻蚀工艺去除相邻底部沟槽相连区域的第一铜扩散阻挡层202和铜籽晶层203，以及顶部沟槽相连区域的第二铜扩散阻挡层205和铜薄膜207，所得结构如图10所示。进一步，将带有铜接触凸点209的DRAM芯片208放置在沟槽内部，然后，在300～400℃的温度范围内进行铜-铜键合，也就是说铜接触凸点209分别与铜薄膜207和铜籽晶层203在加热条件下发生键合，所得结构如图11所示。接着，在DRAM芯片208与顶部沟槽以及底部沟槽的空隙内填充环氧树脂210作为缓冲层和隔离层，所得结构如图12所示。最后，在上述结构的顶部和底部制作重布线层211，使得水平方向上的DRAM芯片电气连通，所得结构如图13所示。

如图13所示，本发明的一种DRAM芯片三维集成系统包括：贯通硅衬底200的顶部沟槽、底部沟槽和硅通孔，其中，硅通孔连接着顶部沟槽和所述底部沟槽；

第一绝缘介质201、第一铜扩散阻挡层202和铜籽晶层203，其中，第一绝缘介质201覆盖底部沟槽，并在硅通孔底部处不连续；第一铜扩散阻挡层202覆盖第一绝缘介质201；铜籽晶层203覆盖第一铜扩散阻挡层202，并呈现出连续薄膜状态；第一铜扩散阻挡层202和铜籽晶层203在底部沟槽相邻区域处断开，以实现绝缘；

第二绝缘介质204、第二铜扩散阻挡层205、铜薄膜207和导电铜柱206，其中，第二绝缘介质204覆盖顶部沟槽和硅通孔，并在硅通孔的顶部和底部呈不连续状态；第二铜扩散阻挡层205覆盖第二绝缘介质204；铜薄膜207覆盖顶部沟槽内的第二铜扩散阻挡层205，并呈现出连续薄膜状态；导电铜柱206覆盖硅通孔侧壁的第二铜扩散阻挡层205，并且完全填充硅通孔，其顶部与铜薄膜207接触，底部与铜籽晶层203接触；第二铜扩散阻挡层205和铜薄膜207在顶部沟槽相邻区域处断开，以实现绝缘；

DRAM芯片208、接触凸点209、填充物210和重布线层211，其中，DRAM芯片208通过接触凸点209分别与铜籽晶层203以及铜薄膜207键合；填充物210填充DRAM芯片208与铜籽晶层203以及铜薄膜207之间的间隙；重布线层211覆盖三维集成系统的顶部和底部。

优选地，第一绝缘介质、第二绝缘介质为SiO₂、Si₃N₄、SiOCH、SiOCFH等。第一铜扩散阻挡层、第二铜扩散阻挡层为TaN、TiN、ZrN、MnSiO₃中的至少一种。填充物为环氧树脂。

本发明制造转接板的硅片无需减薄，因此可以减少工艺步骤，还可以充分利用硅材料，而且转接板不会出现翘曲和变形的问题。此外，通过在转接板上刻蚀出沟槽，并在沟槽内放置芯片，既不会增大整体封装厚度，又能保护芯片不受外力冲击。另外，利用在上下两个正对的沟槽之间的TSV结构，实现垂直方向上DRAM芯片的电学连通。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。