阅读说明：本技术 半导体装置和成像装置 (Semiconductor device and imaging device ) 是由 琴尾健吾 小池薫 于 2016-04-26 设计创作，主要内容包括：本发明提高了半导体芯片之间的接合强度。在半导体装置中,第一半导体芯片设置有第一接合面,第一接合面包括：第一绝缘层；与通过第一绝缘层而被绝缘的第一内层电路电连接的多个第一焊盘；和布置在多个第一焊盘的外部的线状的第一金属层。第二半导体芯片包括接合至第一接合面的第二接合面,第二接合面包括：第二绝缘层；布置在与第一焊盘面对的位置处且与通过第二绝缘层而被绝缘的第二内层电路电连接的多个第二焊盘；和布置在与第一金属层面对的位置处的线状的第二金属层。第一金属层和第二金属层的宽度是基于从第一半导体芯片的端部至第一焊盘的区域中的第一绝缘层与第二绝缘层之间的接合强度和第一金属层与第二金属层之间的接合强度的宽度。(The invention improves the bonding strength between the semiconductor chips. In a semiconductor device, a first semiconductor chip is provided with a first bonding surface including: a first insulating layer; a plurality of first pads electrically connected to the first inner layer circuit insulated by the first insulating layer; and a first metal layer in a line shape disposed outside the plurality of first pads. The second semiconductor chip includes a second bonding surface bonded to the first bonding surface, the second bonding surface including: a second insulating layer; a plurality of second pads arranged at positions facing the first pads and electrically connected to a second inner layer circuit insulated by a second insulating layer; and a second metal layer arranged in a line shape at a position facing the first metal layer. The widths of the first metal layer and the second metal layer are widths based on a bonding strength between the first insulating layer and the second insulating layer and a bonding strength between the first metal layer and the second metal layer in a region from an end portion of the first semiconductor chip to the first pad.)

半导体装置和成像装置

本申请是申请日为2016年4月26日、发明名称为“半导体装置和成像装置”的申请号为201680027191.8专利申请的分案申请。

技术领域

本发明涉及半导体装置和成像装置。更具体地，本发明涉及通过接合两个半导体芯片而形成的半导体装置和成像装置。

背景技术

迄今为止，已经使用了这样的半导体装置：多个半导体芯片被堆叠以形成三维构造，且因此实现小型化。例如，在成像装置中，光接收元件芯片和周边电路芯片基于各自的制造工艺而被单独制造。光接收元件芯片是具有这样构造的半导体芯片：其中，均包括有光接收元件的像素以二维阵列构造进行布置。周边电路芯片由驱动光接收元件芯片的周边电路形成。其后，使用这样的制造方法：将这些芯片接合在一起并且进行堆叠，从而构造出成像装置。在使用该制造方法的情况下，期望增强接合面处的接合强度以提高成像装置的可靠性。

在芯片的接合面上，布置有与半导体芯片内的电路电连接的焊盘；且通过这些接合在一起的焊盘能够实现芯片之间的电信号的传输。焊盘用铜(Cu)等金属构成，且因此能够获得相对高的接合强度。另一方面，用于使焊盘等绝缘的绝缘层布置在接合面的除了焊盘以外的区域中。绝缘层之间的接合强度低于焊盘之间的接合强度；因此，提出了通过等离子处理使接合面活性化以提高接合强度的系统(例如，参见专利文献1)。

引用列表

专利文献

专利文献1：日本专利特开平5-082404号公报

发明内容

本发明要解决的技术问题

上述的常规技术具有通过活性化来提高接合面的绝缘膜之间的接合强度的效果，但是另一方面，具有这样的问题：焊盘损坏和劣化，且构成焊盘的铜(Cu)四处飞散并且用于接合半导体芯片的设备被污染。

考虑到上述情况而做出本发明，本发明的目的是在不进行接合面的活性化处理的情况下提高半导体芯片之间的接合强度。

技术问题的解决方案

构思出本发明以解决上述的问题，本发明的第一方面是一种半导体装置，其包括：第一半导体芯片，所述第一半导体芯片包括第一接合面，所述第一接合面包括第一绝缘层、通过所述第一绝缘层而被绝缘的第一内层电路电连接至的多个第一焊盘以及布置在所述多个第一焊盘的外部的线状的第一金属层；和第二半导体芯片，所述第二半导体芯片包括接合至所述第一接合面的第二接合面，所述第二接合面包括第二绝缘层、布置在与所述第一焊盘面对的位置处且与通过所述第二绝缘层而被绝缘的第二内层电路电连接的多个第二焊盘以及布置在与所述第一金属层面对的位置处的线状的第二金属层。所述第一金属层和所述第二金属层的宽度是基于在从所述第一半导体芯片的端部至所述第一焊盘这样的区域中的所述第一绝缘层与所述第二绝缘层之间的接合强度和所述第一金属层与所述第二金属层之间的接合强度的宽度。这产生如下的作用：布置了具有基于在如下区域中的的第一绝缘层与第二绝缘层之间的接合强度和第一金属层与第二金属层之间的接合强度的宽度的第一金属层和第二金属层，所述区域是从第一半导体芯片的端部至第一焊盘的区域。

此外，根据第一方面，所述第一金属层和所述第二金属层的宽度可以是基于在所述区域中的所述第一绝缘层与所述第二绝缘层之间的接合强度和所述第一金属层与所述第二金属层之间的接合强度的平均值的宽度。这产生如下的作用：布置了具有基于在该区域中的第一绝缘层与第二绝缘层之间的接合强度和第一金属层与第二金属层之间的接合强度的平均值的宽度的第一金属层和第二金属层。

此外，根据第一方面，所述第一金属层和所述第二金属层的宽度可以大体上等于满足下面关系式的宽度Q，(x×P+y×Q)/R>z，其中，z：所述第一半导体芯片和所述第二半导体芯片之间的每单位面积的接合强度，x：所述第一绝缘层和所述第二绝缘层之间的每单位面积的接合强度，y：所述第一金属层和所述第二金属层之间的每单位面积的接合强度，P：在与所述第一半导体芯片的端部大体上垂直相交的路径上的所述第一绝缘层和所述第二绝缘层的接合部的长度，以及R：所述路径上的所述第一焊盘与所述第一半导体芯片的端部之间的长度。这产生如下的作用：布置了具有如下宽度的第一金属层和第二金属层，所述宽度是基于在与第一半导体芯片的端部大体上垂直相交的路径上的第一绝缘层和第二绝缘层的接合部的长度以及基于其它因素的宽度。

此外，根据第一方面，所述路径可以是这样的路径：与所述第一半导体芯片的端部大体上垂直相交，并且从所述第一半导体芯片的端部延伸且最先到达所述第一焊盘。这产生如下的作用：布置了具有如下宽度的第一金属层和第二金属层，所述宽度是基于在第一半导体芯片的端部和第一焊盘之间的最短路径上的第一绝缘层和第二绝缘层的接合部的长度的以及基于其它因素的宽度。

此外，根据第一方面，所述路径可以是这样的路径中的具有最长距离的路径：与所述第一半导体芯片的端部大体上垂直相交，并且从所述第一半导体芯片的端部延伸且最先到达所述第一焊盘。这产生如下的作用：布置具有基于在具有最小接合强度的路径上的第一绝缘层和第二绝缘层的接合部的长度的以及基于其它因素的宽度的第一金属层和第二金属层。

此外，根据第一方面，所述第一接合面还可以包括不与所述第一内层电路电连接的第一伪焊盘。所述第二接合面还可以包括布置在与所述第一伪焊盘面对的位置处且不与所述第二内层电路电连接的第二伪焊盘。所述第一金属层和所述第二金属层的宽度可以是基于在如下区域中的所述第一绝缘层与所述第二绝缘层之间的接合强度和所述第一金属层与所述第二金属层之间的接合强度的宽度，所述区域是从所述第一半导体芯片的端部延伸且最先到达所述第一焊盘或所述第一伪焊盘的区域。这产生如下的作用：布置了具有在基于从第一半导体芯片的端部延伸且最先到达第一焊盘或第一伪焊盘这样的区域中的第一绝缘层与第二绝缘层之间的接合强度和第一金属层与第二金属层之间的接合强度的宽度的第一金属层和第二金属层。

此外，根据第一方面，所述第一金属层和所述第二金属层可以被分割成规定数量的部件。这产生如下的作用：分割第一金属层和第二金属层。

此外，根据第一方面，所述第一半导体芯片和所述第二半导体芯片可以被构造为矩形形状。所述第一金属层和所述第二金属层的宽度可以是基于针对所述第一半导体芯片和所述第二半导体芯片各者的每条边的在所述区域中的所述第一绝缘层与所述第二绝缘层之间的接合强度和所述第一金属层与所述第二金属层之间的接合强度的宽度。这产生如下的作用：布置具有基于针对半导体芯片各者的每条边的在该区域中的第一绝缘层与第二绝缘层之间的接合强度和第一金属层与第二金属层的接合强度的宽度的第一金属层和第二金属层。

此外，本发明的第二方面是成像装置，其包括：第一半导体芯片，所述第一半导体芯片包括第一接合面和第一扩散层，所述第一接合面包括第一绝缘层、与通过所述第一绝缘层而被绝缘的第一内层电路电连接的多个第一焊盘和布置在所述多个第一焊盘的外部的线状的第一金属层，所述第一扩散层包括电连接至所述第一内层电路且将施加的光转换成电信号的半导体区域；和第二半导体芯片，所述第二半导体芯片接合至所述第一接合面，所述第二半导体芯片包括第二接合面和第二扩散层，所述第二接合面包括第二绝缘层、布置在与所述第一焊盘面对的位置处且与通过所述第二绝缘层而被绝缘的第二内层电路电连接的多个第二焊盘和布置在与所述第一金属层面对的位置处的线状的第二金属层，所述第二扩散层包括电连接至所述第二内层电路且处理所述电信号的半导体区域。所述第一金属层和所述第二金属层的宽度是基于在如下区域中的所述第一绝缘层与所述第二绝缘层之间的接合强度和所述第一金属层与所述第二金属层之间的接合强度的宽度，所述区域是从所述第一半导体芯片的端部延伸至所述第一焊盘的区域。这产生如下的作用：布置了具有基于在从第一半导体芯片的端部延伸至第一焊盘这样的区域中的第一绝缘层与第二绝缘层之间的接合强度和第一金属层与第二金属层之间的接合强度的宽度的第一金属层和第二金属层。

本发明的有益效果

根据本发明，能够在不进行接合面的活性处理的情况下表现出提高半导体芯片之间的接合强度的良好效果。注意，这里所述的效果不一定是限制性的，且可以表现出本发明中将要被说明的任何效果。

附图说明

图1示出了本发明的第一实施例中的半导体装置10的构造例。

图2示出了本发明的第一实施例中的半导体芯片的构造例。

图3示出了本发明的第一实施例中的保护环的宽度。

图4示出了本发明的第一实施例中的对齐期间的偏移等。

图5示出了本发明的第一实施例的变型例中的保护环的宽度。

图6示出了本发明的第二实施例中的保护环。

图7示出了本发明的第三实施例中的半导体装置10的构造例。

图8示出了本发明的第三实施例中的伪焊盘。

图9示出了本发明的实施例中的保护环的设计程序。

图10示出了本发明的实施例中的最大绝缘体接合长度计算程序(步骤S910)。

具体实施方式

在下文中，说明用于实施本发明的实施例(以下，被称为实施例)。按照下面的顺序给出说明。

1.第一实施例(使用保护环的情况的示例)

2.第二实施例(分割保护环的情况的示例)

3.第三实施例(使用伪焊盘的情况的示例)

<1.第一实施例>

[半导体装置的构造]

图1示出了本发明的第一实施例中的半导体装置10的构造例。该图是用于相机等的成像装置的构造的横截面图。现在将使用该成像装置作为示例来说明本发明的实施例中的半导体装置10的构造。半导体装置10包括第一半导体芯片100和第二半导体芯片200。此外，半导体装置10是通过将第一半导体芯片100和第二半导体芯片200在图中示出的“B”位置处接合在一起而构成的。此外，半导体装置10是权利要求所述的成像装置的示例。

第一半导体芯片100将图像转换成电信号。在第一半导体芯片100中，像素(未示出)以二维阵列构造进行布置，该像素依据施加的光产生电信号。像素产生的电信号输出至第二半导体芯片200。第一半导体芯片100包括微透镜101、滤色器102、第一扩散层110、配线层131、过孔132、第一绝缘层129、第一焊盘124和第一保护环121。

微透镜101将光学图像形成在上述像素上。滤色器102是用于使期望波长的光入射到像素上的光学滤波器。

第一扩散层110是生成上述像素的半导体区域。每个像素中都布置有微透镜101和滤色器102。

配线层131传输电信号。配线层131为形成在第一扩散层110中的以XY矩阵构造布置的多个像素中的每一个像素进行配线。经由配线层131进行电力的供应、控制信号的输入和电信号通向/来自像素的输出。配线层131可以堆叠在多个层中。该图示出了堆叠在三个层中的配线层131的示例。过孔132将不同层中布置的配线层131电连接。例如，铜(Cu)可以用于配线层131和过孔132。此外，配线层131和过孔132构成第一内层电路。

第一绝缘层129使配线层131和过孔132绝缘。第一绝缘层129接合至后面所述的第二绝缘层229。例如，二氧化硅(SiO₂[0])或有机硅玻璃可以用于第一绝缘层129。

第一焊盘124电连接至配线层131和过孔132，且与第二半导体芯片200互相传输电信号。在第一半导体芯片100中，可以布置有与将要被传输的信号相对应的数量的第一焊盘。此外，第一焊盘124接合至后面所述的第二焊盘224。例如，铜(Cu)可以用于第一焊盘124。

第一保护环121是布置在第一焊盘外部的线状金属层。此外，第一保护环121接合至后面所述的第二保护环221。第一保护环121可以电连接至配线层131和过孔132，且可以连接至例如接地导体。此外，第一保护环121可以不连接至配线层131和过孔132，且可以是电气独立的构造。例如，铜(Cu)可以用于第一保护环121。此外，第一保护环121是权利要求所述的第一金属层的示例。

第二半导体芯片200电和机械地接合至第一半导体芯片100，并且进行第一半导体芯片100的像素的控制信号的产生，进行像素产生的电信号的处理等。该处理的示例包括将第一半导体芯片100产生的模拟电信号转换成数字电信号的模拟/数字转换。第二半导体芯片200包括第二扩散层210、配线层231、过孔232、第二绝缘层229、第二焊盘224和第二保护环221。

第二扩散层210是进行上述的控制信号的产生、电信号的处理等的半导体区域。经过该半导体区域处理的电信号作为图像信号输出至半导体装置10的外部。

配线层231传输电信号。类似于配线层131，配线层231可以堆叠为多个层。该图示出了堆叠在四个层中的配线层231的示例。过孔232将不同层中布置的配线层231电连接。例如，铜(Cu)可以用于配线层231和过孔232。此外，配线层231和过孔232构成第二内层电路。

第二绝缘层229使配线层231和过孔232绝缘。如上所述，第二绝缘层229接合至第一绝缘层129。例如，二氧化硅(SiO₂[0])或有机硅玻璃可以用于第二绝缘层229。

第二焊盘224电连接至配线层231和过孔232，且与第一半导体芯片100互相传输电信号。如上所述，第二焊盘224接合至第一焊盘124。例如，铜(Cu)可以用于第一焊盘224。

第二保护环221是布置在第二焊盘外部的线状金属层。如上所述，第二保护环221接合至第一保护环121。例如，铜(Cu)可以用于第二保护环221。此外，第二保护环221是权利要求所述的第二金属层的示例。

[半导体芯片的构造]

图2示出了本发明的第一实施例中的半导体芯片的构造例。该图示出了在被接合在一起之前的第一半导体芯片100和第二半导体芯片200的构造。本图的a示出了第二半导体芯片200的接合面120(由本图的a的虚线表示的面)的构造，且本图的b示出了第二半导体芯片200的接合面220(由本图的b的虚线表示的面)。两个半导体芯片都具有矩形形状的接合面。

第一绝缘层129、第一焊盘124和第一保护环121布置在接合面120上。

第一焊盘124以嵌入在第一绝缘层129中的岛的形状进行布置。此外，第一保护环121以环绕接合面120边缘的形状进行布置。

第二绝缘层229、第二焊盘224和第二保护环221布置在接合面220上。

第二焊盘224以嵌入在第二绝缘层229中的岛的形状进行布置。此外，第二焊盘224布置在与第一焊盘124对称的位置中。第二保护环221以环绕接合面220边缘的形状进行布置。

第一接合面120和第二接合面220接合在一起。在这种情况下，第一焊盘124和第二焊盘224接合在一起，第一绝缘层129和第二绝缘层229接合在一起，且第一保护环121和第二保护环221接合在一起。后面说明接合方法。

诸如第一焊盘124和第二焊盘224等金属件之间的结合强度通常相对高。另一方面，占据接合面的大部分的第一绝缘层129和第二绝缘层229之间的接合强度相对低。在进行了活性化处理的情况下，能够提高绝缘层之间的接合强度，但是引发与上述类似的问题。因此，通过将第一保护环121和第二保护环221布置在接合面上且增加金属件在接合面中的接合部的面积，能够获得期望的接合强度。此外，通过将第一保护环121和第二保护环221布置成分别环绕接合面120和220的端部边缘的形状，具有了防止接合面的端部发送破裂的效果。在接合面的端部，通常，应力集中且因此很有可能发生破裂。因此，通过将保护环221等布置在端部以提高接合强度，能够防止破裂的发生。

[保护环的宽度]

图3示出了本发明的第一实施例中的保护环的宽度。该图示出了第一保护环121和第二保护环221的宽度的计算方法。图中的a示出了第一半导体芯片100的端部的正视图，且图中的b示出了半导体装置10的接合部的横截面图。

如上所述，绝缘层之间的接合强度低于诸如第一焊盘124和第二焊盘224等金属件之间的接合强度。第一焊盘124等通常布置在远离第一半导体芯片100等的应力集中的周边部的区域中。因此，通过将保护环121等布置在第一半导体芯片100等的周边部中，能够补偿接合强度的缺乏。这里，将第一保护环121和第二保护环221的宽度表示为Q。可以根据从第一半导体芯片100的端部延伸至第一焊盘124这一区域中的第一绝缘层129与第二绝缘层229之间的接合强度和第一保护环121与第二保护环221之间的接合强度来计算Q。

如果将该图中的a的标记有C的第一焊盘124作为示例进行说明，那么可以根据从第一半导体芯片100的端部延伸至第一焊盘124这一区域中的绝缘层之间的接合强度以及保护环之间的接合强度来计算Q。这里，将该区域中的绝缘层的接合部的长度表示为P。为了获得第一半导体芯片100和第二半导体芯片200中的期望的接合强度，需要使上述的这一区域中的绝缘层部分的接合强度和保护环部分的接合强度的平均接合强度被设定为超过上述期望的接合强度的值。这里，第一半导体芯片100和第二半导体芯片200之间的期望的接合强度是考虑到半导体装置10要求的可靠性等而设定的接合强度，并且是由这些半导体芯片之间的单位面积的接合强度来表达的值。

如果期望的接合强度由z表示，那么z和P、Q之间的关系如下式所示。

(x×P+y×Q)/R>z…式1

这里，x表示第一绝缘层129和第二绝缘层229之间的每单位面积的接合强度。Y表示第一保护环和第二保护环之间的每单位面积的接合强度。R表示第一焊盘124与第一半导体芯片100的端部之间的长度。此外，在该图中，R是与P和Q的总和相等的长度。式1的左边表达这样的数学运算：上述的这一区域中的每单位长度(本图的a的垂直方向的单位长度)的接合强度的总值除以R来计算该区域中的接合强度的平均值。

如图2中所述，第一半导体芯片100和第二半导体芯片200的接合面是矩形形状。因此，针对四条边进行Q的计算。此外，边与边之间不同的值可以用作Q的值。此外，针对所有边而计算出的Q中的最大值可以用作四条边共同的Q值。

此外，如本图的a所示，在与第一半导体芯片100的端部大体上垂直相交的路径上的第一绝缘层129和第二绝缘层229的接合部的长度可以用作上述的P。此外，也可以选择其上没有***第一焊盘124的路径。例如，对于本图的a中的标记有D的第一焊盘124，标记有E的第一焊盘124***在通向第一半导体芯片100的端部的路径上。因此，将与该路径相关的P’从接合强度的计算中排除。在这种情况下，使用标记有E的第一焊盘124进行Q的计算。因此，能够更准确地进行Q的计算。

此外，优选根据其上没有***上述的第一焊盘124的各路径之中的最长路径来计算Q。P的部分最长的这部分对应于绝缘层的接合部最长的部分。因此，由于这是使用接合强度最小的部分作为基准而计算出Q，所以这能够进一步提高Q的计算准确性。

[将对齐期间内的偏移等考虑在内的情况]

图4示出了本发明的第一实施例中的对齐期间内的偏移等。该图的a示出了在第一半导体芯片100和第二半导体芯片200的接合期间发生了对齐偏移e1的情况的示例。在这种情况下，第一保护环121和第二保护环221的接合部的长度减小。因此，需要在将e1添加至Q之后制造第一保护环121和第二保护环221。

此外，该图的b示出了从晶圆切割出半导体装置10时发生切割偏移e2的情况的示例。这里，该图的b的401示出了切割位置。在这种情况下，也需要将e2添加至Q以防止第一保护环121和第二保护环221的接合部的面积的减小。

[半导体装置的制造方法]

能够通过下面的程序制造半导体装置10。制造包括具有以上述方式计算的Q的宽度的第一保护环121和第二保护环221的第一半导体芯片100和第二半导体芯片200。能够通过常见的半导体芯片制造方法制造这些芯片。此外，能够通过与第一焊盘124和第二焊盘224相同的制造方法制造第一保护环121和第二保护环221。接着，对第一半导体芯片100的第一接合面120和第二半导体芯片200的接合面220进行抛光以使接合面光滑。化学机械抛光(CMP)方法可以被用于抛光。接着，进行第一半导体芯片100和第二半导体芯片200的对齐以进行接合面的粘合。在粘合状态下进行加热至300至600℃的温度，且因此将两个芯片被接合在一起。因此，能够制造半导体装置10。

因此，在本发明的第一实施例中，半导体芯片的接合面设置有第一保护环121和第二保护环221。作为上述保护环，使用具有这样的宽度的保护环：所述宽度是根据在从第一半导体芯片100的端部延伸至第一焊盘124这一区域中的绝缘层的接合部的强度和保护环的接合部的强度而计算出的。因此，能够是半导体装置10的接合强度成为期望的接合强度。

[第一变型例]

在上述的实施例中，第一保护环121和第二保护环221被构造为具有相同的宽度。与此相比，第一保护环121和第二保护环221的宽度可以被设定为不同的值。这是为了吸收制造期间的误差，诸如对齐偏移等。

图5示出了本发明的第一实施例的变型例中的保护环的宽度。该图示出了第一保护环121和第二保护环221的宽度是不同的情况的示例。在这种情况下，也能够通过将第一保护环121和第二保护环221的接合部的长度设定为与Q相等的值来获得期望的接合强度。

<2.第二实施例>

在上述的实施例中，每个半导体芯片使用一个保护环。与此相比，在本发明的第二实施例中，保护环被分割，且使用多个保护环。因此，防止了在CMP抛光期间产生缺陷。

[保护环的构造]

图6示出了本发明的第二实施例中的保护环。如上所述，在半导体装置10的制造工艺中，进行通过CMP方法实施的半导体芯片的接合面的抛光。在这种情况下，如果第一保护环121和第二保护环221的宽度Q过大，那么存在发生保护环部被过多地切掉的所谓的碟形缺陷(dishing)的情况。为了防止这种情况，如本图所示，第一保护环121和第二保护环221被切割和布置。该图示出了每个保护环被一分为四的示例。在这种情况下，被分割出的各保护环的宽度的总和设定为与Q相等。另外，半导体装置10的构造类似于图1所述的半导体装置10，且因此省略说明。

因此，在本发明的第二实施例中，通过分割保护环，能够在保持期望的接合强度的同时，防止CMP抛光期间的蝶形缺陷的发生。

<3.第三实施例>

在上述的实施例中，根据从第一半导体芯片100的端部延伸至第一焊盘124这一区域中的绝缘层的接合部的强度以及其它因素来计算Q。与此相比，在本发明的第三实施例中，伪焊盘被添加至接合面以使用从第一半导体芯片100的端部至第一焊盘124或伪焊盘这一区域，从而计算Q。因此，能够在保持接合强度的同时，减小Q。

[半导体装置的构造]

图7示出了本发明的第三实施例中的半导体装置10的构造例。该图的半导体装置10与图1所述的半导体装置10的不同之处在于：第一伪焊盘125和第二伪焊盘225分别布置在第一半导体芯片100和第二半导体芯片200中。

[伪焊盘的构造]

图8示出了本发明的第三实施例中的伪焊盘。在本发明的第一实施中，根据从第一半导体芯片100的端部至第一焊盘124这一区域中的绝缘体部件之间的接合强度以及其它因素来计算Q。然而，如该图中的上侧图所示，在第一焊盘124与第一半导体芯片100的端部之间的距离大的情况下，Q的值大。因此，产生了下述情况：第一保护环121接近其它第一焊盘，且违反了设计规则。因此，如该图中的下侧图所示，第一伪焊盘125布置在第一焊盘124与第一半导体芯片100的端部之间。第一伪焊盘125布置在接合面120上，但是不连接至配线层131和过孔132，且是电气独立的焊盘。

此外，伪焊盘225布置在接合面220上的与第一伪焊盘125面对的位置中。此外，根据从第一半导体芯片100的端部延伸且最先达到第一焊盘124或第一伪焊盘125这一区域中的绝缘层之间的接合强度以及保护环之间的接合强度来计算Q。通过添加第一伪焊盘125和第二伪焊盘225，能够缩短P且也能够缩短基于此的Q。因此，能够避免违反设计规则。另外，半导体装置10的构造类似于图1所述的半导体装置10，且因此省略说明。

[保护环的设计程序]

图9示出了本发明的实施例中的保护环的设计程序。该图示出了包括下述步骤的保护环的设计程序：所述步骤包括伪焊盘的添加和保护环的分割。首先，计算最大绝缘体接合长度(步骤S910)。这里，最大绝缘体接合长度是P的最大值。接着，根据最大绝缘体接合长度来计算保护环的宽度(步骤S901)。这能够通过上述的式1来计算。接着，评判保护环的宽度是否符合设计规则(步骤S902)。这里，与CMP方法的使用有关的规则被包括在所述设计规则中。因此，在符合设计规则的情况下(步骤S902：是)，确定保护环的位置(步骤S903)，且完成保护环的设计。

另一方面，在不符合设计规则的情况下(步骤S902：否)，评判保护环与焊盘是否彼此干扰(步骤S904)。即，评判保护环与焊盘之间的距离是否适当。因此，在保护环和焊盘彼此干扰的情况下(步骤S904：是)，添加伪焊盘(步骤S906)，且再次执行从步骤S910开始的程序。另一方面，在保护环和焊盘彼此不干扰的情况下(步骤S904：否)，分割保护环(步骤S905)，且再次执行从步骤S910开始的程序。

图10示出了本发明的实施例中的最大绝缘体接合长度计算程序(步骤S910)。首先，将最大绝缘体接合长度(Pmax)初始化为值为0(步骤S911)。接着，选择半导体芯片的边(步骤S912)，且选择焊盘(步骤S913)。评判选择的焊盘和选择的边之间是否存在其它焊盘(步骤S914)。在存在其它焊盘的情况下(步骤S914：是)，程序再次返回至步骤S913，且选择其它焊盘。另一方面，在不存在其它焊盘的情况下(步骤S914：否)，计算图3所述的P(步骤S915)。将计算出的P与Pmax进行比较。在P大于Pmax的情况下(步骤S916：是)，将Pmax变为P(步骤S917)，且程序转到步骤S918的程序。另一方面，在P是Pmax或小于Pmax的情况下(步骤S916：否)，跳过步骤S917的程序，且程序转到步骤S918的程序。

在步骤S918中，评判是否存在下一个焊盘(步骤S918)。即，评判是否已经针对所有焊盘进行了P的计算。在存在下一个焊盘的情况下(步骤S918：是)，再次执行从步骤S913开始的程序。另一方面，在不存在下一个焊盘的情况下(步骤S918：否)，评判是否存在下一条边(步骤S919)。即，评判是否已经针对所有边进行了Pmax的计算。因此，在存在下一条边的情况下，再次执行从步骤S912开始的程序。另一方面，在不存在下一条边的情况下，完成最大绝缘体接合长度计算程序。

因此，在本发明的第三实施例中，通过添加伪焊盘，能够在保持期望的接合强度的同时，避免违反设计规则。

如上所述，在本发明的实施例中，具有如下宽度的保护环被布置在接合面上且被使用：所述宽度是根据从半导体芯片的端部至焊盘这一区域中的绝缘层的接合部的强度和保护环的接合部的强度而计算出的。因此，能够在不进行接合面的活性化处理的情况下将半导体装置的接合强度设置为期望的接合强度。

上述的实施例是用于体现本发明的示例，且实施例中的事项均具有与权利要求中的特定公开事项的对应关系。同样，实施例中的事项和由相同的名称表示的权利要求中的特定公开事项彼此具有对应关系。然而，本发明不限于实施例，且在不偏离本发明的实质的情况下，实施例的各种变型例可以体现在本发明的范围内。

上述的实施例所述的处理序列可以被处理为具有一系列序列的方法，或可以被处理为用于使计算机执行一系列序列的计算机程序以及存储该计算机程序的记录媒介。作为记录媒介，能够使用硬盘、CD(Compact Disc，紧凑盘)、MD(MiniDisc，迷你盘)、DVD(DigitalVersatile Disk，数字通用盘)、存储卡和蓝光盘(注册商标)。

此外，本发明所述的效果不是限制性的，而仅是示例性的，且可以存在其它效果。

此外，本发明也可以被如下地构造。

(1)一种半导体装置，其包括：

第一半导体芯片，所述第一半导体芯片包括第一接合面，所述第一接合面包括

第一绝缘层，

多个第一焊盘，通过所述第一绝缘层而被绝缘的第一内层电路电连接至所述多个第一焊盘，和

线状的第一金属层，所述第一金属层布置在所述多个第一焊盘的外部；和

第二半导体芯片，所述第二半导体芯片包括接合至所述第一接合面的第二接合面，所述第二接合面包括

第二绝缘层，

多个第二焊盘，所述多个第二焊盘布置在与所述第一焊盘面对的位置处，且通过所述第二绝缘层而被绝缘的第二内层电路电连接至所述多个第二焊盘，和

线状的第二金属层，所述第二金属层布置在与所述第一金属层面对的位置处，

其中，所述第一金属层和所述第二金属层的宽度是基于在如下区域中的所述第一绝缘层与所述第二绝缘层之间的接合强度和所述第一金属层与所述第二金属层之间的接合强度的宽度，所述区域是从所述第一半导体芯片的端部至所述第一焊盘的区域。

(2)根据(1)所述的半导体装置，

其中，所述第一金属层和所述第二金属层的宽度是基于在所述区域中的所述第一绝缘层与所述第二绝缘层之间的接合强度和所述第一金属层与所述第二金属层之间的接合强度的平均值的宽度。

(3)根据(2)所述的半导体装置，

其中，所述第一金属层和所述第二金属层的宽度大体上等于满足下面关系式的宽度Q，

(x×P+y×Q)/R>z

其中，

z：所述第一半导体芯片和所述第二半导体芯片之间的每单位面积的接合强度，

x：所述第一绝缘层和所述第二绝缘层之间的每单位面积的接合强度，

y：所述第一金属层和所述第二金属层之间的每单位面积的接合强度，

P：在与所述第一半导体芯片的端部大体上垂直相交的路径上的所述第一绝缘层和所述第二绝缘层的接合部的长度，且

R：在所述路径上的所述第一焊盘与所述第一半导体芯片的端部之间的长度。

(4)根据(3)所述的半导体装置，

其中，所述路径是这样的路径：其与所述第一半导体芯片的端部大体上垂直相交，并且从所述第一半导体芯片的端部延伸且最先到达所述第一焊盘。

(5)根据(4)所述的半导体装置，

其中，所述路径是这样的路径中的具有最长距离的路径：与所述第一半导体芯片的端部大体上垂直相交，并且从所述第一半导体芯片的端部延伸且最先到达所述第一焊盘。

(6)根据(1)至(5)中任一项所述的半导体装置，

其中，所述第一接合面还包括不与所述第一内层电路电连接的第一伪焊盘，

所述第二接合面还包括布置在与所述第一伪焊盘面对的位置处且不与所述第二内层电路电连接的第二伪焊盘，且

所述第一金属层和所述第二金属层的宽度是基于在如下区域中的所述第一绝缘层与所述第二绝缘层之间的接合强度和所述第一金属层与所述第二金属层之间的接合强度的宽度，所述区域是从所述第一半导体芯片的端部延伸且最先到达所述第一焊盘或所述第一伪焊盘的区域。

(7)根据(1)至(6)中任一项所述的半导体装置，

其中，所述第一金属层和所述第二金属层被分割成规定数量的部件。

(8)根据(1)至(7)中任一项所述的半导体装置，

其中，所述第一半导体芯片和所述第二半导体芯片被构造为矩形形状，且

所述第一金属层和所述第二金属层的宽度是基于在针对所述第一半导体芯片和所述第二半导体芯片的各者的每条边的所述区域中的所述第一绝缘层与所述第二绝缘层之间的接合强度和所述第一金属层与所述第二金属层之间的接合强度的宽度。

(9)一种成像装置，其包括第一半导体芯片和第二半导体芯片，

所述第一半导体芯片包括第一接合面和第一扩散层，

所述第一接合面包括

第一绝缘层，

多个第一焊盘，通过所述第一绝缘层而被绝缘的第一内层电路电连接至所述多个第一焊盘，和

线状的第一金属层，所述第一金属层布置在所述多个第一焊盘的外部，

所述第一扩散层包括电连接至所述第一内层电路且将施加的光转换成电信号的半导体区域；并且

所述第二半导体芯片接合至所述第一接合面，所述第二半导体芯片包括第二接合面和第二扩散层，

所述第二接合面包括

第二绝缘层，

多个第二焊盘，所述多个第二焊盘布置在与所述第一焊盘面对的位置处，且通过所述第二绝缘层而被绝缘的第二内层电路电连接至所述多个第二焊盘，和

线状的第二金属层，所述第二金属层布置在与所述第一金属层面对的位置处，

所述第二扩散层包括电连接至所述第二内层电路且处理所述电信号的半导体区域，

其中，所述第一金属层和所述第二金属层的宽度是基于在如下区域中的所述第一绝缘层与所述第二绝缘层之间的接合强度和所述第一金属层与所述第二金属层之间的接合强度的宽度，所述区域是从所述第一半导体芯片的端部延伸至所述第一焊盘的区域。

附图标记的列表

10 半导体装置

100 第一半导体芯片

101 微透镜

102 滤色器

110 第一扩散层

120 第一接合面

121 第一保护环

124 第一焊盘

125 第一伪焊盘

129 第一绝缘层

131，231 配线层

132，232 过孔

200 第二半导体芯片

210 第二扩散层

220 第二接合面

221 第二保护环

224 第二焊盘

225 第二伪焊盘

229 第二绝缘层