阅读说明：本技术 一种复合膜层台面保护结构及其膜层生产工艺 (Composite film layer table-board protection structure and film layer production process thereof ) 是由 耿开远 于 2020-06-23 设计创作，主要内容包括：本发明公开一种复合膜层台面保护结构及其膜层生产工艺,属于半导体器件技术领域,包括半导体器件台面,半导体器件台面上设有沟槽,其特征在于：所述的沟槽的外部依次设有sipos层I、掺磷二氧化硅层、掺氯二氧化硅层和sipos层II,所述沟槽的下方设有PN结,能够实现可控硅PN结的保护。在中间沉积一层吸杂能力强的掺磷二氧化硅层和固定杂质能力强的掺氯二氧化硅,使得在其工作点附近掺磷二氧化硅层和掺氯二氧化硅起到有效降低漏电流的作用,既保证高耐压和高温度特性,又兼顾了漏电流问题。使用此方法的漏电流可以降低到常规方法的约一半左右。解决了现有技术中出现的问题。(The invention discloses a composite film layer table-board protection structure and a film layer production process thereof, belonging to the technical field of semiconductor devices, comprising a semiconductor device table-board, wherein a groove is arranged on the semiconductor device table-board, and the composite film layer table-board protection structure is characterized in that: the silicon controlled rectifier structure is characterized in that a sipos layer I, a phosphorus-doped silicon dioxide layer, a chlorine-doped silicon dioxide layer and a sipos layer II are sequentially arranged outside the groove, and a PN junction is arranged below the groove, so that the protection of the PN junction of the silicon controlled rectifier can be realized. A phosphorus-doped silicon dioxide layer with strong impurity absorbing capacity and chlorine-doped silicon dioxide with strong impurity fixing capacity are deposited in the middle, so that the phosphorus-doped silicon dioxide layer and the chlorine-doped silicon dioxide near the working point of the silicon dioxide layer play a role in effectively reducing leakage current, the characteristics of high voltage resistance and high temperature are ensured, and the problem of leakage current is also considered. The leakage current using this method can be reduced to about half of that of the conventional method. The problems in the prior art are solved.)

一种复合膜层台面保护结构及其膜层生产工艺

技术领域

本发明一种复合膜层台面保护结构及其膜层生产工艺，属于半导体器件技术领域。

背景技术

如图1所示，现有技术中sipos膜为一种常用的通过氧比例来控制电荷，从而实现高耐压和高温度特性的特种钝化膜，存在的弊端是漏电流偏大，常规Sipos膜是按照Si_XO_Y比例形成的(一般O：Si约45％左右)，可以认为是一种半绝缘膜，所以漏电流会偏大。因此怎样有效减少漏电流成为目前亟需解决的技术问题。

发明内容

针对现有技术的不足，本发明的目的在于提供一种复合膜层台面保护结构及其膜层生产工艺，解决了现有技术中出现的问题。

本发明所述的一种复合膜层台面保护结构，包括半导体器件台面，半导体器件台面上设有沟槽，其特征在于：所述的沟槽的外部依次设有sipos层I、掺磷二氧化硅层、掺氯二氧化硅层和sipos层II，所述沟槽的下方设有PN结。

进一步的，sipos层II的外部设有一玻璃层。

进一步的，sipos层I膜层厚度为

进一步的，掺磷二氧化硅层膜层厚度为

进一步的，掺氯二氧化硅层膜层厚度为

进一步的，sipos层II膜层厚度为

本发明所述的一种复合膜层的生产工艺，包括以下步骤：

步骤一，沉积sipos层I，温度T＝680℃，沉积压力TTL＝300mtorr，SiH₄流量：500*47％＝235cc/min，N₂O流量：300*17％＝51cc/min，沉积时间t＝20min；

步骤二，沉积掺磷二氧化硅层，温度T＝680℃，沉积压力TTL＝230mtorr，SiH₄流量：200*45％＝90cc/min，O₂流量：200*28％＝56cc/min，PH₃流量：100*10％＝10cc/min，沉积时间t＝6min；

步骤三，沉积掺氯二氧化硅层，温度T＝680℃，沉积压力TTL＝300mtorr，SiH₄流量：500*38％＝190cc/min，N₂O流量：300*25％＝75cc/min，HCL流量：30cc/min，沉积时间t＝8min；

步骤四，沉积sipos层II，温度T＝680℃，沉积压力TTL＝300mtorr，SiH₄流量：500*47％＝235cc/min，N₂O流量：300*17％＝51cc/min，沉积时间t＝40min。

本发明与现有技术相比，具有如下有益效果：

本发明所述的一种复合膜层台面保护结构及其膜层生产工艺，能够实现可控硅PN结的保护。同时将sipos层做成夹心饼干式，中间沉积一层吸杂能力强的掺磷二氧化硅层和固定杂质能力抢的掺氯二氧化硅，使得在其工作点附近掺磷二氧化硅层和掺氯二氧化硅起到有效降低漏电流的作用，既保证高耐压和高温度特性，又兼顾了漏电流问题。使用此方法的漏电流可以降低到常规方法的一半以内。解决了现有技术中出现的问题。

附图说明

图1为现有技术的结构图；

图2为本发明实施例的结构图；

图3为本发明实施例中复合膜层的结构图；

图中：1、sipos层I；2、掺磷二氧化硅层；3、掺氯二氧化硅层；4、sipos层II；5、玻璃层。

具体实施方式

下面结合附图和实施例对本发明作进一步的说明：

实施例1：

如图2所示，本发明所述的一种复合膜层台面保护结构，包括半导体器件台面，半导体器件台面上设有沟槽，沟槽的外部依次设有sipos层I1、掺磷二氧化硅层2、掺氯二氧化硅层3和sipos层II4，所述沟槽的下方设有PN结。

sipos层II4的外部设有一玻璃层5。

sipos层I1膜层厚度为

掺磷二氧化硅层2膜层厚度为

掺氯二氧化硅层3膜层厚度为

sipos层II4膜层厚度为

本实施例的工作原理为：复合膜层中间沉积一层吸杂能力强的掺磷二氧化硅层2和固定杂质能力抢的掺氯二氧化硅层3，使得在其工作点附近掺磷二氧化硅层2和掺氯二氧化硅层3起到有效降低漏电流的作用，既保证高耐压和高温度特性，又兼顾了漏电流问题。使用此方法的漏电流可以降低到常规方法的一半以内。

sipos层I1厚度可以根据产品类型微调，此层越薄，漏电越小，耐压值会略低。而此层越厚，耐压值会增加，但漏电会加大，根据实际产品需求和客户需求适当调整此层厚度，实现了可控硅耐压结(PN结)的保护。

实施例2：

本发明所述的一种复合膜层的生产工艺，包括以下步骤：

步骤一，沉积sipos层I1，温度T＝680℃，沉积压力TTL＝300mtorr，SiH₄流量：500*47％＝235cc/min，N₂O流量：300*17％＝51cc/min，沉积时间t＝20min；

步骤二，沉积掺磷二氧化硅层2，温度T＝680℃，沉积压力TTL＝230mtorr，SiH₄流量：200*45％＝90cc/min，O₂流量：200*28％＝56cc/min，PH₃流量：100*10％＝10cc/min，沉积时间t＝6min；

步骤三，沉积掺氯二氧化硅层3，温度T＝680℃，沉积压力TTL＝300mtorr，SiH₄流量：500*38％＝190cc/min，N₂O流量：300*25％＝75cc/min，HCL流量：30cc/min，沉积时间t＝8min；

步骤四，沉积sipos层II4，温度T＝680℃，沉积压力TTL＝300mtorr，SiH₄流量：500*47％＝235cc/min，N₂O流量：300*17％＝51cc/min，沉积时间t＝40min。

步骤一中sipos层I1膜层厚度为

步骤二中掺磷二氧化硅层2膜层厚度为

步骤三中掺氯二氧化硅层3膜层厚度为

步骤四中sipos层II4膜层厚度为

本实施例的工作原理为：掺磷二氧化硅层2中含有磷原子，其自带负电荷,是目前固定电荷、减少漏电非常有效的膜层，掺氯二氧化硅因为氯离子(cl-)存在，可以有效固定Na离子(Na+)，钾离子(K+)等活跃金属离子，使得漏电流减小。掺磷二氧化硅层2和掺氯二氧化硅膜层3可使漏电流大幅减小，再辅以sipos层，三者按一定比例结合可以使得三者的优势均得到最大化。

表1：数据对比表

上表中的数据表明，本发明实施例的技术方案可以有效固定Na离子(Na+)，钾离子(K+)等活跃金属离子，使得漏电流减小，有效提升产品性能。

采用以上结合附图描述的本发明的实施例的一种复合膜层台面保护结构及其膜层生产工艺，能够实现可控硅耐压结(PN结)的保护，高耐压和高温度特性，又兼顾了漏电流问题，解决了现有技术中出现的问题。但本发明不局限于所描述的实施方式，在不脱离本发明的原理和精神的情况下这些对实施方式进行的变化、修改、替换和变形仍落入本发明的保护范围内。