阅读说明：本技术 集成电路芯片 (Integrated circuit chip ) 是由 湛伟 马淑彬 夏明刚 丛伟林 于 2020-04-20 设计创作，主要内容包括：集成电路芯片,涉及集成电路技术。本发明包括基板、封装外壳和设置于基板与封装外壳之间的芯片电路,其特征在于,所述封装外壳包括内外两层,内层和外层设置有金属区域,分布于内外两层的金属区域构成电容的两个极板,形成外壳电容,两个极板之间填充有导热绝缘材料；外壳电容至少有一个连接端穿过基片上的通孔连接到基片底面。本发明利用封装外壳形成电容器的电容值远远大于芯片本身集成的电容值,并且无需考虑电容器的高度,封装金属外壳电容器可以离芯片(die)本身足够近,因此芯片的高度(厚度)可以非常小。(An integrated circuit chip relates to the integrated circuit technology. The invention comprises a substrate, a packaging shell and a chip circuit arranged between the substrate and the packaging shell, and is characterized in that the packaging shell comprises an inner layer and an outer layer, the inner layer and the outer layer are provided with metal areas, the metal areas distributed on the inner layer and the outer layer form two polar plates of a capacitor to form a shell capacitor, and a heat-conducting insulating material is filled between the two polar plates; the housing capacitor has at least one connection terminal connected to the bottom surface of the substrate through a via in the substrate. The capacitance value of the capacitor formed by the packaging shell is far greater than the capacitance value integrated by the chip, the height of the capacitor does not need to be considered, the packaging metal shell capacitor can be close enough to the chip (die), and therefore the height (thickness) of the chip can be very small.)

集成电路芯片

技术领域

本发明涉及集成电路技术。

背景技术

芯片(die)内部集成大电容会占用较大的芯片面积，从技术上会影响芯片的制造良率，而且由于芯片面积的增加使得成本比较高。因此，一般芯片内部集成的电容从几百飞法(fF，10-15F)到几十皮法(pF，10-12F)之间。

因此，较大的电容器一般需要通过芯片外部外接，或者在封装内部集成额外的电容器，或者通过封装引脚在印制电路板(PCB)上连接电容器。

封装内部集成额外的电容器，对电容的高度等有较大限制，一般要求电容高度在0.5毫米以内。因此，对电容器的选型有较多限制。

通过封装引脚在印制电路板(PCB)上连接电容，会占用PCB板面积。而且，由于焊接加工等原因，外部的大电容值电容器一般无法距离芯片管脚足够近。

传统的封装剖面图如图1所示。图中标注LID就是封装金属外壳层，可见封装金属外壳只有一层，起到保护芯片和散热的作用，不能起到电容器的作用。

发明内容

本发明所要解决的技术问题是，提供一种同时满足微型化和大电容的集成电路芯片。

本发明解决所述技术问题采用的技术方案是，集成电路芯片，包括基板、封装外壳和设置于基板与封装外壳之间的芯片电路，其特征在于，所述封装外壳包括内外两层，内层和外层设置有金属区域，分布于内外两层的金属区域构成电容的两个极板，形成外壳电容，两个极板之间填充有导热绝缘材料；外壳电容至少有一个连接端穿过基片上的通孔连接到基片底面。

外壳电容通过导体与芯片电路形成电路连接，并且位于最外层的电容极板与芯片的GND端形成电路连接。

进一步的，所述外层整体皆为金属。所述内层整体皆为金属，内外层形成一个电容。或者所述内层具有至少两个金属区域，内外层形成至少两个外壳电容。

或者，所述内层整体皆为金属，外层具有至少两个金属区域，内外层形成至少两个外壳电容。

本发明的有益效果是，本发明利用多层封装金属外壳作为电容器，完全克服了现有技术的缺点。本发明利用封装外壳形成电容器的电容值远远大于芯片本身集成的电容值，并且无需考虑电容器的高度，封装金属外壳电容器可以离芯片(die)本身足够近，因此芯片的高度(厚度)可以非常小。本发明在有限的空间内实现了电容值远超现有技术的大电容，具有微型化的特点。

本发明的封装金属外壳作为电容器，非常适合应用于集成电路的电源去耦(decoupling)领域，以及集成电路中电源电路和芯片、滤波器电路和芯片等需要外接大电容器的领域，如线性调制输出电源(LDO)电路，低通滤波器电路、高通波器电路、带通滤波器电路等。

本发明的封装金属外壳作为电容器，可以应用于其他集成电路中需要外接大电容器的领域。

在电路中，以本发明的集成电路芯片为特定芯片，特定芯片上的外壳电容可以作为特定芯片以外的电路部分的电路器件。

附图说明

图1是现有技术的结构示意图。

图2是本发明的第一种实施方式的结构示意图。

图3是本发明的第二种实施方式的结构示意图。

具体实施方式

参见图2。图中，1-外层，2-内层，3-导热绝缘材料，4-基板，5-芯片电路，6-信号连接点，7-通孔。

第一种实施方式

本发明的封装外壳包括内外两层，两层皆为金属材质，分别为外层1和内层2。外层1和内层2之间填充绝缘导热材料，作用一是起到对作为电容器的负极和正极之间绝缘的作用，作用二是对芯片产生热量的导出。

外层1和内层2的信号连接点通过封装基板内信号走线及过孔与芯片(die)或者印制电路板的电路信号相连接。

信号连接点在剖面上有比金属层更宽的宽度，有利于与封装基板内信号走线及过孔的键合连接。并且也可以使得封装金属层的厚度可以更加灵活，封装金属层可以做得较薄。

在电路中，外层1、内层2和绝缘导热材料构成的器件作用等效于电容器。

当芯片在测试、使用过程中，封装金属层1有可能与其他信号意外接触。为了避免对芯片内部信号的干扰，外层1应该连接为地(GND)信号，即作为电容器的负极。

第二种实施方式

参见图3。图3的阴影区域表示金属区域。

本实施方式提供了多个电容，封装外壳包括内外两个封装层，简称内层和外层。其中第一个封装层包括金属区域和绝缘体区域，绝缘体区域围绕金属区域，或者说金属区域嵌入绝缘体区域。以此方式，第一个封装层可以设置多个金属区域，或者说多个电容极板。此时，第二个封装层可以是整体为金属，也可以采用第一个封装层的金属极板设置方式，两个封装层上的极板位置对应，即可实现多个电容，并以导线将全部或部分连接线引至基板底面。