阅读说明：本技术 包括金属粘附和阻挡结构的半导体器件及其形成方法 (Semiconductor device including metal adhesion and barrier structures and method of forming the same ) 是由 R·K·乔施 F·希勒 M·福格 O·亨贝尔 T·拉斯卡 M·米勒 R·罗思 C·沙菲 于 2017-03-14 设计创作，主要内容包括：公开了包括金属粘附和阻挡结构的半导体器件及其形成方法。半导体器件的实施例包括电连接至半导体本体的金属结构。金属粘附和阻挡结构位于金属结构与半导体本体之间。金属粘附和阻挡结构包括包含钛和钨的层、以及在包含钛和钨的层上的包含钛、钨和氮的层。(Semiconductor devices including metal adhesion and barrier structures and methods of forming the same are disclosed. Embodiments of a semiconductor device include a metal structure electrically connected to a semiconductor body. The metal adhesion and barrier structure is located between the metal structure and the semiconductor body. The metal adhesion and barrier structure includes a layer comprising titanium and tungsten, and a layer comprising titanium, tungsten, and nitrogen over the layer comprising titanium and tungsten.)

包括金属粘附和阻挡结构的半导体器件及其形成方法

本申请是于2017年3月14日提交的、申请号为201710149143.2发明名称为“包括金属粘附和阻挡结构的半导体器件及其形成方法”的中国发明专利申请的分案申请。

技术领域

本公开涉及包括金属粘附和阻挡结构的半导体器件和形成半导体器件的方法。

背景技术

金属化是半导体技术中的关键要素。金属化负责半导体芯片内外的电流传输以及半导体芯片的操作期间产生的热的去除。金属粘附和阻挡结构的目的是在金属化部与诸如半导体本体等支承结构之间提供粘附，并且防止金属原子从金属结构扩散到半导体衬底中。期望在期望的时间跨度上改善阻挡和粘附特性的可靠性，减少由于缺陷和颗粒造成的阻挡特性的损害，以及提高屏蔽阻挡缺陷的能力。

发明内容

该目的通过独立权利要求的主题来实现。从属权利要求涉及进一步的实施例。

本公开涉及一种半导体器件。该半导体器件包括电连接至半导体本体的金属结构。该半导体器件还包括在金属结构与半导体本体之间的金属粘附和阻挡结构。金属粘附和阻挡结构包括包含钛和钨的层、以及在该包含钛和钨的层上的包含钛、钨和氮的层。

本公开还涉及一种包括电连接至半导体本体的金属结构的半导体器件。该半导体器件还包括在金属结构与半导体本体之间的金属粘附和阻挡结构，其中金属粘附和阻挡结构包括包含铝的层、以及在该包含铝的层上的Ti/TiN。

本公开还涉及一种制造半导体器件的方法。该方法包括在半导体本体上形成金属粘附和阻挡结构。该方法还包括在金属粘附和阻挡结构上形成金属结构。金属粘附和阻挡结构的形成包括形成包含钛和钨的层，以及在该包含钛和钨的层上形成包含钛、钨和氮的层。

本领域技术人员在阅读下面的详细说明和查看附图时将认识到附加的特征和优点。

附图说明

附图被包括以提供对本发明的进一步理解，并且附图被并入且构成本说明书的一部分。附图示出了本发明的实施例，并且与说明书一起用于解释本发明的原理。本发明的其它实施例和预期的优点将容易地理解，因为通过参考下面的详细说明，它们变得更好理解。

图1是包括电连接至半导体本体的金属结构以及在金属结构与半导体本体之间的金属粘附和阻挡结构的半导体器件的部分的一个实施例的示意性剖面图。

图2是包括电连接至半导体本体的金属结构以及在金属结构与半导体本体之间的金属粘附和阻挡结构的半导体器件的部分的另一实施例的示意性剖面图。

图3是包括与半导体本体的低p掺杂的半导体区域电连接的金属结构的半导体器件的部分的另一实施例的示意性剖面图。

图4是用于示出制造半导体器件的方法的示意性流程图。

图5是用于说明基于缺陷屏蔽的可靠性改进的半导体本体上的金属粘附和阻挡结构的示意性剖面图。

具体实施方式

在以下详细说明中，参考了附图，附图形成以下详细说明的一部分并且附图中通过图示的方式示出了可以实践本公开的具体实施例。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。例如，针对一个实施例示出或描述的特征可以在其它实施例上使用或结合其它实施例使用，以产生另一实施例。本公开旨在包括这样的修改和变型。使用特定语言来描述示例不应被解释为限制所附权利要求的范围。附图不是按比例绘制的，并且仅用于说明目的。为了清楚起见，如果没有另外说明，则相同的元件在不同附图中用对应的附图标记表示。

术语“具有”、“含有”、“包括”、“包含”等是开放性的，并且这些术语指示所述结构、元件或特征的存在，但不排除附加元件或特征的存在。除非上下文另有明确说明，否则冠词“一”、“一个”和“该”旨在包括复数以及单数。

术语“电连接”描述了电连接的元件之间的永久的低欧姆连接，例如相关元件之间的直接接触或者经由金属和/或高度掺杂的半导体的低欧姆连接。术语“电耦合”包括适于信号传输的一个或多个中间元件可以存在于电耦合的元件之间，例如在第一状态中临时提供低欧姆连接以及在第二状态中提供高欧姆电去耦的元件。

附图通过在掺杂类型“n”或“p”旁边指示“-”或“+”来示出相对掺杂浓度。例如，“n-”表示低于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。相同的相对掺杂浓度的掺杂区不必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。

在以下说明中使用的术语“晶片”、“衬底”、“半导体本体”或“半导体衬底”可以包括具有半导体表面的任何基于半导体的结构。晶片和结构应当理解为包括硅(Si)、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、掺杂和未掺杂的半导体、由基础半导体底座支承的硅的外延层、以及其它半导体结构。作为用于制造各种这样的半导体器件的典型的基础材料，可以使用通过Czochralski(CZ)方法生长的硅晶片，例如通过标准CZ方法或者通过磁性CZ(MCZ)方法或者通过连续CZ(CCZ)方法。也可以使用FZ(浮区)硅晶片。半导体不需要是基于硅的。半导体也可以是硅锗(SiGe)、锗(Ge)或砷化镓(GaAs)。根据其他实施例，碳化硅(SiC)或氮化镓(GaN)可以形成半导体衬底材料。

本说明书中使用的术语“水平”旨在描述实质上平行于半导体衬底或本体的第一或主表面的取向。这可以是例如晶片或半导体管芯的表面。

本说明书中使用的术语“垂直”旨在描述实质上垂直于第一表面布置的取向，即平行于半导体衬底或本体的第一表面的法线方向。

在本说明书中，半导体衬底或半导体本体的第二表面被认为由下表面或背表面或后表面形成，而第一表面被认为由半导体衬底的上表面、前表面或主表面形成。因此，本说明书中使用的术语“上方”和“下方”描述一个结构特征相对于另一结构特征的相对位置。

在本说明书中，示出了包括p和n掺杂的半导体区域的实施例。可替代地，半导体器件可以形成为具有相反的掺杂关系，使得所示的p掺杂区是n掺杂的并且所示的n掺杂区是p掺杂的。

半导体器件可以具有端子接触，诸如允许与被包括在半导体本体中的集成电路或分立半导体器件进行电接触的接触焊盘(或电极)。电极可以包括被应用到半导体芯片的半导体材料的一个或多个电极金属层。电极金属层可以被制造为具有任何期望的几何形状和任何期望的材料组成。电极金属层可以是例如覆盖某个区域的层的形式。可以使用任何期望的金属，例如Cu、Ni、Sn、Au、Ag、Pt、Pd、Al、Ti和这些金属中的一种或多种的合金作为材料。电极金属层不需要是均匀的或者仅由一种材料制造，也就是说，被包含在电极金属层中的材料的各种组成和浓度是可能的。作为示例，电极层的尺寸可以足够大以与导线接合。

在本文中公开的实施例中，应用一个或多个传导层，特别是导电层。应当理解，诸如“形成”或“应用”等任何这样的术语意在涵盖所有种类和技术的应用层。特别地，它们旨在涵盖其中层作为整体一次被应用的技术(例如层压技术)以及其中层以顺序方式沉积的技术(例如溅射、镀敷、模制、CVD(化学气相沉积)、物理气相沉积(PVD)、蒸发、混合物理化学气相沉积(HPCVD)等)。

所应用的导电层可以尤其包括以下中的一项或多项：诸如Al、Cu或Sn或其合金等的金属层、导电浆料层和接合材料层。金属层可以是匀质层。导电浆料可以包括分布在可蒸发或可固化的聚合物材料中的金属颗粒，其中浆料可以是流体的、粘性的或蜡质的。接合材料可以被应用以将半导体芯片电连接和机械连接到例如载体或例如接触夹。可以使用软焊料材料或特别是能够形成扩散焊料结合的焊料材料，例如包含Sn、SnAg、SnAu、SnCu、In、InAg、InCu和InAu中的一种或多种的焊料材料。

在图1所示的半导体器件100的部分的示意性剖面图中，半导体器件100包括电连接至半导体本体106的金属结构105。金属粘附和阻挡结构107位于金属结构105与半导体本体106之间。

金属结构包括一个或多个子层1051、......、1051+n，其中n等于或大于零，即n≥0。金属结构105的厚度可以在3μm到100μm的范围内或者在5μm与50μm之间。对于n＝0，金属结构105由单个金属层(例如铜层)构成。对于n>0，例如n＝1、2、3或更大，金属结构包括多个金属层，即由金属层堆叠构成。

金属粘附和阻挡结构107包括两个或更多个子层1071、......、1071+m，其中m等于或大于1，即m≥1。对于m＝1，金属粘附和阻挡结构107是双金属粘附和阻挡层堆叠。在一些实施例中，金属粘附和阻挡结构107包括例如实现层1071的包含钛和钨的层、以及在包含钛和钨的层上的包含钛、钨和氮的层。包含钛、钨和氮的层允许整个金属粘附和阻挡结构107的稳定。包含钛、钨和氮的层或者在包含钛和钨的层上的另一阻挡层提供对下方的层(即，包含钛和钨的层)中的缺陷的覆盖。由于在一侧的包含钛、钨和氮的层中的缺陷或者在包含钛和钨的层上的另一阻挡层中的缺陷、以及在另一侧的在下方的层(即，包含钛和钨的层)中的缺陷不太可能彼此一致，所以金属(例如铜)从金属结构穿过上部阻挡层(例如包含钛、钨和氮的层)到半导体本体中的穿透可以被下部阻挡层(例如包含钛和钨的层)阻止。

可选的中间层可以夹在任何相邻的子层之间，例如层金属粘附和阻挡结构107的子层1071和子层1072之间。中间层的目的是阻止上部阻挡层在下部阻挡层上的结晶生长。可选的中间层的示例性材料包括金属(例如钨(W)、钛(Ti)、钽(Ta)、铜(Cu)、银(Ag))和半导体材料(例如非晶或多晶硅或碳)。

在一些实施例中，包含钛和钨的层是厚度在30nm到600nm的范围内或者在50nm与500nm之间或者在100nm与300nm之间的TiW层。在一些实施例中，包含钛、钨和氮的层的厚度在30nm到600nm的范围内或者在50nm与500nm之间或者在100nm与300nm之间。

在一些实施例中，金属粘附和阻挡结构107还包括在包含钛、钨和氮的层上的钨层。钨层的形成对于包裹下方的层中的缺陷是有益的。可以例如通过化学气相沉积(CVD)技术或其它层沉积技术通过沉积钨来改善颗粒的嵌入。在一些实施例中，金属粘附和阻挡结构107还包括在包含钛、钨和氮的层上的包含钛和钨的层。在一些实施例中，金属粘附和阻挡结构107还包括在包含钛、钨和氮的层上的钨层、以及在钨层上的包含钛和钨的层。

在一些实施例中，金属粘附和阻挡结构107还包括在半导体本体106与包含钛和钨的层之间的金属粘附和阻挡子结构，金属粘附和阻挡子结构与半导体本体106接触。金属粘附和阻挡子结构可以由子层1071、......、1071+i来实现，i≥0，而包含钛和钨的层可以对应于子层1071+i+1。在一些实施例中，金属粘附和阻挡子结构由TiW、TiN、Ti/TiN、TiN/Ta中的一种或其组合制成。金属粘附和阻挡子结构的厚度可以在30nm到600nm的范围内或者在50nm与500nm之间或者在100nm与300nm之间。

类似于上述考虑，子层1071+i+1提供对下方的层金属粘附和阻挡结构107(例如子层1071+i)中的缺陷的覆盖。由于子层1071+i+1中的缺陷和下方的层(即，子层1071+i)中的缺陷不太可能彼此一致，所以金属(例如铜)从金属结构105穿过上部阻挡层(例如子层1071+i+1)的薄弱点的穿透可以被下部阻挡层(例如，子层1071+i或者金属粘附和阻挡结构107的任何其它下部层)阻止。

在图2所示的半导体器件200的部分的示意性剖面图中，半导体器件200包括电连接至半导体本体206的金属结构205。金属粘附和阻挡结构207布置在金属结构205与半导体本体206之间。

金属结构205包括一个或多个子层2051、......、2051+p，其中p等于或大于零，即p≥0。金属结构205的厚度可以在3μm到100μm的范围内或者在5μm与50μm之间。对于p＝0，金属结构105由单个金属层(例如铜层)组成。对于p>0，例如p＝1、2、3或更大，金属结构包括多个金属层，即由金属层堆叠构成。

金属粘附和阻挡结构207包括三个或更多个子层2071、......、2071+q，其中q等于或大于二，即q≥2。对于q＝2，金属粘附和阻挡结构207是三重金属粘附和阻挡层堆叠。在一些实施例中，金属粘附和阻挡结构207包括例如被实现为子层2071的包含铝的层、以及在包含铝的层上的例如被实现为子层2072、2073的Ti/TiN层。

在一些实施例中，关于图1描述的金属粘附和阻挡结构207或金属粘附阻挡子结构由AlSiCu/Ti/TiN制成，其中AlSiCu与半导体本体206接触。

在一些其它实施例中，关于图1描述的金属粘附和阻挡结构207或金属粘附阻挡子结构由AlCu/Ti/TiN制成，其中AlCu与半导体本体206接触。

在一些实施例中，关于图2描述的金属粘附和阻挡结构207或金属粘附阻挡子结构中的TiN的厚度在5nm到150nm的范围内或者在10nm与100nm之间。

在一些实施例中，关于图2描述的金属粘附和阻挡结构207或金属粘附阻挡子结构中的Ti的厚度在1nm到150nm的范围内或者在2nm到100nm的范围内或者在3nm到50nm的范围内。

在一些实施例中，金属结构105、205包括与金属粘附和阻挡结构107、207直接接触的铜层，铜层的厚度大于4μm或者大于9μm或者甚至大于19μm。在一些实施例中，在铜层上形成至少一个或多个金属层。

在一些实施例中，包含钛、钨和氮的层中氮的原子百分比at.％在1％到50％的范围内。

包含铝的层允许改善对半导体本体的低掺杂的半导体区域(例如低p掺杂区)的接触属性。可以通过向包含铝的层中添加硅来抑制或至少减少硅半导体本体中的尖峰(spiking)。另外，在包含铝的层上方或下方的TiN层可以用作阻止硅从包含铝的层扩散出来的阻挡层，因此尖峰可以被抑制。基于适当的热预算，包含铝的层中的铝可以在与包含铝的层的界面处局部掺杂任何低掺杂的半导体本体，以提供合适的欧姆接触。代替AlSiCu作为包含铝的层的示例，也可以使用AlCu或Al，只要厚度保持在较低的最小值，例如低于100nm或者低于50nm或者低于30nm或者小于10nm或者甚至小于5nm，以确保硅局部溶解到AlCu中，从而实现适当的欧姆接触。如果厚度保持在较低的最小值，则尖峰可能不会对例如器件性能有害。

在图3所示的半导体器件300的部分的示意性剖面图中，示出了在低p掺杂的半导体区域310上的金属粘附和阻挡结构305的实施例，用于在低p掺杂的硅区域(例如发射极区域)上实现可靠的接触。半导体器件300的具体示例包括二极管(例如续流二极管)和晶体管(例如绝缘栅场效应晶体管(或IGFET)和(反向导通)绝缘栅双极晶体管(RC-IGBT或IGBT))。例如，低p掺杂的半导体区域310可以形成在n掺杂的半导体衬底311中或上。低p掺杂的半导体区域310可以包括在10¹⁷到10¹⁸cm^-3的范围内的掺杂浓度，例如通过硼离子注入来调节，硼离子注入的计量在2×10¹²cm^-2到5×10¹⁴cm^-2的范围内，例如6×10¹²cm^-2，硼离子注入的退火温度在900℃到1250℃范围内，例如1150℃，并且持续100分钟至2000分钟，例如200分钟。金属粘附和阻挡结构307的一部分与低p掺杂的半导体区域310接触，并且绝缘层313(例如场电介质，诸如场氧化物结构或硅局部氧化(LOCOS)结构)夹在低p掺杂的半导体区域310与金属粘附和阻挡结构307的另一部分之间。

对低p掺杂的半导体区域310的欧姆接触经由第一金属阻挡和粘附子结构3070提供，第一金属阻挡和粘附子结构3070可以如关于图2所描述地实现并且包括与低p掺杂的半导体区域310接触的包含铝的层，例如AlSiCu或AlCu。可以通过如参考图1描述地实现第二金属阻挡和粘附子结构3071来进一步改善金属粘附和阻挡结构307的可靠性改进，例如通过包含钛和钨的层、以及在包含钛和钨的层上的包含钛、钨和氮的层。

金属结构305形成在金属粘附和阻挡结构307上，并且经由金属粘附和阻挡结构307电连接至低p掺杂的半导体区域310。例如，金属结构305可以如参考图1、图2所示的金属结构105、205来实现。

在一些实施例中，半导体器件100、200、300是用于切换或整流大于10mA(例如大于100mA或1A或10A或100A)的负载电流的功率半导体器件。半导体器件100、200、300可以是功率半导体二极管以及/或者可以包括晶体管单元。例如，半导体器件100、200、300可以是或者可以包括IGFET(绝缘栅场效应晶体管)、IGBT(绝缘栅双极晶体管)或MCD(MOS控制二极管)，IGFET例如通常意义上的MOSFET(金属氧化物半导体FET)，包括具有金属栅极的FET以及具有非金属栅极的FET、沟槽场板FET、超结FET或者集成功率MOSFET的晶体管单元以及例如CMOS(互补金属氧化物半导体)技术中的逻辑和/或驱动电路的低压晶体管单元的智能FET。

图4是用于示出制造半导体器件的方法400的示意性流程图。

应当理解，尽管方法400在下面被示出和描述为一系列动作或事件，但是所示出的这样的动作或事件的顺序不应当被解释为限制性的。例如，一些动作可以以不同的顺序发生以及/或者与除本文所示和/或描述的动作或事件之外的其它动作或事件同时发生。此外，并非所有所示出的动作都可能需要用于实现本文的本公开的实施例的一个或多个方面。此外，本文中描绘的一个或多个动作可以在一个或多个单独的动作和/或阶段中执行。

处理特征S400包括在半导体本体上形成金属粘附和阻挡结构。

处理特征S410包括在金属粘附和阻挡结构上形成金属结构，其中金属粘附和阻挡层的形成包括形成包含钛和钨的层，以及在包含钛和钨的层上形成包含钛、钨和氮的层。

技术解释，例如上文参照图1描述的材料或技术益处的细节或示例同样适用。

在一些实施例中，形成包含钛、钨和氮的层包括形成包含钛和钨的层，以及对包含钛和钨的层进行氮化处理。在氮化期间，进行热处理或热工艺处理，将氮扩散到金属的表面中以产生表面硬化的表面。作为示例，可以通过气体氮化来进行氮化。在气体氮化中，使富氮气体(例如氨(NH3))与加热的金属粘附和阻挡结构接触并且解离成氮气和氢气。氮气然后扩散到金属粘附和阻挡结构的表面上，产生氮化物层。作为另一示例，可以通过等离子体氮化(也称为离子氮化、等离子体离子氮化或辉光放电氮化)来进行氮化。在等离子体氮化中，氮化介质的反应性不是由于温度而是由于气体离子化状态。在该技术中，使用强电场来在待氮化的表面周围产生气体的电离分子。氮化的另一示例是TiWN的反应溅射。在这种情况下，在典型地在1％到50％之间的范围内的溅射气氛中，在可以包括例如N₂和Ar或Kr或Xe的反应气体中进行来自TiW靶的物理气相沉积(PVD)工艺。

在一些实施例中，在形成包含钛和钨的层和包含钛、钨和氮的层中的一者或两者之前进行表面清洁工艺。表面清洁工艺可以包括从半导体本体的表面去除污染物(例如颗粒以及金属和有机物)的工艺，并且可以使用液体化学物质(湿法清洁)或气体(干法清洁)来实施。在干法清洁期间，污染物在气相中从半导体本体的表面去除。这可能是由于通过化学反应将污染物转化为挥发性化合物，通过动量转移从表面去除，或者在污染表面的轻微蚀刻期间剥离。在湿法清洁期间，污染物在液相中从晶片表面去除。选择湿法清洁化学物质以形成表面污染物的可溶性化合物，其通常通过兆声波搅动来增强。通常，在应用清洁化学物质后，进行去离子水冲洗和干燥循环。

在一些实施例中，通过化学气相沉积形成包含钛和钨的层以及包含钛、钨和氮的层中的一者或两者。在另一实施例中，另一钨层布置在包含钛和钨的层与包含钛、钨和氮的层之间。化学气相沉积允许对较小颗粒的污染物的形状锁定封装。在存在较大颗粒的情况下，在化学气相沉积工艺中用于沉积钨金属的六氟化钨在含氢环境中分解成W和HF，其允许(由HF引起)缺陷扩大到半导体本体中。随后的诸如金属层沉积(例如铜沉积)等工艺导致显著的铜硅化物颗粒，其可以被检测为验收检验中的失败。因此，较大的颗粒可以通过电检查方法排除。基于侵蚀性化学物质(诸如六氟化钨分解成HF)的化学气相沉积允许改善阻挡和粘附特性的可靠性。

在一些实施例中，金属粘附和阻挡结构的最上部分(例如图1所示的子层1071+m或图2所示的子层2071+q)和金属结构的最下部分(例如图1所示的子层1051或图2所示的子层2051)在同一处理室中形成，而没有中断真空条件。在同一处理室中形成这些层允许抑制金属粘附和阻挡结构的最上部分暴露于含氧环境，否则这可能导致在金属粘附和阻挡结构的最上部分与金属结构的最下部分之间的不期望的粘合强度的损失。

在一些实施例中，金属结构包括铜层。铜层可以形成在薄的铜种子层上。例如，薄的铜种子层和粘附层可以原位形成。铜层以及薄的铜种子层可以在同一处理室中形成，例如在溅射系统(例如磁控溅射系统)中。铜层也可以在不同的加工设备中形成，例如在用于提供具有大的厚度(例如厚度大于5μm或者大于10μm或者甚至大于15μm)的铜层的铜镀敷工艺设备中。

在图5所示的半导体器件500的部分的示意性剖面图中，示出了金属粘附和阻挡结构507中的不同缺陷情况。金属粘附和阻挡结构507被例示为第一至第三子层5071、5072、5073的三层堆叠。然而，可以使用另一数量的堆叠层，例如两个、四个、五个、六个或甚至更多个层。关于图1、图2的金属粘附和阻挡结构107、207所描述的细节同样适用。

例如，由可以通过CVD工艺形成的第三子层5073覆盖第一缺陷520，例如第二子层5072的水平上的污染物和/或颗粒。由也可以例如通过CVD工艺形成的第二子层5072覆盖第二缺陷521，例如第一子层5071的水平上的污染物和/或颗粒。较大的第三缺陷522(例如蛀洞)可以延伸通过第一至第三子层5071、5072、5073中的几个并进入半导体本体506中。较大的第三缺陷522的生长甚至可以在金属粘附和阻挡结构507的形成期间通过侵蚀性化学物质(例如通过在钨CVD沉积中使用六氟化钨)来促进，以在验收检验期间引起故障。因此，两种措施都允许改善阻挡和粘附特性的可靠性。在一些实施例中，第三子层5073包括TiW层，或者由TiW层构成。在一些实施例中，第二子层5072包括钨层，或者由钨层构成，例如通过CVD形成的钨层。在一些实施例中，第一子层5071包括TiW/TiWN堆叠或由TiW/TiWN堆叠构成。

虽然本文中已经图示和描述了具体实施例，但是本领域普通技术人员将理解，在不脱离本发明的范围的情况下，各种替代和/或等同实现可以代替所示出和描述的具体实施例。本申请旨在覆盖本文中所讨论的具体实施例的任何修改或变化。因此，本发明旨在仅由权利要求及其等同物限制。