具体实施方式

在下文中，将参照附图说明细节，该些附图中的内容也构成说明书细节描述的一部分，并且以可实行该实施例的特例描述方式来绘示。下文实施例已描述足够的细节使该领域的一般技术人士得以具以实施。

当然，也可采行其他的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述不应被视为是限制，反之，其中所包含的实施例将由随附的权利要求来加以界定。

请参阅图1至图5，其为依据本发明一实施例所绘示的形成集成电路元件1的方法的示意图，其中，图1为集成电路元件1的上视示意图，图2至图5为沿着图1中切线I-I’的剖视图。

如图1和图2所示，首先提供一基底100，例如，所述基底100是一硅覆绝缘(silicon-on-insulator，SOI)基底，包含一下基底(lower substrate)101、一埋入氧化层(buried oxide layer)102和位于埋入氧化层102上的一元件层(device layer)103。其中，所述下基底101可以是一硅基底，所述埋入氧化层102可以是一硅氧层，所述元件层103包含一硅层，例如，单晶硅层。

依据本发明一实施例，在所述基底100上形成有一集成电路区域10。依据本发明一实施例，所述集成电路区域10包含一射频(radio-frequency，RF)电路11。为简化说明，图2中并未显示出集成电路区域10的电路元件和金属内连线结构。紧邻于所述集成电路区域10的是一切割道(scribe lane)区域20。

依据本发明一实施例，所述集成电路区域10包含一介电堆叠40。依据本发明一实施例，在所述介电堆叠40中已形成有一结构上和电性上不连续的密封环30，所述密封环30环绕于所述集成电路区域10周围。所述密封环30可以保护射频电路11免受因晶片切割而造成的损坏。电性上不连续的密封环30可以抑制噪声传递。然而，由于所述密封环30在结构上不连续，导致其阻隔湿气或污染物侵入射频电路11的能力降低。本发明可以具体解决这个问题。

依据本发明一实施例，如图2所示，所述介电堆叠40具有至少两个相邻的介电膜401和介电膜403，在介电膜401和介电膜403之间具有一交界402。湿气或应力有可能沿着介电膜401和介电膜403之间的交界402侵入射频电路11，造成电路结构腐蚀或损坏。依据本发明一实施例，所述两个相邻的介电膜401和403可以是两个相邻的低介电常数(low-k)介电膜。所谓的「低介电常数介电膜」指的是介电常数小于2.5的介电膜。

依据本发明一实施例，所述密封环30由内连的金属线M和介层通孔V所构成的。为简化说明，图2中仅例示出第1层金属导线层M1、第2层金属导线层M2和介于第1层金属导线层M1与第2层金属导线层M2之间的介层通孔V1。依据本发明一实施例，第2层金属导线层M2为最上层铜金属线，例如，最上层镶嵌铜金属线。换言之，在此例中，第2层金属导线层M2和介层通孔V1以双镶嵌铜制作工艺形成的内连线结构，而在第2层金属导线层M2上方不会有铜内连线。依据本发明一实施例，所述密封环30经由一穿透所述元件层103和所述埋入氧化层102的贯通接触件TV电耦合至所述下基板101。依据本发明一实施例，贯通接触件TV贯穿设于所述元件层103中的沟槽绝缘区域ST。

如图3所示，在完成第2层金属导线层M2的化学机械研磨制作工艺后，接着在第2层金属导线层M2和介电膜403上形成一图案化的光致抗蚀剂层410。依据本发明一实施例，图案化的光致抗蚀剂层410覆盖住所述集成电路区域10，显露出切割道区域20。接着，进行一非等向性干蚀刻制作工艺，蚀刻掉未被图案化的光致抗蚀剂层410覆盖的所述介电堆叠40，显露出切割道区域20内的所述元件层103，如此在切割道区域20内形成一沟槽R。

依据本发明一实施例，所述沟槽R环绕所述密封环30，且所述沟槽R显露出所述介电堆叠40的一侧壁40a以及在所述侧壁40a上的所述介电膜401和所述介电膜403之间的所述交界402。在完成所述沟槽R之后，接着将剩余的图案化的光致抗蚀剂层410去除。

如图4所示，接着形成一湿气阻隔层404，连续的覆盖所述集成电路区域10，并延伸至所述介电堆叠40的所述侧壁40a上，从而密封所述介电堆叠40中的两个相邻介电膜401和403之间的交界402，因此，所述湿气阻隔层404可以有效的阻绝湿气或污染物侵入射频电路11。依据本发明一实施例，其中所述湿气阻隔层404可以包含氮化硅、氮氧化硅或碳氮化硅。此外，所述湿气阻隔层404还直接接触第2层金属导线层M2和介电膜403的上表面，可以同时作为第2层金属导线层M2的上盖层。依据本发明一实施例，所述湿气阻隔层404除了覆盖所述介电堆叠40的所述侧壁40a，还延伸至切割道区域20内，并且覆盖所述元件层103。

如图5所示，接着，形成一最上层介电膜405，覆盖所述湿气阻隔层404和所述介电堆叠40。依据本发明一实施例，其中所述最上层介电膜405包含氧化硅。接着，在所述最上层介电膜405中形成一最上层介层通孔Vn，贯穿所述最上层介电膜405和所述湿气阻隔层404，以与所述第2层金属导线层M2电连接。接着，在最上层介电膜405上形成一铝垫AP，设于所述最上层介层通孔Vn上，并与所述最上层介层通孔Vn电连接。接着，沉积一钝化层PL，顺形的覆盖住最上层介电膜405。依据本发明一实施例，其中所述钝化层PL包含聚酰亚胺、氮化硅或氧化硅。

依据本发明一实施例，其中所述钝化层PL覆盖所述铝垫AP的周缘和所述最上层介电膜405的顶面。依据本发明一实施例，利用光学光刻制作工艺和蚀刻制作工艺，可以在所述钝化层PL中形成开孔OB，显露出部分的铝垫AP的上表面，用于后续进行与外部电路连接。

结构上，如图5所示，本发明集成电路元件1，包含：一基底100；一集成电路区域10，位于所述基底100上，所述集成电路区域10包含一介电堆叠40；一密封环30，设于所述介电堆叠40中，并环绕于所述集成电路区域10周围；一沟槽R，环绕所述密封环30，并显露出所述介电堆叠40的一侧壁40a；一湿气阻隔层404，连续的覆盖所述集成电路区域10，并延伸至所述介电堆叠40的所述侧壁40a，从而密封所述介电堆叠40中的两个相邻介电膜401、403之间的交界402；以及一钝化层PL，位于所述湿气阻隔层404上。

依据本发明一实施例，其中所述集成电路区域10包含一射频电路11。依据本发明一实施例，其中所述基底100是一硅覆绝缘基底，包含一下基底101、一埋入氧化层102和位于所述埋入氧化层102上的一元件层103。依据本发明一实施例，其中所述元件层103包含一硅层。

依据本发明一实施例，其中所述密封环30为一不连续的密封环依据本发明一实施例，其中所述密封环30由内连的金属线M和介层通孔V所构成的。依据本发明一实施例，其中所述金属线M包含一最上层铜金属线M2，且所述湿气阻隔层404直接接触所述最上层铜金属线M2。依据本发明一实施例，其中所述最上层铜金属线M2为一最上层镶嵌铜金属线，并且所述湿气阻隔层404同时作为覆盖所述最上层镶嵌铜金属线的顶面的一上盖层。依据本发明一实施例，其中所述密封环30经由一穿透所述元件层103和所述埋入氧化层102的贯通接触件TV电耦合至所述下基板101。

依据本发明一实施例，其中所述两个相邻的介电膜401、403是两个相邻的低介电常数介电膜。依据本发明一实施例，所述的集成电路元件1另包含：一最上层介电膜405，覆盖所述介电堆叠40；一最上层介层通孔Vn，贯穿所述最上层介电膜405和所述湿气阻隔层404，以与所述最上层铜金属线M2电连接；以及一铝垫AP，设于所述最上层介层通孔Vn上并与所述最上层介层通孔Vn电连接。

依据本发明一实施例，其中所述钝化层PL覆盖所述铝垫AP的周缘和所述最上层介电膜405的顶面。依据本发明一实施例，其中所述最上层介电膜405包含氧化硅。依据本发明一实施例，其中所述钝化层PL包含聚酰亚胺、氮化硅或氧化硅。依据本发明一实施例，其中所述湿气阻隔层404包含氮化硅、氮氧化硅或碳氮化硅。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。