概述

本公开描述了用于减轻在制备衬底(诸如晶片或裸片的重构面板或半导体衬底)的直接接合时探测焊盘的表面损伤的方法以及层结构。

一种示例性方法通过在测试探测期间在破坏探测焊盘表面之后，恢复适于直接接合的平坦表面来制备用于直接接合处理的半导体晶片。示例性方法在被破坏的探测焊盘表面填充一系列的金属以及氧化物，并且构建用于混合接合的电介质表面以及互连件。与方法相关联的示例性层结构被描述用于增加所得直接接合处理的产出以及可靠性。另一示例性处理在倒数第二金属化物层上构建探测焊盘，以及随后在不增加金属掩模层的数目的情况下，应用直接接合电介质层以及图案化或金属镶嵌处理。另一示例性处理以及相关的层结构，将探测焊盘凹陷到比常规的用于探测焊盘的顶层更低的金属化物层，以及形成在探测焊盘上的凹腔，凹腔不干涉最顶部表面处的直接接合。在一种情况下，可以在不破坏探测焊盘表面的情况下，在用于测试探测的凹腔中使用液态金属。

示例性处理以及层结构

图1示出了示例性衬底的截面，在这种情况下，半导体晶片(或裸片)100将在直接接合处理中被接合到另一晶片、裸片或衬底。晶片(或裸片)100由半导体材料(诸如硅)制成，并且包括用于测试晶片(或裸片)100的一个或多个金属化物层102以及探测焊盘104。探测焊盘104可以是铝金属(Al)，铜(Cu)或其他金属。探测焊盘104可以具有与测试探针接触的突起106，测试探针在测试晶片(或裸片)100期间形成暂时接触。突起106可以升起到周围的电介质、氧化物、或氮化物层108的顶部水平之上，阻止晶片(或裸片)100的顶表面达到用于直接接合到另一晶片或裸片所需的平坦度。

另一示例性方法在探测焊盘104上以及在突起106的至少一部分上沉积或过填充金属110(诸如铜(Cu))的层或区域。沉积的金属可以在覆盖晶片(或裸片)100的场区域112的层中过填充111。在一种实施方式，在将金属110沉积或过填充在探测焊盘104上的步骤之前，(例如，钛(Ti)、或Ta、或TaN、或TiN、或TiW(或它们的组合)制成的)粘附涂层或晶种涂层或阻挡涂层可以被沉积在至少一个突起106以及探测焊盘104上。在探测焊盘104上以及可能地在也可以具有阻挡涂层的场区域112上沉积或过填充金属110的步骤之前，例如，Ti、Ta、TaN、TiN或TiW的晶种涂层或阻挡涂层还可以覆盖场区域112的较大区域。

如图2(继续图1)所示，在探测焊盘104上沉积的金属110以及突起106的顶部继而通过化学机械抛光(CMP)或其他抛光或平坦步骤而被平坦化114到平坦表面116，平坦表面116足够满足总体平坦化规格。将在探测焊盘104上的金属110以及突起106平坦化114到平坦表面的步骤可以包括：去除或抛光在晶片或裸片(100)的场区域112上过填充的金属111到平坦，直到金属110从场区域112被去除。

电介质材料层118应用于通过CMP提供的平坦表面。电介质材料层18是合适的材料，用于直接接合或混合接合到另一晶片、裸片或衬底。在一个实施方式中，电介质材料或氧化物材料118是采用等离子体化学气相沉积(PE-CVD)的“低温”氧化物层，诸如低温四乙氧基硅烷(LT-TEOS)，或适于直接接合或混合接合的其他热氧化物或其他电介质材料。

示例性处理继而使用金属镶嵌或其他技术在电介质层118中创建图案120，以使得在电接触122、在硅通孔上、或在与金属化物102的下层接触的其他互连件上形成开口120。

适于直接接合的金属124继而被沉积或镀覆在开口120或在图案中，以形成互连件。沉积金属124可以以各种方式被制备，用于在被施加的层的在最顶部的表面发生直接接合处理。在实施方式中，在开口120中以及在场区域122上沉积铜金属124或其他金属之前，Ti、Ta、TaN、TiN或TiW(或它们的组合)的阻挡层被沉积在至少在开口120或在开口120以及场区域112二者，在图案化电介质层118的步骤后，开口120以及场区域112两者可以具有被施加在它们的表面的晶种层或阻挡涂层。

金属124以及电介质层118以及晶种层或阻挡涂层，当存在时，继而使用CMP或其他技术平坦化到适于在最顶部的表面126直接接合处理或混合接合处理的平坦度规格。

在一个示例性实施例中，探测焊盘104至少部分地嵌入在氮化硅(Si₃N₄)层或其他电介质中。将被沉积、镀覆、或过填充到探测焊盘104上的金属110可以被增加到垂直高度，该垂直高度达到或填充到钝化层的顶部，诸如在探测焊盘104周围的氮化硅或氧化硅层108。

图3示出了用于衬底的多种示例性堆叠结构，诸如本示例中的晶片(或裸片)，通过采用关于图1-图2描述的示例性方法使其在各种实施方案中成为可能。示例性堆叠结构使得在衬底(诸如晶片(或裸片100)及其构建层)的一个或两个表面上能够直接接合或混合接合。衬底可以是高带宽存储器(HBM)晶片(或裸片)100的一部分。

用于晶片(或裸片)100的示例层结构302提供金属填充110以及被破坏的探测焊盘104以及金属填充110的随后的平坦化303。在结构302的顶部以及底部的电介质层118允许在底部表面的电介质到电介质(氧化物-氧化物)直接接合，以及在结构302的顶部表面上的电介质区域和金属区域二者的混合接合。(在底部表面的)氧化物-氧化物直接接合可以被氧化物到氧化物直接接合完成，诸如，牌直接接合(例如，加州圣何塞Xperi公司)。顶表面提供TSV揭露，使用金属区域以及电介质区域二者的表面处理，使得能够用于混合接合，诸如，可以被牌混合接合(加州圣何塞Xperi公司)实现。

层结构304具有上面的层结构302的所有特征，增加了在结构304的底部处的混合接合中增加的互连金属124。在该示例性结构304中，互连金属124电连接到探测焊盘104也连接到的相同的电路，从而在将相同的电路连接到另一晶片、裸片或衬底之前，提供测试探测电路的可能性。

层结构306具有上面的先前的层结构304的所有特征，具有在底部混合接合层上添加的互连金属124的更完全填充。因此，减轻了被破坏的探测焊盘104的突起的相同的混合接合层用于具有多个互连件的全混合接合层。互连金属124可以被提供为包括操作焊盘和/或非操作“虚设”焊盘的规则或非规则阵列、图案、或布局。

层结构308具有先前的层结构306的所有特征，具有在结构的顶部表面和底部表面二者上添加的互连金属124的更完全填充，结构的顶部表面和底部表面二者都是混合接合表面，使得在晶片(或裸片)100的两侧能够实现完整3D晶片(或裸片)堆叠，通过在两侧的混合接合实现。

示例性层结构302-308可以在晶片(或裸片)100的第一侧，具有由铝金属(Al)或铜金属(Cu)制成的探测焊盘104，探测焊盘104至少部分地嵌入在氮化硅层(Si₃N₄)中。钛(Ti)晶种层可以被至少施加到探测焊盘104的突起106，突起106由与测试探针的接触引起。铜区域110被沉积在探测焊盘104上的钛晶种层上。继而，用于直接接合的第一氧化硅层118被施加于晶片(或裸片)的表面，具有在铜区域110上的开口。用于直接接合的铜互连件124被设置为穿过氧化硅层118，其中至少一些铜互连件和铜区域110接触。

钽(Ta)层或其他阻挡层材料还可以被施加于铜区域110以及氧化硅层118之间。晶片100可以是高带宽存储器(HBM)晶片100，包括垂直硅通孔(TSV)。结构302-308可以具有其他层，诸如在HBM晶片100以及氮化硅层之间的另一氧化硅层，以及用于在晶片100的一个或多个表面上直接接合或混合接合的氧化硅层118(或其他电介质)。

图4示出了用于制备衬底(诸如用于在探测焊盘104处测试探测晶片400之后直接接合处理的半导体晶片400)的其他层结构以及相关的示例性方法。该示例性方法消除了通常的金属化物层，诸如常规M4层，而是制造混合接合层来替换消除的常规层。除解决探测焊盘104的破坏之外，示例性方法还导致在增加在顶表面处的混合接合的能力的同时，针对晶片400的掩模层的数目无净增加。

更详细地，示例性方法包括在金属化物层402中创建探测焊盘104，金属化物层402将位于顶层404之下，顶层404用于混合接合到另一晶片、裸片或衬底。该示例性方法在探测焊盘104上直接构建顶层404的电介质406，其中和图1-2相关联的示例性方法直接在探测焊盘104上而不是在电介质406上填充金属110。

在由测试探针破坏探测焊盘104导致突起106后，方法在探测焊盘104上沉积电介质层406，诸如氧化硅。电介质层406继而被平坦化。接下来，电介质层406被图案化以在位于下方金属化物层402中的电接触408上形成开口。开口被金属410填充，以形成将在直接混合接合处理期间直接接合的互连件410。

互连件410以及电介质层406的顶表面被平坦化到适于将金属区域410和非金属区域406混合接合到另一晶片、到裸片、或到衬底的平坦度规格。

在一个实施方式中，下方金属化物层402相对于顶层404的厚度可以增加，因为常规层在该示例性方法中可以被消除。

图5示出了用于制备用于直接接合处理的半导体晶片的另一示例性方法，以及与方法相关联的示例性层结构。在图5中，常规结构500示出了在晶片的最顶部的金属化物层上的探测焊盘104。相比之下，示例性方法使探测焊盘104在晶片上制造的下方层之内从顶层进一步凹陷。示例性方法继而留下在探测焊盘104上的凹腔510，因此使从探测焊盘104产生的任何突起106的影响无效，这可能升起充足的垂直高度，以干扰探测焊盘104上方的层，并且如在常规结构500中，当探测焊盘104在顶部时将发生的，可能干扰将在顶层发生的直接接合。

示例性方法在晶片504的倒数第二金属化物层502或倒数第三金属化物层上创建探测焊盘104。在相继的层被构建后，方法创建最后层506(最顶部)，最后层506包括与直接接合处理兼容的互连件508，最后层506在探测焊盘104上形成凹腔510。

当探测焊盘在倒数第三层504上被创建时，倒数第二金属化物层还形成在探测焊盘104上的凹腔510的一部分。

在一个变型中，示例性方法包括：相对于上面的后续层，增加探测焊盘104所在的倒数第二金属化物层502或倒数第三金属化物层504的厚度。

在图6中，当至少包括互连件508的晶片506在接口602处直接接合到另一晶片604、裸片、或衬底时，凹腔510与直接接合处理兼容，在一个实施方案中保持开口腔体510。

图7示出了描述与关于图5-图6描述的方法相关的另一示例处理的示例结构。在图7中，液态金属702(诸如镓(Ga))可以被放置在凹腔510中，以在不破坏探测焊盘104的金属表面的情况下，形成测试探针以及相应的探测焊盘104之间的电接触。该示例性方法创建如关于图5-图6所述的相同的凹腔510，但使用凹腔510以减轻受损伤的探测焊盘104的问题，尽管以不同的方式。图5-图6中的方法使得探测焊盘104的突起106存在，以及孤立凹腔501中的突起106，远离直接接合接口602。图7的方法通过穿过液态金属702进行测试探针连接，理想地在不接触探测焊盘104的固体表面的情况下，首先防止对探测焊盘104的损伤。

图8示出了如图1所示连续的初始处理步骤的另一处理。如图1所示，但参考图8，金属110直接沉积在探测焊盘104上以及突起106上或至少在由探针损伤引起的突起106周围，并且该金属110以及(如果有的话)突起106的顶部通过化学机械抛光(CMP)或其他平坦化或抛光步骤经历平坦化处理114，以形成平坦表面116，平坦表面116足够满足总体平坦化规格。在探测焊盘104上或周围的金属110以及突起106施加平坦化处理114以创建平坦表面116的步骤可以包括：在晶片100的场区域上去除或抛光过填充的金属到平坦度，直到金属110从这些场区域被去除。

电介质材料层118继而被施加在通过CMP提供的平坦表面116上。电介质材料层118是用于直接接合或混合接合到另一晶片、裸片、或衬底上的合适的材料。在一种实施方式中，电介质或氧化物材料是一层“低温”氧化物，低温四乙氧基硅烷(LT-TEOS)或如本领域已知的适于直接接合或直接混合接合的另一材料。

示例性处理继而使用金属镶嵌或其他技术在电介质层118中创建图案120和800，以形成在电接触122、硅通孔(TSVs)或与金属化物102的下方层接触的其他互连件上的开口120和800。与图2相比，开口也在探测焊盘104以及已经在探测焊盘104上被沉积以及经受平坦化114的金属110上被形成(或仅被形成)。

适于直接接合的金属104和802继而被沉积或镀覆在开口120和800或在图案中，以形成将在直接接合接口804处被混合接合的互连件。沉积的金属124和802可以以各种方式被制备，用于混合接合处理，以在施加层的最顶部表面804处出现。在一种实施方式中，如果金属和半导体的混合是在特别配置中的问题，Ti、Ta、TaN、TiN或TiW(或它们的组合)的阻挡层可以在开口120和800中沉积金属124和802(诸如铜或铝或其他材料)之前被沉积，阻挡层在电介质层118的图案化120和800后被放置。

金属124和802以及电介质层118继而使用CMP或其他技术平坦化到平坦度规格，该规格适于在最顶部表面804处的直接接合处理或混合接合处理。

在一个示例性实施例中，探测焊盘104至少部分被嵌入在氮化硅(Si₃N₄)或其他电介质层中。将被沉积、镀覆、或过填充到探测焊盘104上的金属110可以被增加到达到或填充到钝化层(诸如探测焊盘104周围的氮化硅或氧化硅层)的顶部的垂直高度。

图8的示例性处理提供用于氧化物层118以及平坦金属互连件124和802的混合接合的直接接合表面804，在其中一些互连件802经由沉积的金属110导电地连接到下面的受损伤的探测焊盘104。在一个实施方式中，互连件802仅在探测焊盘104上，或仅在金属化物层102的电接触122上，如图2所示。

混合接合还可以在平坦化114之后以及电介质层118以及互连件124和802的放置之前发生在平坦表面116处。在一个实施例中，接合表面108可以是在制备接合时被激活的等离子气体。

如果晶片100是由适于混合接合电介质或氧化物材料而不是半导体材料制成的衬底，继而混合接合可以发生在表面116处，并且一个或多个附加的金属化物层108和124和802可以不是需要的。

图8示出的实施方案与在图3示出的互连结构以及层的配置兼容。

示例性方法

图9示出了通过在被破坏的探测焊盘上进行填充和平坦化制备具有在损伤探测焊盘后用于直接接合的探测焊盘的晶片的示例性方法900，晶片。示例性方法900的操作在单独的框被示出。

在框902，半导体材料的晶片被接纳，包括至少一个金属化物层以及用于测试晶片的探测焊盘。探测焊盘可以具有突起以及与测试探针接触的表面干扰。

在框904，金属被沉积在探测焊盘上，以覆盖突起的至少一部分。

在框906，在探测焊盘以及突起上的金属被平坦化到平坦表面。

在框908，电介质层被施加在平坦表面上，作为用于直接接合的材料。

在框910，电介质层被图案化，以在下方金属化物层中形成在电接触上的开口。开口可以通过蚀刻、金属镶嵌处理、或甚至由常规的通孔创建做出。

在框912处，金属被沉积在开口中，以用于在晶片和另一晶片、或裸片、或直接接合到的衬底之间的直接接合期间形成互连件。

在框914处，在开口中的金属以及电介质层被平坦化到足够用于直接接合或直接混合接合的平坦度。

图10示出了用于通过消除晶片的顶部金属化物层并且将混合接合层替换为晶片的顶层来制备晶片的示例性方法，该晶片具有用于在探测焊盘损伤后直接接合的探测焊盘。示例性方法1000的操作性示例在单独的框中被示出。

在框1002处，探测焊盘在下方金属化物层中被创建，下方金属化物层被设置在半导体晶片的顶层的下面。

在框1004处，在由测试焊盘破坏探测焊盘后，电介质层被设置在探测焊盘上。

在框1006处，被施加的电介质层被平坦化到平坦度。

在框1008处，电介质层被图案化以在下方金属化物层中形成在电接触上的开口。

在框1010处，开口被镀覆或填充有金属，以在直接接合期间形成互连件。

在框1012处，互连件的顶表面以及电介质层被平坦化以提供用于直接接合(诸如混合接合)的具有金属区域和非金属区域的平坦表面。

图11示出了通过在将探测焊盘与直接接合接口隔离的凹腔中使探测焊盘凹陷以制备衬底(诸如具有探测焊盘的用于在探测焊盘破坏后直接接合的晶片)的示例性实施例。示例性方法1100的操作在单独的框被示出。

在框1102处，探测焊盘通过使探测焊盘凹陷到晶片衬底的倒数第二金属化物层或倒数第三金属化物层而被创建，以用于正在被制造用于微电子元件的晶片衬底。

在框1104处，最后层被创建以用于衬底，最后层包括与直接接合处理兼容的电介质以及至少金属互连件，其中最后层具有用于在下方的金属化物层上设置的探测焊盘上形成凹腔的空洞。

在框1106处，当探测焊盘被创建在倒数第三金属化物层时，继而倒数第二金属化物层也形成探测焊盘上的凹腔的一部分。

在框1108处，晶片直接接合到另一晶片、裸片、或衬底，包括电介质的直接接合以及互连件的直接接合。凹腔与直接接合处理兼容，并且在一个实施方式中，保持在直接接合处理后的开口腔体。

在前面的描述以及附图中，特定的术语以及附图符号被阐述，以提供对本公开的实施例的全面理解。在一些示例中，术语以及符号可以暗示具体细节，这些细节不是实践实施例所必需的。例如，任意特定的尺寸、数目、材料类型、制造步骤等可以不同于在备选的实施例中描述的。术语“耦合”在本文中被使用，以表示直接连接以及通过一个或多个中间电路或结构的连接。术语“示例”、“实施例”、以及“实施方式”用于表示示例而不是要求或优选。此外，术语“可以”和“能够”可以被互相交换使用以表示可选的(可允许的)主题。任一术语的缺席不应被解释为意味着需要给定的特征或技术。

在不违背本公开的精神以及更广泛的方面的情况下，可以对本文呈现的实施例进行各种修改和改变。例如，任何实施例的特征或方面可以与任何其他实施例组合使用，或者代替其对应特征或方面。因此，说明书和附图被认为是说明性的而不是限制性的。

虽然已经相对于有限数目的实施例呈现了本公开，但是受益于本公开的本领域技术人员将理解在描述中给出的可能的许多修改和变化。所附权利要求旨在覆盖落入本公开的真实精神和范围内的这些修改和变化。