阅读说明：本技术 用于接合结构的保护性元件 (Protective element for a joining structure ) 是由 J·A·德拉克鲁斯 B·哈巴 R·卡特卡尔 于 2020-04-10 设计创作，主要内容包括：公开了一种接合结构,接合结构可以包括具有源电路系统的半导体元件。接合结构可以包括保护性元件,该保护性元件沿着接合表面在没有粘合剂的情况下被直接接合到半导体元件。保护性元件可以包括设置在有源电路系统的至少一部分之上的阻碍性材料。阻碍性材料可以被配置为阻隔到有源电路系统的外部接入。接合结构可以包括中断结构,该中断结构被配置为一旦将保护性元件从半导体元件剥离,则中断有源电路系统的至少一部分的功能。(A bonding structure is disclosed, which may include a semiconductor element having source circuitry. The bonding structure may include a protective element that is bonded directly to the semiconductor element along the bonding surface without an adhesive. The protective element may include an obstructive material disposed over at least a portion of the active circuitry. The obstructive material may be configured to block external access to the active circuitry. The bonding structure may include an interruption structure configured to interrupt a function of at least a portion of the active circuitry upon peeling the protective element from the semiconductor element.)

具体实施方式

如本文描述，第三方(例如第三方恶意人员)可以尝试接入例如集成设备管芯等元件上的安全敏感性组件。在一些元件中，安全敏感性组件可以通过网络列表以及非易失性存储器(NVM)数据来保护。然而，第三方可以试图通过破坏性的和非破坏性技术的结合来非法侵入安全敏感性组件，例如，对元件进行探测和/或减层以露出安全敏感性组件或以其他方式获得对安全敏感性组件的接入。在某些情况下，第三方可以试图通过以下方式来非法侵入安全敏感组件：将电磁(EM)波脉冲到元件的有源电路系统上、使用故障注入技术、采用电路的近红外触发或聚焦离子束(FIB)修改、化学腐蚀技术，以及其他物理、化学和/或电磁非法侵入工具以及甚至是反向工程。这些技术可以被用于物理接入诸如集成电路的微型设备的敏感性电路系统以直接读取加密信息、从外部触发电路以释放以其他方式加密的信息、了解制造工艺，或者甚至去提取足够信息以最终能够复制敏感性设计。例如，在一些情况下，非法侵入者可以试图接入加密密钥，该密钥可以被存储在电路设计中、存储器中或是二者的结合中。技术也可以通过以下方式被用于间接地读取敏感信息：基于故障注入输入分析所得的输出，以及通过递归分析确定加密密钥或数据内容。结构上保护元件上的安全敏感性组件是具有挑战性的。

因此，针对包括安全敏感性组件的元件(例如半导体集成管芯)提供改进的安全性是重要的。

物理地保护芯片免受这种未授权的接入的一种方式是：提供难以通过研磨，抛光，化学腐蚀或通过其他技术而被移除或穿透的材料。然而，这样的一些材料(例如，研磨材料)可以具有太高的处理温度而不能应用到所制造的半导体设备，在设备被制造后，半导体设备具有严格的热预算。一些材料的处理可能在化学上与典型的半导体处理代工厂不兼容。阻碍性材料通常可能在标准半导体处理铸造厂中不被使用或找到，和/或阻碍性材料可以使用非标准处理。

文中公开的不同的实施例可以利用具有保护性元件3(也在文中被称为阻碍性元件)的芯片或小芯片，该保护性元件3包括，例如安全或阻碍性材料4，安全或阻碍性材料4保护其被接合到的敏感性电路区域(也在文中被提及为敏感性电路系统)。图1是接合结构1的示意性的侧视截面图，该结构包括接合(例如直接接合)到半导体元件2的保护性元件3，以及用于剥离或损坏敏感性电路系统的可能的化学供给路径P。图2A是保护性元件3的示意性的侧截面图。图2B是图1的接合结构1的示意性侧视截面图，而未示出化学供给路径。图2C是图2B的接合结构1的俯视图。

在一些实施例中，阻碍性材料4可以包括物理破坏性材料(例如，研磨和/或硬质材料)，该物理破坏性材料被配置为：物理损害或破坏试图接入敏感性电路系统6的工具、物理损害或破坏敏感性电路系统6本身，或以其他方式防止物理或机械接入敏感性电路系统6。在一些实施例中，阻碍性材料4可以包括被配置为阻挡入射电磁辐射(例如，红外辐射，例如近红外光)进入敏感性电路系统6的光阻挡材料。

在一些实施例中，阻碍性材料4可以包括也是破坏性材料的光阻挡材料，使得阻碍性材料可以防止对敏感性电路系统6的物理和电磁接入。在一些实施例中，阻碍性材料4可以包括也不是破坏性材料的光阻挡材料。在其它实施例中，阻碍性材料4可包括也不是光阻挡材料的破坏性材料。在一些实施例中，阻碍性材料4可包括光散射、光漫射或光滤波材料。

在利用用于阻碍性材料4的破坏性材料的实施例中，阻碍性材料4可以包括，例如，如合成金刚石一样的金刚石基材料、类金刚石碳，或工业金刚石、钨、合成纤维、碳化物(例如，碳化硅、碳化钨、碳化硼)、硼化物(例如，硼化钨、硼化铼、铝镁化硼，等等)、氮化硼、碳化氮、蓝宝石，以及某些类型的陶瓷和其他合适的破坏性材料或材料的组合，可以与接合界面8邻近设置。在一些实施例中，这些破坏性材料的颗粒可以被分散到混合物中以形成阻碍性材料4。在各种实施例中，与图案化的层相比，阻碍性材料4可以是未经图案化的和/或覆盖材料层。例如，阻碍性层4可以包括在整个保护性元件3之上的覆盖层，或在将被保护的电路系统的敏感性区域6之上的覆盖层。接合层5(例如，半导体材料或无机电介质)可以设置在阻碍性材料4的覆盖层之上。如本文中所解释，可以在没有粘合剂的情况下将阻碍性材料4直接接合到半导体元件2，以在不同的布置中形成接合结构1。如本文中所解释，半导体元件2可以包括任意合适类型的半导体元件，例如集成设备管芯、中介物、半导体晶片、重构晶片等。所选的阻碍性材料4可以具有高剪切模量、高体积模量并且可以不表现出塑性形变。例如，具有至少80GPa硬度的材料(例如，如在维氏硬度标度上所测量的)可以被用于破坏性材料。在各种实施例中，破坏性材料可以具有至少12GPa、至少13GPa、至少15GPa、至少20GPa、至少30GPa，或至少50GPa的硬度，如在维氏硬度标度上所测量的。例如，破坏性材料的硬度可以具有在12.5Gpa到150GPa的范围内、在13Gpa到150GPa的范围内、在15Gpa到150GPa的范围内、在20Gpa到150GPa的范围内、在40Gpa到150GPa的范围内，或在80Gpa到150GPa的范围内的硬度，如在维氏硬度标度上所测量的。在另一实施例中，研磨材料或破坏性材料可以有比半导体芯片中使用的典型材料更高的硬度。例如，破坏性材料的硬度可以高于Si,SiO,SiN,SiON,SiCN等材料的硬度。在一些实施例中，阻碍性材料4可以包括彼此堆叠沉积的一个或多个材料或层。此外，阻碍性材料4可以包括连续的、非连续的或图案化的层，或者阻碍性材料4可以包括一些这种连续的、非连续的或图案化的层。在一些实施例中，在阻碍性材料4内可以没有任何电路系统或布线。在其它实施例中，阻碍性材料4可以包括嵌入在材料4中的电路系统，或部分或完全穿透阻碍性材料4的导电过孔。

阻碍性或保护性元件3，(例如芯片或小芯片)可以直接接合(例如使用电介质到电介质接合技术，诸如加州圣何塞Xperi公司的技术)到元件2(诸如半导体芯片)的至少敏感性区域6(例如，包括安全敏感性组件的区域)，该元件2可以受益于对第三方篡改的高安全度保护。例如，电介质到电介质连接可以使用至少在美国专利号9,391,143和10,434,749中所公开的直接接合技术、在没有粘合剂的情况下被形成，其中每个专利的全部内容通过整体引用并入本文并用于所有目的。在保护性元件3被直接接合或者混合接合到元件2(例如半导体芯片或集成设备管芯)之后，阻碍性材料4的一个或多个层(其可以包括破坏性或研磨材料、光阻挡材料、光散射材料、光滤波材料，或光漫射材料，等等)可能被定位在接合界面8附近，例如，尽可能接近接合界面8。在一个实施例中，阻碍性材料4可以位于距接合界面8小于50微米、距接合界面小于25微米、或距接合界面8小于10微米，例如距接合界面8小于5微米的位置处。在各种实施例中，阻碍性材料4可以位于距接合界面8约1微米至约10微米、或约1微米至约5微米的范围内。在其它实施例中，两个或多个阻碍性或保护性元件3直接接合到元件2。

在各种实施例中，直接接合结构可以不使用中间粘合而直接形成。例如，保护性元件3以及半导体元件2可以各自具有与电介质接合表面9、10相关联的接合层(例如接合层5)。保护性元件3和半导体元件2中的相应电介质接合表面9、10可以被抛光至高光滑度。相应接合表面9、10，可以被清洁以及暴露于等离子体和/或合适的化学品(例如蚀刻剂)以活化表面。在一些实施例，表面9、10可以终止于在活化后或在活化期间(例如，在等离子体和/或化学过程期间)的物质。在各种实施例中，终止物质可以包括氮。此外，在一些实施例中，接合表面9、10可以暴露于氟。例如，在层和/或接合界面8附近可以存在一个或多个氟峰。因此，在本文公开的在直接接合的结构1中，两个电介质材料之间的接合界面8可以包括具有高氮成分的平滑界面和/或在接合界面8处的氟峰。

在各种实施例中，单独制造的保护性元件3的直接接合有助于使用单独处理，该单独处理由于热预算、化学相容性约束或其它技术原因而难以被直接应用于所制造的集成电路或敏感性微电子元件。例如，阻碍性材料4可以以比直接接合温度更高的温度形成在单独的保护性元件3上。直接接合工艺本身消耗相对较少的热预算，包括在电介质接合层之间的室温最初共价接合以及可能的退火以增强接合和/或促进混合接合工艺中的金属接合。

在一些实施例中，如果第三方试图移除破坏性材料(例如，研磨材料和/或硬质材料)，则移除工具可能被破坏(被研磨材料阻碍性材料)和/或下面的有源电路系统被移除试图损坏。因此阻碍性材料4可能对移除工具或受保护的电路是“破坏性的”。任一结果都能够对以下引入显著的抵抗能力：完全反向工程、非法侵入、检查或对安全区域、电路系统或设备的其它攻破。

在一些实施例中，阻碍性材料4可以包括在小芯片上的研磨和/或破坏层。附加地或可选地，小芯片本身可以包括研磨和/或破坏性材料，和/或硬质材料。多个研磨和/或破坏性材料可以被合并在多层或层内的图案中以增强破坏性效果。如上述解释的，破坏性材料(例如，研磨和/或硬质材料)可以非常接近于接合界面8。例如，破坏性材料可以位于与接合界面8相距5微米内。第三方可以试图蚀刻或磨掉保护小芯片。如果破坏性材料非常接近保护性元件(小芯片)与半导体元件之间2之间的接合界面8，则移除或磨掉小芯片的方法会变得十分困难。

在各种实施例中，如上所述，阻碍性材料4可以备选地或附加地包括构造成阻挡光的光阻挡材料、和/或构造成阻挡电磁波的电磁吸收或耗散材料。例如，阻碍性材料4可以被选择为阻挡波长在700nm到1mm的范围内、在750nm到2500nm的范围内，或在800nm到2500nm的范围内的光。阻碍性材料4可以备选地或附加地被选择或成形为散射入射光。阻碍性材料4可以备选地或附加地为导电性的，并且可以有效地用作电磁屏蔽。阻碍性材料4可以附加地或备选地吸收电磁波。在各种实施例中，阻碍性材料4可以被选择为阻挡近红外(NIR)以及聚焦离子束(FIB)的故障入侵企图。在另一实施例中，阻碍性材料4可以包括或可以与一个或多个光学或红外滤波器层一起被沉积。薄膜光学滤波器可以用于滤除或修改在任一方向上通过它们的所照射的光学或IR光，例如，入射在用以触发响应的电路上方的光或从电路发射的用以检测对非法入侵技术的响应的光。

在一些实施例中，被保护的安全结构或电路一部分，可以在保护性元件3(例如，具有研磨材料和/或破坏性材料的小芯片)与将被保护的元件2(例如，集成设备管芯具有安全活性区域)之间共享。例如，混合接合结构可以被用于沿着接合界面8提供导体到导体直接接合，接合界面8包括共价直接接合的电介质到电介质表面9、10。在各种实施例中，导体到导体(例如，接触焊盘到接触焊盘)直接接合以及电介质到电介质接合可以使用至少在美国专利9,716,033和9,852,988所公开的直接接合技术来形成，所述专利中每一个的全部内容通过整体引用被并入本文并用于所有目的。

例如，可以制备直接接合表面9、10并且可以在没有粘合剂的情况下被直接接合到彼此。导电性连接焊盘(其可以被非导电性电介质场区域包围)也可以彼此直接接合而没有粘合剂。例如，在一些实施例中，各个连接焊盘可以与电介质的表面9、10齐平，或在电介质场区域下方凹陷，例如，在1nm到20nm的范围内凹陷，或在4nm到10nm的范围内凹陷。在一些实施例中，电介质场区域的接合表面9、10在室温下可以在没有粘合剂的情况下彼此直接接合，并且随后，接合结构1可以被退火。在退火时，接触焊盘可以扩展并互相接触以形成金属到金属直接接合。

具有阻碍性材料4的保护性元件3的附加细节，可以遍历美国临时专利申请号62/833,491(“491申请”)以及62/953,058(“058申请”)中找到，它们通过整体引用并入本文并用于所有目的。本文中公开的实施例可以与在“491申请”以及“058申请”中所公开的任何实施例结合使用。

如图1和图2A-图2C所示，接合结构1可以包括保护性元件3，保护性元件3沿着接合界面8在敏感有源电路系统6之上、被直接接合到半导体元件2而没有粘合剂。在图1和图2C中，半导体元件2可以通过一个或多个接合线34直接电连接到载体32(诸如封装基板)。在其他实施例中，半导体元件2可以在倒装布置中通过焊球被安装到载体32上。在所说明的实施例中，载体32包括封装基板，例如印刷电路板，引线基板，陶瓷基板等等。在其他实施例中，载体32可以包括集成电路管芯，中介物，重构晶片，或任何其他可能的设备。

在图2A中，保护性元件3包括半导体(例如，硅)基底或基板7(也在本文中被称为手柄)。在其他实施例中，用于安全小芯片的衬底7不需要是半导体，因为它主要作为用于阻碍性材料4以及接合层5的手柄，如本文所描述，并且可以被代替为其他材料，例如玻璃或石英。然而，半导体基板使用现有的设备以便于工艺以及操纵的形式被提供，并且也具有足够的平坦度以及光滑度以简化对接合层5的后续抛光。

保护性元件3可以包括在基底7上的阻碍性材料4(作为基底或一个或多个基底上的层)，阻碍性材料4包括破坏性材料(例如，研磨的和/或硬质材料)光或电磁波阻挡材料、导电性材料、光滤波或散射材料，等等，以及可以具有多于一种本文中描述的特性。如本文中所描述的，保护性元件3可以防止外部接入到安全敏感性电路系统6。如上面所描述的，阻碍性材料4可以包括研磨材料和/或破坏性材料(例如，与通常被用于半导体制造的材料相比，具有高机械硬度的材料，例如，硅、二氧化硅、铝以及铜)。

在各种实施例中，阻碍性材料4可以另外地或备选地被选择为阻挡冲击的电磁辐射。阻碍性材料4可以包括，例如，陶瓷材料、复合材料、金刚石、钨、钨和金刚石的组合，或任何其他合适的类型的阻碍性材料，该阻碍性材料可以防止到半导体元件2上的有源电路系统的外部接入，该半导体元件2上被接合有保护性元件3。在不同的实施例中，阻碍性材料4可以包括如下的材料，对于该材料，选择性蚀刻剂可能无法在不移除半导体制造常见的无机电介质的情况下用于移除阻塞材料4。

阻碍性材料4可以在一个或多个工艺温度下被制造并组装到第一设施中的手柄或基底7上。例如，阻碍性材料4可以在至少400℃，或至少800℃的温度下(例如，在400℃到至少1000℃的范围内)被沉积在手柄或基底7。这种高加工温度可能不适用于用于制造半导体元件2的铸造厂，例如晶片或集成器件管芯(制造后不应长时间暴露在300℃或400℃以上的温度下)，因为这样的高温可能会损坏有源电路系统6和半导体元件2的其他部件。在一些情况下，由于污染的考虑，用于阻挡层的材料可能与半导体制造设施不相容。

如图2A所示，接合层5可以设置在阻碍性材料4上。接合层5可以包括任何合适类型的非导体或电介质材料，特别是与集成电路制造兼容的无机电介质，例如二氧化硅，硅化氮，等等。在一些实施例中，接合层11也可以设置在半导体元件2上。接合层5(例如氧化硅)可能是薄的使得层5不能够充分保护或屏蔽安全电路系统6以防止第三方接入自身。如图2B所示，保护性元件3可以沿着接合界面8直接接合到半导体元件2而没有粘合剂。如本文所描述，相应接合层5、11可以被制备用于接合。例如，接合层5、11可以具有接合表面9、10，接合表面9、10被平坦化至高的表面光滑度并且以及暴露于终止处理(例如，氮终止处理)。可以将保护性元件3和半导体元件2的接合层5、11在室温下彼此接触，并且未施加粘合剂或电压。接合层5、11可以沿着接合界面8形成强共价接合。强共价接合可能足够用于处理以及甚至用于后接合处理，诸如，研磨、抛光或以其它方式减薄基板、单片化等)，但后接合退火可以进一步增强接合的强度。

尽管保护性元件3可以阻隔到敏感性电路系统6的外部接入，然而第三方可以通过将保护性元件3从半导体元件2移除以露出有源电路系统6，来试图接入安全敏感有源电路系统6。例如，如图1所示，第三方可以通过沿化学攻击路径P供应蚀刻剂，来试图将保护性元件3从半导体元件剥离。本文中描述的各种实施例涉及以下的设备和方法：被配置为防止或制止第三方移除或以其他方式中断保护性元件3以及下面的敏感性电路系统的功能。制止可以采取构造组合的形式，以在移除保护性元件3时破坏敏感性电路系统6的功能，从而防止第三方对敏感性电路系统6进行有意义的接入。

图3是根据各种实施例的保护性元件3以及半导体元件2在接合之前的示意性侧视图。半导体元件2可以包括体基板区域22，一个或多个中间层21，以及限定或包括敏感性电路系统6的一个或多个上层，敏感性电路系统6包括例如功率网格区域20。敏感性电路系统6(例如功率网格区域20)可以在或接近半导体元件2的上接合层11处被限定。在本文公开的各种实施例中，接合结构1可以被设计为将保护性元件3的电介质接合层5的电介质材料与半导体元件2的上层(例如，集成设备管芯，例如逻辑管芯)匹配，接合结构1包括半导体元件2的上接合层11以及在接合层11下方的包括敏感性电路系统6的部分的层。匹配电介质键合层5、11可以与匹配半导体元件2(例如，集成器件管芯)的上层(例如，上层逻辑层或功率网格区域20)妥协，使得针对直接键合接口8的化学蚀刻攻击也攻击并破坏半导体元件2的敏感性区域6中的功率网格区域20和/或逻辑电路。例如，半导体元件2可以具有包围上金属化层中的金属的仅氧化硅基的材料。屏障和/或蚀刻停止材料(例如，SiN、SiC、SiOC和SiON等等)可以不存在或可以被其他对蚀刻剂敏感材的料代替，该蚀刻剂可能以其他方式选择性地移除氧化物(诸如不同掺杂的氧化硅)或被用于接合层5、11的其他材料。虽然各种实施例将接合层5、11描述为包括用于接合表面9、10的氧化硅或氧化硅基材料，但是任何其他合适的材料(例如SiN)也可以被用于接合层5、11。

在各种实施例中，功率网格区域20可以是至少部分设置在邻近的保护性元件3上使得如果保护性元件3被移除，则功率网格区域20(和/或其他敏感性电路系统6)可以处于非功能性的。如图3所示，在一些实施例中，保护性元件3的接合层5和半导体元件2的上层(例如，功率网格区域20)可以包括相同的材料，例如，在一些实施例中的氧化硅。如上面所述，这些层5、11可以包括准备用于直接接合的特征，诸如在氧化物界面处的氟浓度中的显著尖峰，和/或在接合界面8处的氮尖峰。在这种布置中，如果第三方试图通过选择性地蚀刻接合层5、11的材料，来将保护性元件3从半导体元件2移除，蚀刻剂也会损坏半导体元件2的上金属化层(功率网格层或区域20)，从而损坏敏感性区域6并且防止对其的外部接入。因此，在半导体元件2的上接合层11处或附近提供敏感性电路系统6(例如功率网格区域20)，可以被用作中断结构30，该中断结构30可以被配置为一旦将保护性元件3从半导体元件2剥离，则中断电路系统6的功能。如本文所解释的，匹配电介质接合层5、11的材料，可以提供如下的蚀刻路径，该蚀刻路径能够在剥离或其他中断时，中断电路系统6的功能。本文描述的中断结构30可以中断敏感有源电路系统6，其包括一个或多个有源设备(例如晶体管和其他有源电路系统)，以及连接到有源设备的局部互连和布线(例如，后端布线)。

在一些实施例中，导电信号迹线23可以被提供通过敏感性电路区域6(例如，功率网格区域20)。导电迹线23可以被配置为检测保护性元件3是否已从半导体元件2剥离。例如，导电迹线23可以被连接到其他电路系统(例如，监测电路24)，该其他电路系统可以监测阻抗来确定直接接合是否被损害。如果保护性元件3从半导体元件2上移除，则移除可以触发指示移除的沿着迹线23的信号(例如，通过阻抗、电流、电压等等中的变化而被检测到)。监测电路24可以被形成在保护性元件3或半导体元件2中，或可以扫描保护性元件3和半导体元件2两者。在所述实施例种，监测电路24可以设置在体基板区域22中。

图4是根据另一实施例的在接合之前的保护性元件3和半导体元件2的示意性侧视图。除非另外指出，图4的组件可以与图1-图3中相同编号的组件相同或大体相似。在图4中，半导体元件2可以包括在上接合层下方的一个或多个中间层21，例如，一个或多个层间电介质材料(ILD)。中间层21可以包括在电介质布线或电路层27之间的一个或多个势垒层26。势垒层26可以，例如，作为蚀刻停止层，用于将被保护的半导体元件2的CMP停止层和/或阻挡层。交替的电介质势垒层26(例如势垒层)和布线层27的层可以在一些布置中包括氮化硅。势垒层26的其它示例包括SiC、SiON，SiOC等。这些势垒层可以有效地作为针对第三方用以移除保护性元件3所用的蚀刻剂而被选择的阻挡层。如图4所示，可以在中间层21(例如，通过势垒层26)中设置一个或多个开口25，以创建穿过上层11并穿过中间层21的至少一部分的蚀刻路径28。如果第三方试图通过蚀刻移除保护性元件3，在势垒层26的开口25可以用于损坏半导体元件2的敏感性电路系统6。敏感性电路系统6可以设置在一个或多个中间层21和/或半导体区域22中。

因此，在各种实施例中，中断结构30可以被提供为：一旦将保护性元件3从半导体元件2剥离，则中断敏感有源电路系统6(包括有源设备和/或连接到有源设备的互连或布线结构)的至少一部分的功能。在各种布置中，中断结构30可以包括穿过半导体元件2的一部分的蚀刻路径28。有益地，如果第三方试图通过蚀刻来将保护性元件3剥离，则蚀刻路径28可以使化学蚀刻剂毁坏或损坏在半导体元件2中的电路系统6。在一些布置中，一个或多个阻挡层26(例如，氮化硅)可以存在于半导体元件2中。这些阻挡层26典型存在于集成电路金属化堆叠中，并且能够用于，例如，在金属化或后端(BEOL)结构的处理期间作为蚀刻停止或CMP停止，和/或作为扩散势垒层防止金属迁移到周围中间层介质中(ILDs，典型地氧化硅的形式)。在对将保护性元件3接合到敏感性电路系统6的接合层5、11的选择性蚀刻期间，阻挡层26也可以附带地保护下面的互连图案(例如，功率网格区域20)以及下面的电路系统6。因此，开口25可以被选择性地设置在阻挡层26中以在对接合层5、11(例如，氧化硅)进行化学攻击的情况下，在半导体元件2的下层或中间层21创建蚀刻路径28。这种蚀刻路径28可以破坏或禁用半导体元件2的基础电路系统6，例如半导体元件2的功率网格区域20。在这种实施例，可以结合添加保护元件3来修改半导体元件2。在阻挡层26的开口25可以具有在2μm到3mm的范围内的宽度。例如，在各种实施例中，开口25可以具有在如下范围内的宽度：1μm至100μm、100μm至1mm、或1mm至3mm。

在各种实施例中，沟槽(图4中未示出)可以沿半导体元件2(例如管芯)的边缘设置，以使被用于剥离保护性元件3的任何蚀刻剂侵蚀半导体元件2的下层。尽管沟槽可以被用于一些布置，其他产生空腔或空隙的图案也可以是合适的。

在一些实施例中，如上文所述，迹线23可以设置在半导体元件2的功率网格区域20中。迹线23可以通过监测电路24被用于监测电路系统6的阻抗或其他电学特性。半导体元件的电介质接合层11的移除可以使阻抗显著地增长，从而指示第三方可能篡改接合结构1。例如，迹线23可以包括功率网格区域20中的跳板迹线，如果半导体元件2的电介质接合层11从保护元件3移除或分离，则该跳板迹线下垂。

在各种实施例中，监测电路24可以设置在保护性元件3和半导体元件2中的一个或两个上。例如，在一些实施例中，监测电路24可以设置在半导体元件2上。接合结构1也可以包括具有大量到网格的导电性互连，如果保护性元件3被移除，网格将被切断。利用后剥离附接将如此大数目的到网格的互连进行重新连接是不实际的。监测电路24可以被配置如果检测到任何篡改指示，则电禁用敏感性电路系统6。

图5A-图5B示出根据各种实施例的接合结构1的示意性侧视截面图，除非另外指出，图5A-图5B的组件可以和图1-图4中相同编号的组件相同或大体相似。在图5A-图5B中，一个或多个空腔29可以设置在半导体元件的上电介质层。例如，如图5A-图5B所示，空腔29可以形成在半导体元件2的接合层11和一个或多个中间层21中。类似于图4中的开口25，图5A-图5B中的一个或多个空腔29可以类似地提供包括蚀刻路径28的中断结构30，以使蚀刻剂能够穿透半导体元件2的中间层和下层，从而一旦将保护性元件3从半导体元件2剥离，则中断安全敏感性电路系统6的功能(包括有源设备和或互连或连接到有源设备的布线结构)。例如，在图5A中，在结构1的右侧的空腔29可以提供通过半导体元件2的接合层11、到中间层21的垂直路径31。横向通道32可以将这个垂直路径31连接到中间层21的其他空腔33，从而提供空隙或空腔29的网络以提供跨半导体元件2并穿过中间层21的任何剥离蚀刻剂的就绪接入。已知的方法可以形成空腔29以及可能的互连它们的微通道。空腔29可以具有长度，宽度，高度在单位1微米到3微米的范围内的尺寸。例如，在各种的实施例中，空腔29可以具有长度，宽度和高度在1微米至100微米的范围内、在100微米至1mm的范围内，或在1mm至3mm的范围内的尺寸。

图6A是根据另一实施例的接合结构1的示意性侧视截面图。图6B是图6A中所示的接合结构1的一部分的放大视图。除非另外指出，图6A-图6B的组件可以和图1-图5B中相同编号的组件相同或大体相似。在各种实施例中，保护性元件3的直接接合层5和导电性接触焊盘40可以在没有粘合剂的情况下被直接接合到半导体元件2的对应电介质接合层11和对应导电性接触42。在这种布置下，直接接合的导电性接触40、42可以被用于监测保护性元件3与半导体元件2之间的连接性，作为篡改或剥离企图的指示标。可以使用多个导电性接触40、42，但在一些布置中，仅一部分接触可以完成连接，而其他接触产生电短路。

在一些利用电介质以及导电直接接合(例如，直接接合互连、或DBI、连接)的一些实施例中，如果电介质接合层5和/或11(例如，氧化物)被移除，并且保护性元件3从半导体元件3脱离，则这种移除将导致缺陷(例如，在功率网格区域20的短路)。例如，抗蚀刻材料将被包埋在保护性元件3中的导体(例如，接触焊盘40)的一部分，使得导体保持被连接到保护性元件3，即使在对接合层5和/或11的选择性蚀刻之后。抗蚀刻材料的非限制示例包括能够抵抗选择性蚀刻氧化硅接合层的氮化硅。各种实施例可以不利用虚设管芯上的链连接。

如图6A和图6B所示，在一些实施例中，保护性元件3的电介质接合层5以及导电接触焊盘40可以在没有粘合剂的情况下被直接接合到半导体元件2的相应的电介质接合层11以及相应的导电性接触焊盘42，在混合直接接合工艺中，例如直接接合互连或从圣何塞的Xperi公司商购可得的工艺。如上所述，电介质接合层5和/或11可以由第三方使用可以从半导体元件2移除保护性元件3的蚀刻剂被选择性蚀刻。然而，移除保护性元件3可以通过从半导体元件2上解除导电过孔和迹线的接合以破坏下面的敏感性电路系统6。

如图6A-图6B所示，在一些实施例中，阻挡层41(例如，氮化硅)可以被用于在保护性元件3和半导体元件2中，作为在剥离尝试期间防止释放保护性元件3中的金属的势垒。阻挡层41可以比传统的蚀刻终止层厚(例如，在250nm至400nm的范围内)、并且可以作为锚固材料层使用以接合接触焊盘40、42锚固到下面的敏感性电路系统6(通过其他内部迹线和连接43)。在一些实施例中，持续的阻挡或锚固层41(其可以包括一个多个层)可以设置在保护性元件3以使剥离工作复杂化。在其他实施例中，阻挡材料41可以被提供为多层电介质环，以使剥离和管芯分离复杂化。即使选择性地移除接合层5、11，保护性元件3和待被保护的半导体元件2的接触焊盘40、42(例如，金属)仍保持连接且完好无损，使得元件3、2的分离将对半导体元件2造成物理损坏。例如，即使电介质接合层5、11被蚀刻掉，接触焊盘40、42之间并由阻挡层41保护的直接键合连接也可以保持完整，这会导致底层21和区域22中的连接到接触焊盘40、42的电路系统被撕裂和破坏。例如，连接43可以直接接合到接合焊盘40,42到层21中的布线以及电路和/或延伸到敏感性电路系统本身。此外，如以上公开的和图4相关的实施例，在下半导体元件2中，在锚固层41和/或阻挡材料26(例如，所示的保护半导体元件2金属的厚阻挡层，和/或蚀刻停止，CMP停止或阻挡层)中的开口可以设置在半导体元件2的敏感性区域6周围。这种开口25可以形成蚀刻路径，以使得蚀刻剂能够到达半导体元件2的下层并且破坏安全敏感性电路系统6和/或连接到敏感性电路系统6的布线。

图7示出了中断结构30的另一示例。除非另外指出，图7的组件可以和图1-图6B中相同编号的组件相同或大体相似。在图7中，保护性元件3的阻碍性材料4可以被图案化以使得减层和剥离更困难或不可控。例如，穿过阻碍性材料的过孔或路径(例如，开口)45可以被提供以被使用电介质材料46(例如，氧化硅)填充。路径45可以包括过蚀刻过孔、欠蚀刻过孔、穿通过孔、部分过孔或盲过孔等，如图7所示。穿过阻碍性材料4的过孔或路径46可以通过复杂化剥离路径在没有引起对半导体元件2及其被保护的敏感性电路系统6的禁用损坏的情况下使得剥离更有挑战性。例如，开口46可以使得蚀刻剂或等离子体通过开口46(或部分开口)更快地蚀刻，这可能会破坏下面的电路，而蚀刻剂或等离子体正在试图移除其它阻碍性材料4。

图8是根据各种实施例的包括一个或多个接合结构1的电子系统80的示意图。系统80可以包括任意合适的类型的电子设备，例如移动电子设备(例如，智能电话，平板计算机设备，笔记本电脑，等等)，台式计算机，汽车或它的组件，立体声系统，依赖设备，相机或任意其他合适的类型的系统。在一些实施例中，电子系统80可以包括微处理器，图形处理器，电子记录设备，或数字存储器。系统80可以包括一个或多个机械地和电连接到系统80(例如，通过一个或多个母版的方式)的设备封装82。每个封装82可以包括一个或多个接合结构1,。封装82可以和本文描述的封装30相似或相同。图8所示的系统80可以包括本文所示出和描述的任意接合结构1和关联的保护性元件3。

在一个实施例中，公开了一种接合结构。接合结构可以包括半导体元件，该半导体元件包括有源电路系统。接合结构可以包括阻碍性元件，该阻碍性元件沿着接合界面在没有粘合剂的情况下直接接合到半导体元件，阻碍性元件包括被布置在有源电路系统上的至少一部分的阻碍性材料，阻碍性材料被配置为阻挡对有源电路系统的外部接入。接合结构可以包括中断结构，中断结构被配置为一旦将阻碍性元件从半导体元件剥离，则中断有源电路系统的至少一部分的功能。

在一些实施例中，阻碍性材料可以定位在距接合界面小于10微米的距离处。阻碍性材料可以定位在距接合界面小于5微米的距离处。阻碍性材料可以包括具有20GPa至150GPa范围内的硬度的破坏性材料。阻碍性材料可包括硬度为至少80GPa的破坏性材料。中断结构可以包括穿过半导体元件的一部分的蚀刻路径。半导体元件可以包括第一接合层，并且其中阻碍性元件包括在没有粘合剂的情况下直接接合到第一接合层的第二接合层。第一接合层可以包括第一材料，蚀刻路径也包括第一材料。第一材料可以包括氧化硅。第一接合层可以还包括氟和氮中的一种或多种。中断结构可以被配置为：一旦从第一接合层以及第二接合层的一个或多个中的选择性蚀刻剥离，则中断有源电路系统的至少一部分的功能。第一接合层和第二接合层可以包括氧化硅。接合结构可以包括在第一接合层与有源电路系统之间的一个或多个中间层，一个或多个中间层包括电路系统，蚀刻路径延伸穿过一个或多个中间层的至少一部分。一个或多个中间层可以包括阻挡层，一个或多个开口形成在阻挡层中，阻挡穿过一个或多个开口延伸。阻挡层中的一个或多个开口可以包括第一接合层的材料。阻挡层可以包括氮化硅。接合结构可以包括被多个阻挡层分隔的多个电介质层，多个电介质层包括与第一接合层相同的材料。中断结构可以包括在一个或多个中间层内的空腔。接合结构可以包括在第一接合层中的第一多个接触焊盘以及在第二接合层中第二多个接触焊盘，第一多个接触焊盘直接接合到第二多个接触焊盘。接合结构可以包括在第一接合层中的第一阻挡层以及在第二接合层中的锚固材料层，第一阻挡层具有穿过其中的一个或多个开口。第二多个接触焊盘可以被至少部分地嵌入锚固材料层中。至少一个接触焊盘可以被连接到监测电路，以监测直接接合的第一多个接触焊盘和第二多个接触焊盘的连接性。第二多个接触焊盘中的至少两个或多个可以被电连接。接合结构可以包括后端(BEOL)层，该后端(BEOL)层包括阻碍性元件中的功率电路系统。该中断结构可以包括导电迹线，该导电迹线被配置为检测阻碍性材料是否已从半导体元件剥离。阻碍性材料可以被图案化以露出半导体元件的部分，蚀刻路径延伸穿过露出的该部分。阻碍性材料的第一硬度可以大于半导体元件的第二硬度或在接合界面的材料的第三硬度。阻碍性材料可以包括研磨材料。阻碍性材料可以包括光阻挡材料。光阻挡材料可以被配置为阻挡近红外(NIR)波长的光。阻碍性材料可以包括光学或红外(IR)阻挡或改性材料。

在另一实施例中，公开了一种接合结构。接合结构可以包括半导体元件，该半导体元件包括有源电路系统。接合结构可以包括阻碍性元件，阻碍性元件沿着接合界面在没有粘合剂的情况下直接接合到半导体元件，该阻碍性元件包括布置在该有源电路系统的至少一部分之上的阻碍性材料，阻碍性材料被配置为阻隔到有源电路系统的外部接入。接合结构可以包括穿过半导体元件的一部分的蚀刻路径，该蚀刻路径被配置为：在阻碍性元件从半导体元件剥离时，中断有源电路系统的至少一部分的功能。

在一些实施例中，阻碍性材料被定位在距接合界面远离10微米的距离处。阻碍性材料可以被定位距接合界面小于5微米的距离处。阻碍性材料可以包括具有在20GPa至150GPa范围内的硬度的破坏性材料。阻碍性材料可以包括具有至少80GPa的硬度的破坏性材料。半导体元件可以包括第一接合层并且阻碍性元件可以包括在没有粘合剂的情况下直接接合到第一接合层的第二接合层。第一接合层可以包括第一材料，蚀刻路径也包括第一材料。第一材料可以包括氧化硅。第一接合层可以包括氟以及氮中的一个或多个。一个或多个中间层可以在第一接合层与有源电路系统之间，一个或多个中间层包括电路系统，蚀刻路径延伸穿过一个或多个中间层的至少一部分。一个或多个中间层可以包括阻挡层，一个或多个开口形成在阻挡层内，蚀刻路径通过一个或多个开口延伸。阻挡层可以包括氮化硅。在阻挡层中的一个或多个开口或部分开口可以包括接合界面的材料。多个电介质层可以通过多个阻挡层被分隔，多个阻挡层包括与第一接合层相同的材料。空腔可以在一个或多个中间层中。第一接合层中的第一多个接触焊盘和第二多个接触焊盘可以在第二接合层中，第一多个接触焊盘直接接合到第二多个接触焊盘。第二多个接触焊盘中的至少两个或更多个可以电连接。第一阻挡层可以在第一接合层中并且锚固材料层可以在第二接合层中，第一阻挡层具有穿过其中的一个或多个开口。第二多个接触焊盘可以至少部分地嵌入锚固材料层中。至少一个接触焊盘可连接到监测电路，以监测直接接合的第一多个接触焊盘和第二多个接触焊盘的连接性。阻碍性材料可以被图案化以露出半导体元件的部分，蚀刻路径延伸穿过露出的该部分。

在另一实施例中，公开了一种接合结构。该接合结构可以包括半导体元件，该半导体元件包括有源电路系统。接合结构可以包括阻碍性元件，阻碍性元件在没有粘合剂的情况下直接接合到半导体元件，阻碍性元件包括设置在有源电路系统的至少一部分之上的阻碍性材料，阻碍性材料被配置为阻隔到有源电路系统的外部接入。接合结构可以包括连接到半导体元件和阻碍性元件中的一个或两个的导体，导体被配置为检测阻碍性元件是否已从半导体元件剥离。

在一些实施例中，半导体元件可以包括第一接合层并且阻碍性元件可以包括在没有粘合剂的情况下直接接合到第一接合层的第二接合层。第一接合层和第二接合层可以包括氧化硅。一个或多个中间层可以在第一接合层与有源电路系统之间，一个或多个中间层包括电路系统，蚀刻路径延伸穿过一个或多个中间层的至少一部分。一个或多个中间层可以包括阻挡层，一个或多个开口形成在阻挡层中，蚀刻路径延伸穿过一个或多个开口。导体可以至少部分地被布置在一个或多个中间层中。监测电路可以被配置为监测通过导体的电流，以确定阻碍性元件是否已从半导体元件剥离。监测电路可以被配置为：在通过导体的电信号被中断的情况下，指示阻碍性元件已从半导体元件剥离。第一多个接触焊盘可以在第一接合层中并且第二多个接触焊盘可以在第二接合层中，第一多个接触焊盘在没有粘合剂的情况下直接接合到第二多个接触焊盘。第一阻挡层可以在第一接合层中并且锚固材料层可以在第二接合层中，第一阻挡层具有穿过其中的一个或多个开口。第二多个接触焊盘可以至少部分地嵌入第二阻挡层中。至少一个接触焊盘可连接到监测电路，以监测直接接合的第一多个接触焊盘和第二多个接触焊盘的连接性。阻碍性材料的第一硬度可以大于半导体元件的第二硬度。阻碍性材料可以包括研磨材料。阻碍性材料可以包括光阻挡材料。光阻挡材料可以被配置为阻挡近红外(NIR)波长的光。

在另一实施例中，公开了一种形成接合结构的方法。该方法可以包括将中断结构图案化为具有有源电路系统的半导体元件和阻碍性元件中的至少一个中，阻碍性元件包括布置在有源电路系统的至少一部分之上的阻碍性材料，阻碍性材料被配置为阻挡对有源电路系统的外部接入。方法可以包括在没有粘合剂的情况下将阻碍性元件直接接合到半导体元件，剥离中断结构被配置为一旦将阻碍性元件从半导体元件剥离，则中断半导体元件的功能。

在一些实施例中，该方法可包括在半导体元件上沉积第一接合层以及在阻碍性元件上沉积第二接合层，方法包括在没有粘合剂的情况下直接接合第一接合层和第二接合层。该方法可以包括形成被多个阻挡层分隔的多个电介质层，多个电介质层包括与第一接合层相同的材料。方法可以包括将第一接合层中的第一多个接触焊盘直接接合到第二接合层中的第二多个接触焊盘。方法可以包括在该第一接合层中形成第一阻挡层并且在该第二接合层中形成锚固材料层，第一阻挡层具有穿过其中的一个或多个开口。图案化中断结构可以包括图案化穿过一个或多个中间层内的一个或多个阻挡层的开口。方法可以包括在阻碍性材料中图案化开口以露出半导体元件的部分。方法可以包括监测沿如下导体的电信号以确定阻碍性元件是否已从半导体元件剥离，导体至少部分地设置在半导体元件和阻碍性元件中的一个或两个中。

尽管在某些实施例和示例的上下文中被公开，本领域技术人员应当理解，本发明超出具体公开的实施例而延伸至其它备选实施例和/或用途及其明显修改和等同物。此外，除非另外指出，说明中的组件可以和一个或多个不同说明中的相同编号的组件相同或大体相似。另外，尽管若干变化已经被详细示出并描述，在本公开的范围内的其他修改，本领域技术人员基于本公开是容易想到的。还可以设想，可以进行实施例的特定特征和方面的各种组合或子组合，并且仍然属于本发明的范围。应当理解，所公开的实施例的各种特征和方面可以相互组合或替代，以形成所公开的发明的各种模式。因此，这里公开的本发明的范围不应受到上述特定公开实施例的限制，而应仅通过对以下方面的合理解读来确定。