具体实施方式

在下面的详细描述中参考附图，该附图形成详细描述的一部分，并且附图中通过图示的方式示出了可以实践本发明的具体实施例。

在这个方面，方向术语（诸如“顶部”、“底部”、“在...以下”、“前”、“后”、“背面”、“领先”、“落后”、“在...以上”等）可以参照正被描述的附图的取向来使用。因为实施例的各部分可以被定位成多个不同的取向，所以方向术语被用于说明的目的，并且决不是限制性的。要理解的是，可以利用其他实施例，以及可以在不偏离本发明的范围的情况下进行结构变化或逻辑变化。因此，以下详细描述不要以限制性意义来理解，并且本发明的范围由所附权利要求限定。

现在将详细参照各个实施例，这些实施例的一个或多个示例在附图中图示。每个示例作为解释而被提供，并且不意为是本发明的限制。例如，作为一个实施例的一部分图示或描述的特征可以被用在其他实施例上或与其他实施例结合使用，以产生又另外的实施例。所意图的是，本发明包括这样的修改和变化。使用特定语言来描述各示例，该特定语言不应被解释为限制所附权利要求的范围。附图不是按比例的，并且仅用于说明性目的。为了清楚起见，如果没有另行陈述，则相同元件或制造步骤在不同附图中由相同的附图标记指明。

在本说明书中使用的术语“水平的”意图描述基本上平行于半导体衬底或半导体结构的水平表面的取向。这例如可以是半导体晶片或管芯或芯片的表面。例如，下面提及的和/或在附图中示出的第一横向（或水平）方向X和第二横向（或水平）方向Y两者都可以是水平方向，其中，第一横向方向X和第二横向方向Y可以彼此垂直。

在本说明书中使用的术语“垂直的”意图描述基本上垂直于水平表面（即，平行于半导体晶片/芯片/管芯的表面的法线方向）布置的取向。例如，下面提到的和/或在附图中示出的垂直方向Z可以是垂直于第一横向方向X和第二横向方向Y二者的方向。

在本说明书中，n掺杂一般被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。替换地，可以采用相反的掺杂关系，使得第一导电类型可以是p掺杂的，并且第二导电类型可以是n掺杂的。

在本说明书的情境中，术语“处于欧姆接触”、“处于电接触”、“处于欧姆连接”和“电连接”意图描述在半导体器件的两个区、区段、地带、部分或分部之间、或在一个或多个器件的不同端子之间、或在半导体器件的端子或金属喷镀或电极与半导体器件的部分或分部之间存在低欧姆电连接或低欧姆电流路径。另外，在本说明书的情境中，术语“接触”意图描述在相应半导体器件的两个元件之间存在直接物理连接；例如，正彼此接触的两个元件之间的过渡可以不包括另外的中间元件等等。

此外，在本说明书的情境中，如果没有另行陈述，则术语“电绝缘”在其一般有效理解的情境中被使用，并且因此意图描述两个或更多个组件彼此分离地定位，并且没有连接这些组件的欧姆连接。然而，彼此电绝缘的组件仍然可以彼此耦合，例如机械耦合和/或电容性耦合和/或电感性耦合。举例来说，电容器的两个电极可以彼此电绝缘，并且同时例如借助于绝缘体（例如，电介质）机械地且电容地彼此耦合。

此说明书中描述的特定实施例与以下功率半导体器件有关但不限于以下功率半导体器件：该功率半导体器件展现出单个单元、条形单元或蜂窝（也被称为“针形”或“柱状”）单元配置，例如，可以在功率转换器或电源内使用的功率半导体器件。因此，在实施例中，这样的器件可以被配置成承载要被馈送到负载和/或相应地由电源提供的负载电流。例如，功率半导体器件可以包括：一个或多个有源功率半导体单元、诸如单片集成二极管单元、单片集成二极管单元的衍生物（例如，两个反串行连接的二极管的单片集成单元）、单片集成晶体管单元，例如单片集成IGBT或MOSFET单元和/或其衍生物。这样的二极管/晶体管单元可以集成在功率半导体模块中。多个这样的单元可以构成被布置有功率半导体器件的有源区域的单元场。

如本说明书中使用的术语“功率半导体器件”意图描述具有高电压阻断能力和/或高电流承载能力的单个芯片上的半导体器件。换句话说，这样的功率半导体器件意图用于高电流（通常在安培范围内，例如，高达几十或数百安培）和/或高电压（通常高于15 V，更通常地高于100 V及以上，例如高达至少400 V或甚至更高，例如在从1.2 kV至2 kV的范围内，或者高达至少3 kV、或甚至高达6 kV或更高）。

例如，下面描述的功率半导体器件可以是展现出单个单元配置、条形单元配置或蜂窝单元配置的单个半导体芯片，并且可以被配置成被用作低、中和/或高电压应用中的功率组件。

例如，本说明书中使用的术语“功率半导体器件”不涉及被用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。

图1A示意性且示例性地图示了根据一个或多个实施例的功率半导体器件1的垂直横截面的一部分。功率半导体器件1包括具有前侧表面10-1的半导体本体10。例如，半导体本体10可以包括如下各项或者由如下各项组成：基于硅的衬底、基于碳化硅的衬底、基于氮化镓的衬底、或例如另一宽带隙半导体衬底。

另外，还可以被称为有源单元区域16的有源区域16被布置在前侧10-1下方。有源单元区域16可以包括一个或多个功率单元160，该功率单元160可以被配置成用于例如在被布置在半导体本体10的前侧处的第一负载端子结构与被布置在半导体本体10的后侧处的第二负载端子结构之间传导和/或控制负载电流。因此，根据一些实施例，功率半导体器件1可以被配置为垂直功率半导体器件1。

例如，功率半导体器件1是或者包括如下各项中的至少一个：功率二极管、IGBT、反向导通IGBT（RC-IGBT）、MOSFET、高电子迁移率晶体管（HEMT）（诸如基于镓的HEMT）和晶闸管（thyristor）。

在功率半导体器件1是或者包括功率二极管的情况下，有源区域16可以包括例如一个大功率单元160，如图1A中示例性地图示的。例如，功率单元160可以包括p掺杂的半导体区，该p掺杂的半导体区被配置为阳极区并且与形成第一负载端子结构（在图1A中未图示）的一部分的前侧金属喷镀接触。例如，阳极区可以与半导体本体10的n掺杂漂移区形成pn结。

替换地，在晶体管配置（例如，以IGBT或MOSFET的形式）的情况下，有源区域16可以包括多个晶体管单元，该晶体管单元可以例如在每种情况下包括源极区、本体区和栅电极（诸如沟槽栅电极），该栅电极被配置成用于选择性地将功率半导体器件1切换为正向导通状态和正向阻断状态中的一个。

这样的器件的有源单元区域16的设计本身是本领域技术人员公知的，并且因此在这里将不对其进行进一步详细解释。在图4A-D中示出了有源区域16的示例性和示意性图示，并且将在下面进一步解释该图示，该有源区域16包括例如二极管的阳极区162或IGBT的多个晶体管单元161。

除了有源区域16之外，功率半导体器件1还包括边缘终止区17，该边缘终止区17在有源区域16与横向芯片边缘10-3之间延伸。例如，边缘终止区17可以横向地围绕有源区域16，如在图1A的横截面示图中示意性地指示的。

如本文中使用的，术语“边缘终止区”和“有源区域”两者都与本领域技术人员通常在功率半导体器件的情境中与其相关联的相应技术含义相关联。即，有源区域16主要被配置成用于负载电流传导，并且在晶体管配置的情况下，被配置成用于切换目的，而边缘终止区17主要实现关于可靠阻断能力、电场的适当引导的功能，并且有时还有电荷载流子排出功能、和/或关于有源区域16的保护和适当终止的另外的功能。

边缘终止区17可以包括边缘终止结构13，该边缘终止结构13可以布置在半导体本体10的前侧处。这样的边缘终止结构13也可以被称为结终止结构或简称为结终止。例如，边缘终止结构13可以包括布置在半导体本体10内的一个或多个组件，和/或布置在半导体本体10的前侧表面10-1上方的一个或多个组件。

边缘终止结构13的常见示例是场环（也被称为保护环）、场板、场环和场板的组合、以及结终止延伸（JTE）边缘终止结构，诸如横向掺杂变化（VLD）边缘终止结构。技术人员非常熟悉这些种类的边缘终止结构本身。因此，在这一点上将不对其进行详细解释。图4A-D示出了上面提到的边缘终止结构13的一些示例性和示意性图示。将在下面进一步详细地解释这些。

功率半导体器件1进一步包括：布置在前侧表面10-1上方的第一钝化层15-1。例如，在根据图1A的实施例中，第一钝化层15-1可以至少在边缘终止区17的一部分中延伸。例如，第一钝化层15-1可以至少部分地布置在功率半导体器件1的边缘终止结构13上方，如图1A中示意性地示出的。在边缘终止结构13上方延伸的这种第一钝化层15-1也可以被称为结终止钝化层。可选地，钝化层15-1可以延伸到有源区16中。

第一钝化层15-1是多晶金刚石层。因此，与通常也被称为类金刚石碳（DLC）钝化层的非晶碳钝化层相反，第一钝化层15-1具有多晶结构。例如，作为结果，第一钝化层15-1例如与DLC钝化层相比可以具有更好的电绝缘属性（也在高温下）以及增加的导热率。

关于第一钝化层15-1的多晶结构，在实施例中，多晶金刚石层15-1包括：直径为至少10 nm（诸如至少20 nm，例如至少50 nm）的晶体。例如，多晶金刚石层15-1可以包括具有直径小于100 nm的晶体的所谓的纳米晶金刚石（NCD）材料或由其组成。附加地或替换地，多晶金刚石层15-1可以包括具有直径高达5μm的晶体的所谓的微晶金刚石（MCD）材料或由其组成。

在实施例中，多晶金刚石层15-1具有至少1200 W/（K m）（诸如至少1500 W/（K m）、诸如至少1800 W/（K m），例如至少2000 W/（K m））的热导率。例如，第一钝化层15-1因此可以展现出良好的散热特性，这可以例如有助于最小化在边缘终止区17中发生的自热效应，例如，在功率半导体器件1的晶体管配置（诸如，IGBT配置）的情况下的关断期间。

另外，在实施例中，多晶金刚石层15-1可以例如结合热电冷却、诸如借助于珀耳帖器件而被用作散热器和/或热接触。

仍然参考第一钝化层15-1的热属性，在实施例中，可以提供的是，多晶金刚石层15-1具有至少400 J/（kg K）（诸如427 J/（kg K））的比热容。

关于第一钝化层15-1的电属性，根据实施例，多晶金刚石层15-1具有至少10¹³ Ohmcm的电阻率。因此，第一钝化层15-1可以具有非常良好的电绝缘属性。

另外，在实施例中，多晶金刚石层15-1具有至少1500 kV/mm（诸如至少1800 kV/mm、例如至少2000 kV/mm）的介电强度。作为结果，第一钝化层15-1可以例如有助于功率半导体器件1的相对高的击穿电压。

另外，由于这样的材料在金刚石中的低扩散常数，多晶金刚石层15-1可以防止或至少减少有害原子（诸如钠、钾、OH^-、Li等）的扩散。如果这样的原子接近半导体表面10-1，或者对于它们扩散到半导体本体10中的情况，这样的功率半导体器件1的电特性可能变坏。

根据一个或多个实施例，关于第一钝化层15-1的机械属性，多晶金刚石层15-1在莫氏量表上具有至少5（诸如至少7，诸如例如10）的硬度。作为结果，第一钝化层15-1可以展现出非常高的机械稳定性，这可以例如防止在前端和/或后端制造期间对敏感底层结构的刮擦。

关于第一钝化层15-1的空间尺寸，在实施例中，第一钝化层15-1的厚度t1（例如，如沿着垂直方向Z测量的）在从30 nm至2000 nm的范围内，诸如在从50 nm至800 nm的范围内，例如在从100 nm至400 nm的范围内。在实施例中，厚度t1可以在高达20μm或甚至高达50μm的范围内。

在实施例中，多晶金刚石层15-1可以基本上覆盖整个边缘终止区17或至少整个边缘终止结构13。替换地，在边缘终止区17中，多晶金刚石层15-1可以在水平面XY中展现出图案化结构，即，如果从上方查看的话。

图1B示意性且示例性地图示了另一实施例，该实施例与上面参照图1A描述的实施例的不同之处在于：尽管第一钝化层15-1仍然布置在前侧表面10-1上方，但是第二钝化层15-2附加地布置在第一钝化层15-1与前侧表面10-1之间。

在实施例中，第二钝化层15-2包括以下材料中的至少一种：氧化物、非晶碳、非晶硅、非晶碳化硅和氮化物。

换句话说且更一般地，基于多晶金刚石的钝化层15-1可以与一个或多个其他钝化层组合地使用，该其他钝化层诸如是氧化物基层、非晶碳层、非晶硅层、非晶碳化硅层或氮化物基层。例如，如图1B中示意性地图示的，多晶金刚石层15-1可以形成这种钝化叠层的上层。

在图1C中示意性且示例性图示的另一变型实施例中，第三钝化层15-3（诸如，例如聚酰亚胺层、氧化物层或氮化物层中的至少一个）布置在多晶金刚石钝化层15-1上方。例如，第三钝化层15-3可以被布置并且被配置成用于进一步增强功率半导体器件1的击穿电压。应当注意的是，在另一实施例中，功率半导体器件1可以包括第一钝化层15-1和布置在第一钝化层15-1上方的第三钝化层15-3，其中，与图1C的示例相反，第二钝化层15-2不一定存在于第一钝化层15-1下方。

可选地，第一钝化层15-1到底层和/或上覆层15-2、15-3的粘着可以通过以下各项来改进：借助于一个或多个附加的粘附层（未图示）和/或粘合处理（比如硅烷、等离子体活化的表面、粗糙表面），或者通过采用其他方法来控制表面自由能，这些原则上是本领域技术人员已知的。

图2A、2B和2C中的横截面示图示出了变型实施例，这些实施例分别与上面参照图1A、1B和1C来解释的实施例的不同之处在于：第一钝化层15-1部分地布置在功率半导体器件1的有源区域16中。例如，多晶金刚石层15-1因此可以被用作有源单元区域16中和/或结终止的区域17中的局部散热层。例如，可以提供多晶金刚石层15-1在有源区域16（例如，布置在有源区域16上的前侧金属喷镀11；未在图2A-C中图示，参见例如图3A）与边缘终止区17之间的重叠，以便于允许边缘终止区17中产生的热量的有效散发。例如，第一钝化层15-1可以被布置成与功率半导体器件1的前侧金属喷镀接触。

另外，在实施例中，可以将前侧金属喷镀划分为多个接触焊盘，其中，多晶金刚石层15-1可以在接触焊盘（未图示）之间至少部分地（横向）延伸。这也可以应用于另外的接触焊盘，诸如可以被提供用于温度感测功能、电流感测功能等等的接触焊盘。例如，接触焊盘可以具有矩形布局，诸如二次布局。附加地或替换地，可以采用蜂巢布局或基于另一形状的布局。

另外，多晶金刚石层15-1的在有源区域16中延伸的部分可以被配置成例如由于其相对高的介电强度而用于为功率半导体器件1提供闪络（flashover）保护。

例如，在实施例中，第一钝化层15-1和/或可能另外的钝化层15-2、15-3可以仅部分地与有源区域16重叠，如图2A-C中的每一个示意性地图示的。这就是说，钝化层15-1、15-2、15-3可以被构造在水平面XY中，即，如果从上方查看的话。

在图3A-C中示意性且示例性地图示的另外的变型实施例中，钝化层15-1、15-2、15-3中的一个或多个可以在有源区域16中延伸（例如，在前侧金属喷镀11上方，诸如与前侧金属喷镀11接触，如图示的），其中，提供了用于允许一个或多个键合线2穿过钝化叠层的开口。例如，这样的开口可以布置在功率半导体器件1的接触焊盘（诸如栅极焊盘）上方。在根据图3A-C中的每一个的实施例中，一个或多个钝化层15-1、15-2、15-3可以覆盖整个有源区域16，除了为键合线2或为其他电触点（诸如夹子等等）提供的这样的开口之外。应当注意的是，（一个或多个）钝化层15-1、15-2、15-3不一定需要与键合线2直接横向接触，这是因为它是在图3A-C中示例性和示意性图示的。相反，在一些（未图示的）实施例中，在（一个或多个）钝化层15-1、15-2、15-3中提供的焊盘开口可以大于键合线2的直径，使得在产生了（一个或多个）钝化层15-1、15-2、15-3之后，可以容易地将键合线2的端部放置在开口中。然而，原则上也将有可能首先连接键合线2，并且然后才产生一个或多个钝化层15-1、15-2、15-3。在那种情况下，可以产生键合线2与如图3A-C中图示的（一个或多个）钝化层15-1、15-2、15-3之间的直接横向接触。

在下文中，将参照图4A-D来描述功率半导体器件1的若干个示例性配置，包括有源区域16中的一个或多个功率单元160、161、162的示例性配置，以及边缘终止区17中的边缘终止结构13、131、132的示例性配置。图4A-D中的每一个示出了功率半导体器件1的垂直横截面的一部分，其中，所描绘的部分在每种情况下靠近横向芯片边缘10-3而定位，并且也包括有源区域16的一部分，边缘终止区17包括布置在有源区域16与横向芯片边缘10-3之间的边缘终止结构13。

在图4A中示意性地图示的实施例中，功率半导体器件1被配置为二极管。因此，在有源区域16中，半导体本体10包括：第一导电类型的后侧掺杂区107-3（例如，n型，在这种情况下，后侧掺杂区107-3形成阴极区）；以及与第一导电类型互补的第二导电类型的前侧掺杂区162（例如，p型，在这种情况下，前侧掺杂区形成阳极区）。前侧掺杂区162沿着半导体本体10的前侧表面10-1在有源区域16内部延伸，并且与形成第一负载端子结构的一部分的前侧金属喷镀11接触。类似地，后侧掺杂区107-3沿着半导体本体10的后侧表面10-2在有源区域16内部延伸，并且与形成第二负载端子结构的一部分的后侧金属喷镀12接触。

在前侧掺杂区162与后侧掺杂区107-3之间，提供了漂移区100。例如，漂移区100可以具有以相对低掺杂剂浓度（诸如半导体衬底的固有掺杂剂浓度）的第一导电类型的掺杂剂。例如，漂移区100可以包括n^-掺杂区。在后侧处，漂移区100可以包括场停区100-1（有时也被称为缓冲区），该场停区具有第一导电类型的掺杂剂，该掺杂剂的掺杂剂浓度比在漂移区100的其余部分中更高。因此，场停区可以是例如n掺杂区，而漂移区的其余部分可以是n^-掺杂的。在这种情况下，后侧掺杂区107-3可以是例如n⁺掺杂的阴极区。

现在转到边缘终止区17，在图4A的示例性实施例中，以所谓的结终止延伸（JTE）的形式提供边缘终止结构13。这就是说，具有第二导电类型的掺杂剂（例如，以低于前侧掺杂区162的掺杂剂浓度）的JTE区131在边缘终止区17中沿着前侧表面10-1延伸。例如，JTE区131可以展现出VLD（横向掺杂的变化）轮廓，其具有在横向芯片边缘10-3的方向上减小的掺杂剂浓度。JTE区131可以是半导体本体10的掺杂的晶体半导体区。

如在图4A中示意性且示例性地图示的，第一钝化层15-1可以在边缘终止区17中直接布置在前侧表面10-1上。因此，在这种情况下，多晶金刚石层15-1的至少一部分可以被布置成与边缘终止结构13的掺杂的晶体半导体区、即与JTE区131接触。在其他实施例中，可以在JTE区131与第一钝化层15-1的至少一部分之间布置另外的层，诸如如上所述的一个或多个氧化物层和/或一个或多个第二钝化层15-2。

现在参考图4B，在另一示例性实施例中，功率半导体器件1可以具有IGBT配置。在这种情况下，有源区域16可以包括多个晶体管单元161，每个晶体管单元包括：第一导电类型的一个或多个源极区，该源极区例如借助于前侧金属喷镀11耦合到第一负载端子结构；第二导电类型的本体区，该本体区将源极区与第一导电类型的漂移区分离，其中，从本体区到漂移区的过渡形成pn结；以及绝缘栅电极，其被配置成用于在本体区中选择性地引发导电沟道，该导电沟道从源极区延伸到漂移区。例如，每个晶体管单元161可以具有垂直沟槽栅极配置，如图4B中示意性地图示的。本领域技术人员熟悉这种IGBT晶体管单元161的设计，因此在这里将不更详细地对其进行解释。如本领域技术人员还公知的，同样在IGBT的情况下，漂移区100可以包括场停区100-1，如上面参照图4A描述的。

另外，在有源区域16中，半导体本体10可以包括后侧发射极区107-1，该后侧发射极区107-1具有第二导电类型的掺杂剂，并且沿着半导体本体10的后侧表面10-2延伸，并与形成第二负载端子结构的一部分的后侧金属喷镀12接触。在边缘终止区17中，可以提供第二导电类型的较弱掺杂区107-2，以代替后侧发射极区107-1，使得可以在从有源区域16指向横向芯片边缘10-3的方向上减少后侧处的发射极效率。这样的概念有时被称为HDR（高动态鲁棒性）概念。图4B中所示的示例性实施例提供了这样的弱掺杂的HDR区107-2。在其他实施例中，可能不存在HDR功能，并且后侧发射极区107-1可以代替地例如沿着整个后侧表面10-2连续地延伸。

关于边缘终止区17的设计，同样在图4B的示例性实施例中，可以提供JTE区131，该JTE区131可以例如具有VLD轮廓，如上面参照图4A所解释的。例如，与IGBT单元161的（一个或多个）本体区相比，JTE区可以具有以更低掺杂剂浓度的第二导电类型的掺杂剂。

另外，如上面还已经解释的，在实施例中，第一钝化层15-1的至少一部分可以被布置成与JTE区131的至少一部分直接接触。

现在参考图4C，在实施例中，代替（或除了）JTE区131，边缘终止结构13可以包括一个或多个场环132。每个场环132可以被配置为第二导电类型的掺杂半导体区，该第二导电类型的掺杂半导体区被包括在半导体本体10中，并与前侧表面10-1接触，并且每个场环132可以横向地围绕有源区域16。例如，场环132可以是电浮动的。

另外，在图4D中示意性图示的变型实施例中，可以提供场环132与场板133的组合作为边缘终止结构13。例如，场板133可以被配置成用于提供对外部电荷的有效屏蔽。场板133可以包括例如金属，诸如铝。替换地，例如，这样的场板133可以由多晶硅形成。例如，在将场环132与场板133进行组合的边缘终止结构13中，可以例如借助于金属接触插塞而在每个场板133与对应的场环132之间提供电触点。

同样在图4C-D中所示的这种实施例中，形成第一钝化层的多晶金刚石层15-1可以在前侧表面10-1处与掺杂的晶体半导体区、即一个或多个场环132直接接触。然而，在其他变型实施例中，可以在前侧表面10-1与第一钝化层15-1的至少一部分之间布置另外的层（诸如氧化物或第二钝化层15-2）。

还应当注意的是，在未在附图中图示的另一实施例中，场板133可以被提供为不具有场环132，即，边缘终止结构13可以完全基于一个或多个场板133。

技术人员通常熟悉各种各样的边缘终止概念，诸如JTE（例如，具有VLD轮廓）、场板、场环以及场板和场环的组合。

另外，应当注意的是，上面已经参照图4C-D中的二极管1解释的边缘终止结构13也可以被提供在有源区域16中的具有不同配置的功率半导体器件1中，该不同配置诸如例如是上面参照图4B所解释的晶体管配置。

现在参考图5，在实施例中，第一钝化层15-1的一部分可以覆盖半导体本体10的横向芯片边缘10-3的至少一部分。例如，可以通过不仅在有源区域16（例如，IGBT或MOSFET的栅极沟槽）中而且在边缘终止区17中产生沟槽、并且通过以使所得横向芯片边缘10-9穿过这种沟槽的方式来实行芯片分割（singulation），来形成如图5中示例性且示意性地图示的结构。换句话说，可以在晶圆切割之后将沟槽锯成两半，从而产生如图5中所描绘的横向芯片边缘10-3的形状。然后，可以沉积多晶金刚石层15-1，使得所述沟槽的底部和侧壁被第一钝化层151覆盖。

另外，在第二钝化层15-2被布置在前侧表面10-1与第一钝化层15-1之间的情况下，第一钝化层15-1可以被布置成使得其封装了第二钝化层15-2（即，第一钝化层15-1从上方和从至少一个横向侧来覆盖第二钝化层15-2）。

另外，在图6中示意性且示例性地图示的实施例中，可以提供的是，第一钝化层15-1仅在功率半导体器件1的有源区域16内部延伸。换句话说，在此实施例中，第一钝化层15-1不在边缘终止区17内部延伸。例如，在那种情况下，多晶金刚石层15-1可以被布置和配置成用于闪络保护以及在有源区域16中的更好的散热的目的。

根据另一方面，呈现了一种生产功率半导体器件1的方法。该方法包括：提供具有前侧表面10-1的半导体本体10；以及在前侧表面10-1上方形成第一钝化层15-1，其中，第一钝化层15-1是多晶金刚石层。

该方法的实施例对应于上面参照附图所描述的功率半导体器件1的实施例。因此，上面已经陈述的内容可以等同地/类似地被应用于功率半导体器件1、以及形成功率半导体器件1的方法，以用于形成另外的实施例。因此，所提出的方法可以进一步包括：例如，上面结合功率半导体器件1的各种示例性实施例所描述的在有源区域16和/或边缘终止结构13、131、132、133中形成一个或多个功率单元160、161、162。

在生产功率半导体器件1的方法的实施例中，形成第一钝化层15-1可以包括多晶金刚石层15-1的沉积。例如，沉积可以在至少350℃（诸如至少400℃）的沉积温度下（诸如例如在大约530℃下）实施。

例如，可以在沉积步骤之前实施非金刚石衬底的晶种（seeding）。例如，这可能涉及以下各项中的一个或多个：利用金刚石粉末进行抛光；利用金刚石粉末的浆体进行超声处理；以及利用含金刚石的材料进行涂覆。

沉积步骤可以包括：例如化学气相沉积（CVD），诸如微波等离子体增强化学气相沉积（MPECVD）、热丝CVD、或CVD与脉冲激光沉积过程的组合。

在上文中，解释了关于功率半导体器件以及对应的处理方法的实施例。

例如，这些半导体器件是基于硅（Si）的。因此，单晶半导体区或层（例如，半导体本体10及其区/地带，例如区等）可以是单晶Si区或Si层。在其他实施例中，可以采用多晶或非晶硅。

然而，应当理解的是，半导体本体10及其区/地带可以由适合于制造半导体器件的任何半导体材料制成。这种材料的示例在没有对其进行限制的情况下包括：诸如硅（Si）或锗（Ge）之类的基本半导体材料，诸如碳化硅（SiC）或硅锗（SiGe）之类的IV族化合物半导体材料，诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷化砷镓铟（InGaAsP）之类的二元、三元或四元III-V半导体材料，以及诸如碲化镉（CdTe）和汞碲化镉（HgCdTe）之类的二元或三元II-VI半导体材料，举几个示例。前面提到的半导体材料也被称为“同质结半导体材料”。当组合两种不同的半导体材料时，形成了异质结半导体材料。异质结半导体材料的示例在没有对其进行限制的情况下包括：氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）以及硅-SiGe异质结半导体材料。对于功率半导体开关应用，当前主要使用Si、SiC、GaAs和GaN材料。

为了易于描述，使用诸如“在......下面”、“在......下方”、“下”、“在......上方”、“上”等等的空间相对术语来解释一个元件相对于第二元件的定位。这些术语意图涵盖除了与在附图中描绘的那些取向不同的取向之外的相应设备的不同取向。另外，诸如“第一”、“第二”等等的术语也被用来描述各种元件、区、区段等，并且也不意图是限制性的。贯穿本描述，相似的术语指代相似的元件。

如本文中使用的，术语“具有”、“含有”、“包含”、“包括”、“展现”等等是开放式术语，其指示所陈述的元件或特征的存在，但是并不排除附加的元件或特征。

考虑到变化和应用的以上范围，应当理解的是，本发明不受前述描述限制，也不受附图限制。代替地，本发明只受所附权利要求及其法律等同方式限制。