阅读说明：本技术 薄膜覆晶封装结构 (Thin film flip chip packaging structure ) 是由 陈崇龙 于 2019-06-13 设计创作，主要内容包括：本发明提供一种薄膜覆晶封装结构,包括可挠性基材、多个引脚、芯片以及多个凸块。可挠性基材具有芯片接合区。这些引脚设置于可挠性基材上并包括多个第一引脚与多个第二引脚。这些第一引脚与这些第二引脚沿着芯片接合区的第一侧边交错排列。芯片位于芯片接合区内。芯片的主动面面向可挠性基材。这些凸块设置于芯片的主动面上并包括邻近主动面的第一边缘的多个第一凸块与多个第二凸块。这些第一凸块接合于这些第一引脚,这些第二凸块接合于这些第二引脚,且接合于这些第一引脚的其一的第一凸块的宽度与相邻的第二引脚的宽度相等。(The invention provides a chip-on-film packaging structure, which comprises a flexible substrate, a plurality of pins, a chip and a plurality of bumps. The flexible substrate is provided with a chip joint area. The leads are arranged on the flexible substrate and comprise a plurality of first leads and a plurality of second leads. The first pins and the second pins are staggered along a first side edge of the chip bonding area. The chip is located within the chip bonding region. The active surface of the chip faces the flexible substrate. The bumps are arranged on the active surface of the chip and comprise a plurality of first bumps and a plurality of second bumps, wherein the first bumps and the second bumps are adjacent to the first edge of the active surface. The first bumps are connected with the first pins, the second bumps are connected with the second pins, and the width of the first bump connected with one of the first pins is equal to that of the adjacent second pin.)

薄膜覆晶封装结构

技术领域

本发明涉及一种封装结构，尤其涉及一种薄膜覆晶封装结构。

背景技术

薄膜覆晶(Chip on Film,COF)封装结构为常见的液晶显示器的驱动芯片的封装型态。随着芯片上的凸块数的增加、引脚数的增加与引脚间距的微缩，凸块与引脚的布局方式日益受限。

就目前的凸块与引脚的尺寸设计而言，凸块的宽度设计为大于引脚的的宽度，以确保凸块与引脚相互接合时能保持足够的接合面积。在微间距(FinePitch)的趋势下，相邻凸块之间的间隔随之缩减，一旦产生机台精度误差或引脚偏移等情况时，相邻凸块之间的既有间距可能难以提供足够的安全空间或缓冲空间，使得凸块搭接相邻引脚的风险大幅提高。

发明内容

本发明提供一种薄膜覆晶封装结构，有助于降低凸块搭接相邻引脚的风险。

本发明的薄膜覆晶封装结构包括可挠性基材、多个引脚、芯片以及多个凸块。可挠性基材具有芯片接合区。芯片接合区具有相对的第一侧边与第二侧边。这些引脚设置于可挠性基材上。这些引脚包括多个第一引脚与多个第二引脚。这些第一引脚与这些第二引脚沿着第一侧边交错排列，且自芯片接合区内经过第一侧边延伸而出。芯片位于芯片接合区内。芯片具有主动面，主动面具有相对的第一边缘与第二边缘，且主动面面向可挠性基材。第一边缘邻近芯片接合区的第一侧边，第二边缘邻近芯片接合区的第二侧边。这些凸块设置于芯片的主动面上。这些凸块包括邻近第一边缘的多个第一凸块与多个第二凸块。这些第一凸块接合于这些第一引脚，这些第二凸块接合于这些第二引脚，且接合于这些第一引脚的其一的第一凸块的宽度与相邻的第二引脚的宽度相等。

在本发明的一实施例中，上述的薄膜覆晶封装结构在平行于第一边缘的方向上，这些第二凸块与这些第一凸块交错排列。这些第二凸块较这些第一凸块靠近芯片的中央，这些第二引脚的端部较这些第一引脚的端部靠近芯片接合区的中央。

在本发明的一实施例中，上述的每一第二凸块的宽度大于对应接合的第二引脚的宽度。

在本发明的一实施例中，上述的与相邻的第二引脚的宽度相等的第一凸块的宽度小于等于对应接合的第一引脚的宽度。

在本发明的一实施例中，上述的与相邻的第二引脚的宽度相等的第一凸块的宽度与对应接合的第一引脚的宽度的比值介于0.8至1。

在本发明的一实施例中，上述的相邻的任二第一引脚之间设有一第二引脚或相邻的任二第二引脚之间设有一第一引脚。

在本发明的一实施例中，上述的相邻的第一凸块的宽度方向与第二引脚的宽度方向平行于芯片的第一边缘。

在本发明的一实施例中，上述的该些引脚包括多个第三引脚。这些第三引脚沿着第二侧边排列，且自芯片接合区内经过第二侧边延伸而出。这些凸块包括邻近第二边缘的多个第三凸块，这些第三凸块接合于这些第三引脚。

在本发明的一实施例中，上述的薄膜覆晶封装结构还包括防焊层。防焊层位于可挠性基材上且局部覆盖这些引脚。防焊层具有开口暴露出芯片接合区。

在本发明的一实施例中，上述的薄膜覆晶封装结构还包括封装胶体。封装胶体至少填充于芯片与可挠性基材之间。

基于上述，本发明的薄膜覆晶封装结构将多个凸块的其中一部分的宽度设计为与其相邻的引脚的宽度相等，在不影响引脚间距的前提下，凸块与相邻的引脚之间的间距得以加大。一旦产生机台精度误差或引脚偏移等情况，由于凸块与相邻的引脚之间保有足够的间距作为安全空间或缓冲空间，因此有助于降低凸块搭接相邻引脚的风险，以提高制造良率及薄膜覆晶封装结构的产品可靠度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是本发明一实施例的薄膜覆晶封装结构的俯视示意图。

图1B是图1A的区域A的放大示意图。

图1C是图1B沿剖线B-B’的剖面示意图。

图1D是本发明一实施例的薄膜覆晶封装结构的局部俯视示意图。

图1E是现有技术的薄膜覆晶封装结构的局部俯视示意图。

图2是本发明另一实施例的薄膜覆晶封装结构的剖面示意图。

【符号说明】

100、100a：薄膜覆晶封装结构

110：可挠性基材

112：芯片接合区

112a：第一侧边

112b：第二侧边

120：引脚

122：第一引脚

122a、124a：端部

122W：第一引脚的宽度

124、1241：第二引脚

124W：第二引脚的宽度

126：第三引脚

130：芯片

130a：主动面

140：凸块

142、1421：第一凸块

142W、W1：第一凸块的宽度

144、1441：第二凸块

144W、W2：第二凸块的宽度

146：第三凸块

150：防焊层

152：开口

160：封装胶体

A：区域

C：中央

D：方向

E1：第一边缘

E2：第二边缘

S1、S2：间隔

具体实施方式

图1A是本发明一实施例的薄膜覆晶封装结构的俯视示意图。图1B是图1A的区域A的放大示意图。图1C是图1B沿剖线B-B’的剖面示意图。为求清楚表示引脚120、芯片130与凸块140之间的连接关系，图1A的芯片130与防焊层150采用透视绘法呈现，并省略示出封装胶体160。

请参考图1A至图1C，在本实施例中，薄膜覆晶封装结构100包括可挠性基材110、多个引脚120、芯片130以及多个凸块140，其中可挠性基材110可以是由聚乙烯对苯二甲酸酯(polyethylene terephthalate,PET)、聚酰亚胺(Polyimide,PI)、聚醚(polyethersulfone,PES)、碳酸脂(polycarbonate,PC)或其他适合的可挠性材料制成。另一方面，可挠性基材110用以承载这些引脚120，其中可挠性基材110具有芯片接合区112，且芯片接合区112具有相对的第一侧边112a与第二侧边112b。

具体而言，这些引脚120设置于可挠性基材110上，且这些引脚120包括多个第一引脚122与多个第二引脚124，其中这些第一引脚122与这些第二引脚124沿着第一侧边112a交错排列，且自芯片接合区112内经过第一侧边112a延伸而出。也就是说，相邻的任二第一引脚122之间设有至少一第二引脚124，或者是相邻的任二第二引脚124之间设有至少一第一引脚122。此外，这些第一引脚122与这些第二引脚124分别具有在芯片接合区112内的一区段与在芯片接合区112外的另一区段。

另一方面，各个第二引脚124在芯片接合区112内的区段的长度较各个第一引脚122在芯片接合区112内的区段的长度为长。也就是说，各个第二引脚124的端部124a较各个第一引脚122的端部122a靠近芯片接合区112的中央C，或者是各个第二引脚124的端部124a较各个第一引脚122的端部122a远离芯片接合区112的第一侧边112a。芯片130位于芯片接合区112内，芯片130具有主动面130a，其中芯片130以其主动面130a朝向可挠性基材110，且通过设置于主动面130a上的这些凸块140接合位于芯片接合区112内的这些引脚120。

进一步来说，芯片130的主动面130a具有相对的第一边缘E1与第二边缘E2，其中第一边缘E1邻近芯片接合区112的第一侧边112a，且第二边缘E2邻近芯片接合区112的第二侧边112b。第一边缘E1与第二边缘E2可以是芯片130的长边，其中这些凸块140包括邻近第一边缘E1的多个第一凸块142与多个第二凸块144，这些第一凸块142接合于这些第一引脚122，且这些第二凸块144接合于这些第二引脚124。更进一步来说，在平行于第一边缘E1的方向D上，这些第二凸块144与这些第一凸块142交错排列，且这些第二凸块144较这些第一凸块142靠近芯片130的中央C。举例来说，在平行于第一边缘E1的方向D上，这些第二凸块144彼此对准，这些第一凸块142彼此对准，且任一第二凸块144错位于任一第一凸块142。

基于上述凸块140与引脚120的布局，薄膜覆晶封装结构100能满足高引脚数、高凸块数以及细间距的设计需求。

在本实施例中，接合于这些第一引脚122的其一的第一凸块142的宽度142W与相邻的第二引脚124的宽度124W相等，且相邻的第一凸块142与第二引脚124的宽度方向可以是平行于芯片130的第一边缘E1。因此，相邻的第一凸块142与第二引脚124之间保有较大的间距，一旦产生机台精度误差或引脚偏移等情况，由于相邻的第一凸块142与第二引脚124之间保有足够的间距作为安全空间或缓冲空间，因此有助于降低第一凸块142搭接相邻第二引脚124的风险，以提高制造良率及薄膜覆晶封装结构100的产品可靠度。

举例来说，第一凸块142的宽度142W与第二引脚124的宽度124W可为8微米(micrometer,μm)，但本发明不限于此。另一方面，每一第二凸块144的宽度144W可以是大于对应接合的第二引脚124的宽度124W，据以提供较佳的接合效果。举例来说，第二凸块144的宽度144W可为13微米至15微米，但本发明不限于此。因这些第二凸块144的宽度144W设计为大于这些第二引脚124的宽度124W，芯片130接合这些引脚120时若产生引脚偏移的情况，第二凸块144与第二引脚124之间仍可保持足够的接合面积，使得凸块与引脚之间维持良好的接合强度，并进一步抑制引脚与凸块抵接时偏移的程度。

在本实施例中，各个第一凸块142的宽度142W与对应接合的第一引脚122的宽度122W可相同。换句话说，各个第一引脚122的宽度122W与相邻的第二引脚124的宽度124W可相同，例如是8微米，但本发明不限于此。

在本实施例中，这些引脚122还可以包括多个第三引脚126，而这些凸块140包括邻近第二边缘E2的多个第三凸块146。这些第三引脚126可以是沿着该第二侧边112b排列，且自芯片接合区112内经过第二侧边112b延伸而出，其中这些第三凸块146接合于这些第三引脚126。另一方面，为保护引脚120、避免引脚120受损或异物污染造成引脚桥接的情况产生，薄膜覆晶封装结构100还可包括防焊层150，其中防焊层150位于可挠性基材110上，且局部覆盖这些引脚120。防焊层150暴露出芯片接合区112，进一步来说，防焊层150具有开口152，且芯片接合区112实质上是由防焊层150的开口152所界定。

此外，为保护凸块140以及引脚120的电性接点，避免湿气及污染侵入，薄膜覆晶封装结构100还可包括封装胶体160，其中封装胶体160至少填充于芯片130与可挠性基材110之间，且能进一步覆盖至防焊层150的开口152的周围以及芯片130的侧表面。

图1D是本发明一实施例的薄膜覆晶封装结构的局部俯视示意图。图1E是现有技术的薄膜覆晶封装结构的局部俯视示意图。特别说明的是，图1D中的虚线引脚用以表示这些第二引脚124产生偏移后的位置，而图1E中的虚线引脚即用以表示这些第二引脚1241产生偏移后的位置。

举例来说，若第一凸块142的宽度142W为8微米，第二凸块144的宽度144W为13微米，且第一凸块142的中心与第二凸块144的中心的距离为16微米，则第一凸块142与第二凸块144之间的间隔S1为5.5微米，如图1D所示。另一方面，若第一凸块1421的宽度W1与第二凸块1441的宽度W2皆为13微米，且第一凸块1421的中心与第二凸块1441的中心的距离为16微米，则第一凸块1421与第二凸块1441之间的间隔S2为3微米，如图1E所示。

接续上述，第一凸块142与第二凸块144之间的间隔S1(例如5.5微米)远大于第一凸块1421与第二凸块1441之间的间隔S2(例如3微米)，若第二引脚1241产生偏移，则第二引脚1241极容易搭接到与其相邻的第一凸块1421。相较于此，因本实施例的第一凸块142与第二凸块144之间的间隔S1较大，即便第二引脚124产生偏移，第二引脚124与相邻的第一凸块142之间仍保有足够的缓冲空间，有助于防止第二引脚124与相邻的第一凸块142搭接。

图2是本发明另一实施例的薄膜覆晶封装结构的剖面示意图。请参考图2，本实施例的薄膜覆晶封装结构100a类似于上述实施例的薄膜覆晶封装结构100，而其差别在于：在薄膜覆晶封装结构100a中，各个第一引脚122的宽度122W大于对应接合的第一凸块142的宽度142W。更具体而言，第一凸块142的宽度142W与对应接合的第一引脚122的宽度122W的比值可以是介于0.8至1，也就是说，第一凸块142的宽度142W例如是8微米时，第一引脚122的宽度122W例如是介于8微米至10微米，但本发明不限于此。因这些第一引脚122的宽度122W设计大于这些第一凸块142的宽度144W，芯片130接合这些引脚120时若产生引脚偏移的情况，第一凸块142与第一引脚122间仍可保持足够的接合面积，使得凸块与引脚之间维持良好的接合强度。

综上所述，本发明薄膜覆晶封装结构将第一凸块的宽度设计为与其相邻的第二引脚的宽度相等，在不影响引脚间距的前提下，第一凸块与相邻的第二引脚之间的间距得以加大。一旦产生机台精度误差或引脚偏移等情况，由于第一凸块与相邻的第二引脚之间保有足够的间距作为安全空间或缓冲空间，因此有助于降低第一凸块搭接相邻第二引脚的风险，以提高制造良率及薄膜覆晶封装结构的产品可靠度。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。