具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件、材料、值、步骤、布置等的特定实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。其他组件、材料、值、步骤、布置等是预期的。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。

根据一些实施例，IC结构包括栅极结构组、第一导电结构、第一组通孔和第二组通孔，以及第一组导电结构。该栅极结构组位于第一层级处。第一导电结构在第一方向上延伸，与栅极结构组重叠并且位于第二层级处。第一组通孔位于栅极结构组和第一导电结构之间。第一组通孔将栅极结构组连接至第一导电结构。第一组导电结构在第二方向上延伸，与第一导电结构重叠并且位于第三层级处。第二组通孔将第一组导电结构连接至第一导电结构，并且位于第一组导电结构和第一导电结构之间。在一些实施例中，IC结构是输入引脚或输出引脚的部分。在一些实施例中，第一导电结构位于第一金属层级(例如，M0)上。在一些实施例中，第一组导电结构位于第二金属层级(例如，M1)上。

在一些实施例中，第一组通孔中的通孔的中心在第一方向X上且在第二方向Y上与第二组通孔中的通孔的中心对准，并且称为堆叠的构造。在一些实施例中，布置成堆叠的构造的通孔具有比其他方法更低的电阻。

图1是根据一些实施例的IC结构的布局设计100的示图。在一些实施例中，布局设计100与具有第一引脚(例如，导电结构布局图案114a、128a)和第二引脚(例如，导电结构布局图案114b、128b)的双输入引脚的布局设计相对应。图1的布局设计100中的元件的其他构造、位置或数量在本发明的范围内。

布局设计100包括在第一方向X上彼此分离的一个或多个栅极布局图案102a、102b、...、102n(统称为“栅极布局图案组104”)。栅极布局图案组104在第二方向Y上延伸，并且位于有源区布局图案(未示出)上方。第二方向Y不同于第一方向X。栅极布局图案组104中的每个布局图案在第一方向X上通过间距P1(未示出)与栅极布局图案组104中相邻的布局图案分离。栅极布局图案组104可用于制造IC结构200的相应栅极组202(如图2A-图2B所示)。栅极布局图案组104位于布局设计100的第一布局层级上。该栅极布局图案组104中的栅极的其他构造或数量在本发明的范围内。

布局设计100还包括位于导轨布局图案组108a、108b之间的第一导电结构布局图案106。第一导电结构布局图案106和导轨布局图案组108a、108b中的每个在第一方向X上延伸并且在第二方向Y上彼此分离。第一导电结构布局图案106可用于制造IC结构200的相应的第一导电结构206(如图2A-图2B所示)。导轨布局图案组108a、108b可用于制造IC结构200的相应的导轨组208a、208b(如图2A-图2B所示)。导轨208a配置为提供第一电源电压VDD，并且导轨208b配置为提供与第一电源电压VDD不同的第二电源电压VSS。在一些实施例中，导轨208a配置为提供第二电源电压VSS，导轨208b配置为提供第一电源电压VDD。

在一些实施例中，第一导电结构布局图案106和导轨布局图案108a之间的距离D1(未示出)与第一导电结构布局图案106和导轨布局图案108b之间的距离D2(未示出)相同。在一些实施例中，第一导电结构布局图案106和导轨布局图案108a之间的距离D1(未示出)不同于第一导电结构布局图案106和导轨布局图案108b之间的距离D2(未示出)。

第一导电结构布局图案106或导轨布局图案组108a、108b位于布局设计100的第二布局层级上。布局设计100的第二布局层级不同于第一布局层级。第一导电结构布局图案106与栅极布局图案组104重叠。在一些实施例中，导轨布局图案108a、108b与栅极布局图案组104重叠。在一些实施例中，第二布局层级是金属零(M0)层。第一导电结构布局图案106位于与导轨布局图案组108a、108b中的一个或多个相同的布局层级上。第一导电结构布局图案106或导轨布局图案108a、108b中的一个或多个位于与栅极布局图案组104不同的布局层级上。第一导电结构布局图案106或导轨布局图案组108a、108b中的导轨的其他构造或数量在本发明的范围内。

布局设计100还包括一个或多个通孔布局图案110a、110b、...、1101(统称为“第一组通孔布局图案112”)。第一组通孔布局图案112可用于制造IC结构200的相应的第一组通孔212a、212b、212c...、212g(如图2A-图2B所示)。第一组通孔布局图案112中的每个通孔布局图案均位于栅极布局图案组104中的相应栅极布局图案上方。第一组通孔布局图案112位于栅极布局图案组104和第一导电结构布局图案106之间。在一些实施例中，第一组通孔布局图案112中的每个通孔布局图案位于第一导电结构布局图案106与栅极布局图案组104中的相应栅极布局图案重叠的位置处。在一些实施例中，第一组通孔布局图案112中的一个或多个通孔布局图案的中心位于栅极布局图案组104的相应栅极布局图案的中心上方。在一些实施例中，第一组通孔布局图案112中的通孔布局图案的中心在第一方向X上与第一组通孔布局图案112中的另一通孔布局图案对准。第一组通孔布局图案112位于布局设计100的第一布局层级和第二布局层级之间的通孔接触(VC)布局层级上。第一组通孔布局图案112的其他构造在本发明的范围内。

布局设计100还包括导电结构布局图案114a和114b(统称为“第一组导电结构布局图案114(未示出)”)。第一组导电结构布局图案114(未示出)中的每个布局图案在第二方向Y上延伸，并且在第一方向X上彼此分离。第一组导电结构布局图案114(未示出)首先与第一导电结构布局图案106重叠。导电结构布局图案114a、114b可用于制造IC结构200的相应导电结构214a、214b(如图2A-图2B所示)。

导电结构布局图案114a定位于栅极布局图案102d和102e之间。导电结构布局图案114b定位于栅极布局图案102j和102k之间。导电结构布局图案114a与栅极布局图案102d和102e不重叠。导电结构布局图案114b与栅极布局图案102j和102k不重叠。在一些实施例中，导电结构布局图案114a至少与栅极布局图案102d或102e重叠。在一些实施例中，导电结构布局图案114b至少与栅极布局图案102j或102k重叠。

在一些实施例中，导电结构布局图案114a和114b均在第二方向Y上具有彼此相同的长度(未标记)。在一些实施例中，导电结构布局图案114a和114b均在第二方向Y上具有彼此不同的长度(未示出)。在一些实施例中，导电结构布局图案114a和114b均在第一方向X上具有彼此相同的宽度(未标记)。在一些实施例中，导电结构布局图案114a和114b均在第一方向X上具有彼此不同的宽度(未示出)。

第一组导电结构布局图案114(未示出)位于布局设计100的第三布局层级上。布局设计100的第三布局层级不同于第一布局层级和第二布局层级。在一些实施例中，第三布局层级是金属一(M1)层。导电结构布局图案114a与导电结构布局图案114b位于相同的布局层级上。第一组导电结构布局图案114的其他构造或数量在本发明的范围内。

布局设计100还包括导电结构布局图案组140。导电结构布局图案组140中的每个布局图案在第二方向Y上延伸，并且在第一方向X上彼此分离。导电结构布局图案组140位于第一组通孔布局图案112和栅极布局图案组104之间。在一些实施例中，导电结构布局图案组140中的每个导电结构布局图案位于第一组通孔布局图案112中的相应通孔布局图案和栅极布局图案组104中的相应栅极布局图案之间。

在多晶硅上金属(MP)布局层级上放置导电结构布局图案组140。导电结构布局图案组140包括一个或多个导电结构布局图案140a、140b、...、140l。导电结构布局图案组140可用于制造IC结构200的相应接触件组204a、204b、...、204g(如图2A-图2B所示)。

导电结构布局图案组140与栅极布局图案组104重叠。在一些实施例中，布局设计100中不包括导电结构布局图案组140。导电结构布局图案140的其他构造或数量在本发明的范围内。

布局设计100还包括一个或多个通孔布局图案118a、118b(统称为“第二组通孔布局图案118”(未示出))。第二组通孔布局图案118可用于制造IC结构200的相应第二组通孔218a和218b(如图2A-图2B所示)。第二组通孔布局图案118(未示出)位于第一组导电结构布局图案114和第一导电结构布局图案106之间。第二组通孔布局图案118(未示出)中的每个通孔布局图案118a、118b位于第一组导电结构布局图案114(未示出)中的相应布局图案114a、114b(第一导电结构布局图案106)上方。在一些实施例中，第二组通孔布局图案118中的每个通孔布局图案118a、118b位于第一组导电结构布局图案114(未示出)的相应布局图案114a、114b与第一导电结构布局图案106重叠的位置处。

在一些实施例中，第二组通孔布局图案118中的一个或多个通孔布局图案118a、118b的中心位于第一组导电结构布局图案114(未示出)中的相应布局图案114a、114b的中心上方。在一些实施例中，第二组通孔布局图案118(未示出)中的通孔布局图案的中心在第一方向X上或在第二方向Y上与第一组导电结构布局图案114(未示出)中的布局图案的中心对准。第二组通孔布局图案118(未示出)位于布局设计100的第二布局层级和第三布局层级之间的布局层级(V0)上。第二组通孔布局图案118(未示出)的其他构造在本发明的范围内。

布局设计100还包括第二导电结构布局图案122。第二导电结构布局图案122在第一方向X上延伸，并且位于导轨布局图案组108a、108b之间。第二导电结构布局图案122可用于制造IC结构200的相应第二导电结构222(如图2A-图2B所示)。在一些实施例中，第二导电结构布局图案122和导轨布局图案108a之间的距离D1'(未示出)与第二导电结构布局图案122和导轨布局图案108b之间的距离D2'(未示出)相同。在一些实施例中，第二导电结构布局图案122和导轨布局图案108a之间的距离D1'(未示出)不同于第二导电结构布局图案122和导轨布局图案108b之间的距离D2'(未示出)。

在一些实施例中，第一导电结构布局图案106和第二导电结构布局图案122中的每个在第一方向X上具有彼此不同的长度(未示出)。在一些实施例中，第一导电结构布局图案106和第二导电结构布局图案122中的每个在第一方向X上具有彼此相同的长度(未示出)。

在一些实施例中，第一导电结构布局图案106和第二导电结构布局图案122中的每个在第二方向Y上具有彼此不同的宽度(未示出)。在一些实施例中，第一导电结构布局图案106和第二导电结构布局图案122中的每个在第二方向Y上具有彼此相同的宽度(未示出)。

第二导电结构布局图案122位于布局设计100的第四布局层级上。布局设计100的第四布局层级不同于第一布局层级、第二布局层级和第三布局层级。在一些实施例中，第四布局层级是金属二(M2)层。第二导电结构布局图案122与栅极布局图案组104重叠并且位于第一组导电结构布局图案116(未示出)中。第二导电结构布局图案122的其他构造或数量在本发明的范围内。

布局设计100还包括一个或多个通孔布局图案124a、124b(统称为“第三组通孔布局图案124”(未示出))。第三组通孔布局图案124可用于制造IC结构200的相应的第三组通孔224a和224b(如图2A-图2B所示)。第三组通孔布局图案124(未示出)位于第一组导电结构布局图案114和第二导电结构布局图案122之间。第三组通孔布局图案124(未示出)中的每个通孔布局图案124a、124b位于第一组导电结构布局图案114(未示出)中的相应布局图案114a、114b上方。在一些实施例中，第三组通孔布局图案124中的每个通孔布局图案124a、124b位于第二导电结构布局图案122与第一组导电结构布局图案114(未示出)中的相应布局图案114a、114b重叠的位置处。

在一些实施例中，第三组通孔布局图案124中的一个或多个通孔布局图案124a、124b的中心位于第一组导电结构布局图案114(未示出)中的相应布局图案114a、114b的中心上方。在一些实施例中，第三组通孔布局图案124中的通孔布局图案124a、124b的中心在第一方向X或第二方向Y上与第二组通孔布局图案118(未示出)中的相应通孔布局图案118a、118b的中心对准。第三组通孔布局图案124(未示出)位于第三布局层级和第四布局层级之间的布局层级(V1)上。第三组通孔布局图案124(未示出)的其他构造在本发明的范围内。

布局设计100还包括导电结构布局图案128a和128b(统称为“第二组导电结构布局图案128”(未示出))。第二组导电结构布局图案128(未示出)中的每个布局图案在第二方向Y上延伸，并且在第一方向X上彼此分离。第二组导电结构布局图案128(未示出)与第二导电结构布局图案122重叠。导电结构布局图案128a、128b可用于制造IC结构200的相应导电结构228a、228b(如图2A-图2B所示)。

导电结构布局图案128a定位于栅极布局图案102d和102e之间。导电结构布局图案128b定位于栅极布局图案102j和102k之间。导电结构布局图案128a与栅极布局图案102d和102e不重叠。导电结构布局图案128b与栅极布局图案102j和102k不重叠。在一些实施例中，导电结构布局图案128a至少与栅极布局图案102d或102e重叠。在一些实施例中，导电结构布局图案128b至少与栅极布局图案102j或102k重叠。

在一些实施例中，导电结构布局图案114a、114b、128a和128b中的至少两个在第二方向Y上具有相同的长度(未示出)。在一些实施例中，导电结构布局图案114a、114b、128a和128b中的至少两个在第二方向Y上具有不同的长度(未示出)。在一些实施例中，导电结构布局图案114a、114b、128a和128b中的至少两个在第一方向X上具有相同的宽度(未示出)。在一些实施例中，导电结构布局图案114a、114b、128a和128b中的至少两个在第一方向X上具有不同的宽度(未示出)。

第二组导电结构布局图案128(未示出)位于布局设计100的第五布局层级上。布局设计100的第五布局层级不同于第一布局层级、第二布局层级、第三布局层级和第四布局层级。在一些实施例中，第五布局层级是金属三(M3)层。导电结构布局图案128a和导电结构布局图案128b位于相同的布局层级上。第二组导电结构布局图案128的其他构造或数量在本发明的范围内。

布局设计100还包括一个或多个通孔布局图案130a、130b(统称为“第四组通孔布局图案130”(未示出))。第四组通孔布局图案130可用于制造IC结构200的相应的第四组通孔230a和230b(如图2A-图2B所示)。第四组通孔布局图案130(未示出)位于第二导电结构布局图案122和第二组导电结构布局图案128之间。

第四组通孔布局图案130(未示出)中的每个通孔布局图案130a、130b位于第二组导电结构布局图案128(未示出)中的相应布局图案128a、128b下面。第四组通孔布局图案130(未示出)中的每个通孔布局图案130a、130b位于第一组导电结构布局图案114(未示出)中的相应布局图案114a、114b上方。在一些实施例中，第四组通孔布局图案130中的每个通孔布局图案130a、130b位于第二组导电结构布局图案128(未示出)中的相应布局图案128a、128b与第二导电结构布局图案122重叠的位置处。

在一些实施例中，通孔布局图案130a的中心在第一方向X上与通孔布局图案130b的中心对准。在一些实施例中，第四组通孔布局图案130中的通孔布局图案130a、130b的中心在第一方向X或第二方向Y上与第二组通孔布局图案118(未示出)中的相应通孔布局图案118a、118b的中心或与第三组通孔布局图案124(未示出)中的相应通孔布局图案124a、124b的中心对准。第四组通孔布局图案130(未示出)位于布局设计100的第四布局层级和第五布局层级之间的布局层级(V2)上。第四组通孔布局图案130(未示出)的其他构造在本发明的范围内。

在一些实施例中，通孔布局图案组118、124或130中的一个或多个通孔布局图案的中心在第一方向X和第二方向Y上与通孔布局图案组118、124或130中的另一布局图案的中心对准。在一些实施例中，由于每个通孔的中心在第一方向X和第二方向Y上与另一层上的通孔布局图案组118、124、130中的至少另一通孔布局图案的中心对准，所以通孔布局图案组118、124、130称为堆叠的通孔构造。在一些实施例中，与其他方法相比，通过使用堆叠的通孔构造，降低了使用布局设计100制造的IC结构(例如，IC结构200)的电阻。

在一些实施例中，通过至少利用导电结构布局图案106、114a、114b、122、128a或128b和通孔布局图案112、118a、118b、124a、124b、130a、130b，产生配置为双输入引脚的金属网状结构(例如，集成电路200)。在一些实施例中，M0层的第一导电结构布局图案106占据一条M0布线轨道，并且M2层的第二导电结构布局图案122占据一条M2布线轨道。

在一些实施例中，通过利用布局设计100，增加了通孔布局图案(例如，通孔布局图案组112、118、124和130)的数量，导致在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个连接，从而产生比其他方法更低的电阻。在一些实施例中，第二组通孔布局图案118、第三组通孔布局图案124和第四组通孔布局图案130以堆叠的通孔构造对准，产生较低的电阻。在一些实施例中，第二组通孔布局图案118、第三组通孔布局图案124和第四组通孔布局图案130中的每个具有2个正方形的通孔布局图案。

在一些实施例中，M1层的第一组导电结构布局图案114和M3层的第二组导电结构布局图案128对准，产生比其他方法更低的电阻。在一些实施例中，M1层的第一组导电结构布局图案114和M3层的第二组导电结构布局图案128使用两条或多条一个宽度(1W，onewidth)M1或两条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，随着第二组通孔布局图案118、第三组通孔布局图案124和第四组通孔布局图案130的每个中的通孔布局图案的数量增加，以及第一组导电结构布局图案114和第二组导电结构布局图案128中的导电结构布局图案的数量增加，在布局设计100中提供多个输入引脚，导致在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计100具有比其他方法更好的速度性能。

在一些实施例中，随着第二组通孔布局图案118、第三组通孔布局图案124和第四组通孔布局图案130的每个中的通孔布局图案的数量增加，进一步降低相应的布局设计的电阻。在一些实施例中，图1、图3-图11、图13-图19或图23A-图23D或图25A-图27D中的布局设计100或300-1100、1300-1900或2300A-2300D或2500A-2700D中的一个或多个至少具有与其他方法相同的直流(DC)电迁移(EM)性能、均方根(RMS)EM性能或峰EM性能。在一些实施例中，与其他方法相比，图1、图3-图11、图13-图19或图23A-图23D或图25A-图27D中的布局设计100或300-1100、1300-1900或2300A-2300D或2500A-2700D中的一个或多个导致定时(timing)改进了87.5％。图1、图3-图11、图13-图19或图23A-图23D或图25A-图27D中的布局设计100或300-1100、1300-1900或2300A-2300D或2500A-2700D中的一个或多个构建在单元边界内并且与其他方法相比，不会导致相应的布局设计的区域增加。

在一些实施例中，布局设计100是IC结构的标准单元101。标准单元101或标准单元1101(图11所示)在第一方向X上具有宽度(未示出)，并且在第二方向Y上具有高度H1。在一些实施例中，标准单元101或标准单元1101(图11)是逻辑门单元。在一些实施例中，逻辑门单元包括AND(与)、OR(或)、NAND(与非)、NOR(或非)、XOR(异或)、INV(反相)、与-或-反相(AOI)、或-与-反相(OAI)、多路复用器、触发器、BUFF、锁存器、延迟、时钟单元等。在一些实施例中，标准单元是存储器单元。在一些实施例中，存储器单元包括静态随机存取存储器(SRAM)、动态RAM(DRAM)、电阻RAM(RRAM)、磁阻RAM(MRAM)、只读存储器(ROM)等。在一些实施例中，标准单元包括一个或多个有源元件或无源元件。有源元件的实例包括，但不限于，晶体管和二极管。晶体管的实例包括，但不限于，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)等、FinFET、具有凸起的源极/漏极的平面MOS晶体管等。无源元件的实例包括，但不限于，电容器、电感器、熔丝、电阻器等。标准单元101或标准单元1101(如图11所示)包括未示出的其他部件以便于说明。

图2A和图2B是根据一些实施例的IC结构200的示图。图2A是根据一些实施例的对应于与平面A-A'相交的布局设计100的IC结构200的截面图，以及图2B是根据一些实施例的对应于与平面B-B'相交的布局设计100的IC结构200的截面图。通过布局设计100制造IC结构200。

包括对准、长度和宽度的结构关系以及IC结构200的构造类似于图1的布局设计100的结构关系和构造，并且为了简明，将在图2A-图2B中未对其进行描述。

IC结构200包括位于IC结构200的第一层级上的栅极组202。栅极组202中的每个栅极在第一方向X上彼此分离，并且在第二方向Y上延伸。在一些实施例中，该栅极组202中的一个或多个栅极是一个或多个晶体管器件(未示出)的部分。

栅极的其他数量或栅极组202的其他构造在本发明的范围内。

IC结构200还包括在第一方向X上延伸并且与栅极组202重叠的第一导电结构206。

IC结构200还包括在第一方向X上延伸并且与栅极组202重叠的导轨组208a、208b。第一导电结构206位于导轨组208a、208b之间。第一导电结构206和导轨组208a、208b位于IC结构200的第二层级上。第一导电结构206或导轨组208a、208b中的一个或多个位于IC结构200的第二层级(M0)上。IC结构200的第二层级位于IC结构200的第一层级之上。栅极的其他数量或第一导电结构206或导轨组208a、208b的其他构造在本发明的范围内。

在一些实施例中，导轨组208a、208b配置为向IC结构200提供第一电源电压VDD或第二电源电压VSS。在一些实施例中，导轨组208a、208b电连接至第一导电结构206(未示出)。

IC结构200还包括一个或多个接触件204a、204b、204c、204d、204e、204f、204g(统称为“接触件组204”)。接触件组204中的每个接触件位于栅极组202中的相应栅极上方。接触件组204中的每个接触件电连接至栅极组202中的相应栅极。在一些实施例中，IC结构200不包括接触件组204。接触件组204中的一个或多个接触件位于IC结构200的多晶硅上金属(MP)层级上。IC结构200的MP层级位于IC结构200的第一层级之上。在一些实施例中，接触件组204不包括在IC结构200中，并且第一组通孔212连接至栅极组202。接触件的其他数量或接触件组204的其他构造在本发明的范围内。

IC结构200还包括位于栅极结构组202和第一导电结构206之间的一个或多个通孔212a、212b、...、212g(统称为“第一组通孔212”)。第一组通孔212中的每个通孔位于栅极组202中的相应栅极上方。第一组通孔212中的每个通孔位于第一导电结构206与栅极组202中的每个栅极重叠的位置处。第一组通孔212将栅极组202电连接至第一导电结构206。通孔组212中的每个通孔电连接至栅极组202中的相应栅极。

通孔组212中的一个或多个通孔位于IC结构200的通孔接触件(VC层)层级上。IC结构200的VC层级位于IC结构200的第一层级之上。通孔的其他数量或第一组通孔212的其他构造在本发明的范围内。

IC结构200还包括在第二方向Y上延伸并与第一导电结构206重叠的第一组导电结构214。第一组导电结构包括导电结构214a和214b。第一组导电结构中的每个导电结构214a、214b在第一方向X上彼此分离，并且定位于栅极组202中的一对栅极之间。例如，导电结构214a定位于栅极202b和202c之间。类似地，导电结构214b定位于栅极202e和202f之间。

第一组导电结构214a、214b中的一个或多个导电结构位于IC结构200的第三层级(M1)上。IC结构200的第三层级位于IC结构200的第一层级和第二层级之上。导电结构的其他数量或第一组导电结构214a、214b的其他构造在本发明的范围内。

IC结构200还包括位于第一组导电结构214a、214b和第一导电结构206之间的第二组通孔218a和218b。第二组通孔218a、218b中的每个通孔位于第一组导电结构214a、214b中的相应导电结构下面。第二组通孔218a、218b中的每个通孔位于第一组导电结构214a、214b与第一导电结构206重叠的位置处。第二组通孔218a、218b将第一组导电结构214a、214b电连接至第一导电结构206。

第一组导电结构214a、214b通过通孔组218a、218b中的至少一个或多个通孔电连接至栅极组202中的一个或多个栅极。第二组通孔218a、218b中的一个或多个通孔位于IC结构200的V0层级上。IC结构200的V0层级位于IC结构200的第二层级和第三层级之上。通孔的其他数量或第二组通孔218a、218b的其他构造在本发明的范围内。

IC结构200还包括在第一方向X上延伸并与第一组导电结构214a、214b重叠的第二导电结构222。第二导电结构222位于导轨组208a、208b之间。在一些实施例中，第二导电结构222覆盖第一导电结构206。在一些实施例中，第二导电结构222的一侧至少在第一方向X或第二方向Y上与第一导电结构206的一侧对准。

第二导电结构222位于IC结构200的第四层级(M2)上。IC结构200的第四层级位于IC结构200的第一层级、第二层级和第三层级之上。导电结构222的其他数量或构造在本发明的范围内。

IC结构200还包括位于第二导电结构222和第一组导电结构214a、214b之间的第三组通孔224a和224b。第三组通孔224a、224b中的每个通孔位于第一组导电结构214a、214b中的相应导电结构之上。

第三组通孔224a、224b中的每个通孔位于第二导电结构222与第一组导电结构214a、214b重叠的位置处。第三组通孔224a、224b将第二导电结构222电连接至第一组导电结构214a、214b。第三组通孔224a、224b中的一个或多个通孔位于IC结构200的V1层级上。IC结构200的V1层级位于IC结构200的第一层级、第二层级和第三层级之上。通孔的其他数量或第三组通孔224a、224b的其他构造在本发明的范围内。

IC结构200还包括在第二方向Y上延伸的第二组导电结构228，并且与第二导电结构222和第一导电结构206重叠。第二组导电结构包括导电结构228a和228b。

第二组导电结构中的每个导电结构228a、228b在第一方向X上彼此分离，并且定位于栅极组202的一对栅极之间。例如，导电结构228a定位于栅极202b和202c之间。类似地，导电结构228b定位于栅极202e和202f之间。

在一些实施例中，第二组导电结构228中的导电结构228a、228b覆盖第一组导电结构214中的相应导电结构214a、214b。在一些实施例中，第二组导电结构228中的导电结构228a、228b的一侧在至少第一方向X或第二方向Y上与第一组导电结构214中的相应导电结构214a、214b对准。

在一些实施例中，导电结构214a、214b、228a和228b中的至少两个在第二方向Y上具有相同的长度(未示出)。在一些实施例中，导电结构214a、214b、228a和228b中的至少两个在第二方向Y上具有不同的长度(未示出)。在一些实施例中，导电结构214a、214b、228a和228b中的至少两个在第一方向X上具有相同的宽度(未示出)。在一些实施例中，导电结构214a、214b、228a和228b中的至少两个在第一方向X上具有不同的宽度(未示出)。

第二组导电结构228a、228b中的一个或多个导电结构位于IC结构200的第五层级(M3)上。IC结构200的第五层级位于IC结构200的第一层级、第二层级、第三层级和第四层级之上。导电结构的其他数量或第二组导电结构228a、228b的其他构造在本发明的范围内。

IC结构200还包括位于第二组导电结构228a、228b和第二导电结构222之间的第四组通孔230a和230b。第四组通孔230a、230b中的每个通孔位于第二组导电结构228a、228b的相应导电结构下面。第四组通孔230a、230b中的每个通孔位于第二组导电结构228a、228b与第二导电结构222重叠的位置处。第四组通孔230a、230b将第二组导电结构228a、228b电连接至第二导电结构222。

第四组通孔230a、230b中的一个或多个通孔位于IC结构200的V2层级上。IC结构200的V2层级位于IC结构200的第一层级、第二层级、第三层级和第四层级之上。通孔的其他数量或第四组通孔230a、230b的其他构造在本发明的范围内。

M0通过VC与栅极组202分离。在一些实施例中，M0通过VC和MP与栅极组202分离。在一些实施例中，一个或多个金属层(未示出)分离栅极组202、VC、MP或M0。M1通过V0与M0分离。在一些实施例中，一个或多个金属层(未示出)分离M0和M1。M2通过V1与M1分离。在一些实施例中，一个或多个金属层(未示出)分离M1和M2。M3通过V2与M2分离。在一些实施例中，一个或多个金属层(未示出)分离M2和M3。在一些实施例中，IC结构200、1200的位于M0或M3中的每个导电结构在相同的方向上延伸。在一些实施例中，IC结构200、1200的位于M1或M2中的每个导电结构在相同的方向上延伸。通孔层或金属层的其他构造在本发明的范围内。

在一些实施例中，第一导电结构206、第一组通孔212、第一组导电结构214、第二组通孔218、第二导电结构222、第三组通孔224、第二组导电结构228和第四组通孔230中的一个或多个称为输入引脚。在一些实施例中，输入引脚电连接至一个或多个晶体管器件(未示出)的输入侧。在一些实施例中，栅极组202中的一个或多个栅极对应于一个或多个晶体管器件(未示出)的输入侧。在一些实施例中，输入引脚还称为金属网状结构。在一些实施例中，输入引脚配置为向栅极组202提供第一电源电压VDD或第二电源电压VSS。在一些实施例中，由于第一组导电结构214或第二组导电结构228具有两个导电结构(例如，导电结构214a、214b或导电结构228a、228b)，所述IC结构200的输入引脚称为双输入引脚。在一些实施例中，IC结构200中的元件的位置可调整为位于其他位置，并且IC结构200中的元件的数量可调整为其他数量。图2A和图2B的IC结构200中的元件的其他构造、位置或数量在本发明的范围内。

在一些实施例中，通孔组218、224或230中的一个或多个通孔的中心在第一方向X和第二方向Y上与通孔组218、224或230中的通孔的中心对准。在一些实施例中，与其他方法相比，通过使用堆叠的通孔构造，降低了使用布局设计100制造的IC结构(例如，IC结构200)的电阻。

在一些实施例中，通过至少利用导电结构206、214a、214b、222、228a或228b以及通孔218a、218b、224a、224b、230a、230b，产生配置为双输入引脚的金属网状结构(例如，集成电路200)。在一些实施例中，M0层的第一导电结构206占据一条M0布线轨道，以及M2层的第二导电结构222占据一条M2布线轨道。

在一些实施例中，通过利用集成电路200，通孔(例如，通孔212a、...、212g、218a、218b、224a、224b、230a和230b)的数量增加，产生比其他方法更低的电阻。在一些实施例中，通孔218a、224a、230a和通孔218b、224b和230b在单独堆叠的通孔构造中对准，产生比其他方法更低的电阻。在一些实施例中，通孔218a、224a、230a和通孔218b、224b和230b中的每个是正方形的通孔。

在一些实施例中，M1层的导电结构214a、214b和M3层的相应导电结构228a、228b对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构214a、214b使用两条或多条1W M1布线轨道，并且M3层的导电结构228a、228b使用两条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，随着通孔218a、218b、224a、224b、230a和230b的数量增加以及导电结构214a、214b、222、228a和228b的数量增加，在集成电路200中提供更多的输入引脚，导致在下面的和上面的导电结构(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应的电流路径的距离减小，导致集成电路200具有比其他方法更好的速度性能。

在一些实施例中，随着通孔218a、218b、224a、224b、230a和230b的数量增加，进一步降低相应的集成电路的电阻。在一些实施例中，图2A和图2B、图12A和图12B或图24的集成电路200、1200或2400中的一个或多个至少具有与其他方法相同的DC EM性能、RMS EM性能或峰值EM性能。在一些实施例中，与其他方法相比，图2A和图2B、图12A和图12B或图24的集成电路200、1200或2400中的一个或多个导致定时改进了87.5％。

图3是根据一些实施例的IC结构的布局设计300的示图。与图1、图3-图10(如下所示)、图11-图19(如下所示)以及图20A-图30(如下所示)中的组件相同或类似的组件具有相同的参考标号，并且因此省略其详细描述。

布局设计300是图1的布局设计100的变型。在一些实施例中，布局设计300对应于具有第一引脚(例如，导电结构布局图案314a、328a)和第二引脚(例如，导电结构布局图案314b、328b)的双输入引脚的布局设计。在一些实施例中，布局设计300示出双输入引脚的元件位置可调整为位于其他位置，以及双输入引脚的元件数量可调整为其他数量。图3的布局设计300中的元件的其他构造、位置或数量在本发明的范围内。

与图1的布局设计100相比，布局设计300的导电结构布局图案314a、328a、314b、328b替换相应的导电结构布局图案114a、128a、114b和128b。与图1的布局设计100相比，布局设计300的通孔布局图案318a、324a、330a、318b、324b和330b替换相应的通孔布局图案118a、124a、130a、118b、124b和130b。

导电结构布局图案314a、328a、314b、328b类似于相应的导电结构布局图案114a、128a、114b和128b，并且因此省略了对这些布局图案的类似的详细描述。通孔布局图案318a、324a、330a、318b、324b和330b类似于相应的通孔布局图案118a、124a、130a、118b、124b和130b，并且因此省略了对这些布局图案的类似的详细描述。

导电结构布局图案314a和328a以及通孔布局图案318a、324a和330a定位于栅极布局图案102e和102f之间。导电结构布局图案314b和328b以及通孔布局图案318b、324b和330b定位于栅极布局图案102i和102j之间。图3-图10的通孔布局图案或导电结构布局图案的其他构造在本发明的范围内。

在一些实施例中，通过利用布局设计300，产生配置为双输入引脚的金属网状结构。在一些实施例中，通过利用布局设计300，通孔布局图案(例如，通孔布局图案318a、318b、324a、324b、330a和330b)的数量增加，导致在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个连接，从而产生比其他方法更低的电阻。在一些实施例中，通孔布局图案318a、324a和330a以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案318b、324b和330b以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案318a、318b、324a、324b、330a和330b中的一个或多个是正方形的通孔布局图案。在一些实施例中，M1层的导电结构布局图案314a、314b和M3层的相应导电结构布局图案328a、328b对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案314a、314b均使用1W M1布线轨道，并且M3层的导电结构布局图案328a、328b均使用一条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，随着通孔布局图案318a、318b、324a、324b、330a和330b的数量增加以及导电结构布局图案314a、314b、328a、328b的数量增加，在布局设计300中提供了更多输入引脚，导致在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生更多电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计300具有比其他方法更好的速度性能。

图4是根据一些实施例的IC结构的布局设计400的示图。

布局设计400是图1的布局设计100的变型。在一些实施例中，布局设计400对应于具有第一引脚(例如，导电结构布局图案414a、428a)、第二引脚(例如，导电结构布局图案414b、428b)和第三引脚(例如，导电结构布局图案414c、428c)的三输入引脚的布局设计。在一些实施例中，布局设计400示出三输入引脚的元件位置可调整为位于其他位置，以及三输入引脚的元件数量可调整为其他数量。图4的布局设计400中的元件的其他构造、位置或数量在本发明的范围内。

与图1的布局设计100相比，布局设计400的导电结构布局图案414a、428a、414b、428b替换相应的导电结构布局图案114a、128a、114b和128b。与图1的布局设计100相比，布局设计400的通孔布局图案418a、424a、430a、418b、424b和430b替换相应的通孔布局图案118a、124a、130a、118b、124b和130b。与图1的布局设计100相比，图4的布局设计400还包括导电结构布局图案414c和428c，以及通孔布局图案418c、424c和430c。

导电结构布局图案414a、428a、414b、428b类似于相应的导电结构布局图案114a、128a、114b和128b，并且因此省略了对这些布局图案的类似的详细描述。通孔布局图案418a、424a、430a、418b、424b和430b类似于相应的通孔布局图案118a、124a、130a、118b、124b和130b，并且因此省略了对这些布局图案的类似的详细描述。导电结构布局图案414c、428c类似于相应的导电结构布局图案114a、128a，并且因此省略了对这些布局图案的类似的详细描述。通孔布局图案418c、424c和430c类似于相应的通孔布局图案118a、124a和130a，并且因此省略了对这些布局图案的类似的详细描述。

导电结构布局图案414a和428a以及通孔布局图案418a、424a和430a定位于栅极布局图案102c和102d之间。导电结构布局图案414b和428b以及通孔布局图案418b、424b和430b定位于栅极布局图案102k和1021之间。导电结构布局图案414c和428c以及通孔布局图案418c、424c和430c定位于栅极布局图案102g和102h之间。

在一些实施例中，通过利用布局设计400，产生配置为三输入引脚的金属网状结构。在一些实施例中，通过利用布局设计400，通孔布局图案(例如，通孔布局图案418a、418b、418c、424a、424b、424c、430a、430b和430c)的数量增加，在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个连接，从而产生比其他方法更低的电阻。在一些实施例中，通孔布局图案418a、424a和430a以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案418b、424b和430b以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案418c、424c和430c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案418a、418b、418c、424a、424b、424c、430a、430b和430c中的一个或多个通孔布局图案是正方形的通孔布局图案。在一些实施例中，M1层的导电结构布局图案414a、414b、414c与M3层的相应的导电结构布局图案428a、428b、428c对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案414a、414b、414c均使用1W M1布线轨道，并且M3层的导电结构布局图案428a、428b、428c均使用一条M3布线轨道，从而产生比其他方法更低的电阻。在一些实施例中，随着通孔布局图案418a、418b、418c、424a、424b、424c、430a、430b和430c的数量增加以及导电结构布局图案414a、414b、414c、428a、428b、428c的数量增加，在布局设计400中提供更多个输入引脚，从而在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生更多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计400具有比其他方法更好的速度性能。

图5是根据一些实施例的IC结构的布局设计500的示图。

布局设计500是图3的布局设计300和图4的布局设计400的变型。在一些实施例中，布局设计500对应于具有第一引脚(例如，导电结构布局图案414a、428a)、第二引脚(例如，导电结构布局图案414b、428b)、第三引脚(例如，导电结构布局图案414c、428c)、第四引脚(例如，导电结构布局图案314a、328a)和第五引脚(例如，导电结构布局图案314b、328b)的五输入引脚的布局设计。在一些实施例中，布局设计500示出五输入引脚的元件位置可调整为位于其他位置，以及五输入引脚的元件数量可调整为其他数量。图5的布局设计500中的元件的其他构造、位置或数量在本发明的范围内。

布局设计500结合布局设计300和布局设计400。例如，布局设计500包括五条M1导电结构布局图案(例如，导电结构布局图案314a、314b、414a、414b和414c)、五条M3导电结构布局图案(例如，导电结构布局图案328a、328b、428a、428b和428c)、五个V0通孔布局图案(例如，通孔布局图案318a、318b、418a、418b和418c)、五个V1通孔布局图案(例如，通孔布局图案324a、324b、424a、424b和424c)和五个V2通孔布局图案(例如，通孔布局图案330a、330b、430a、430b和430c)。

在一些实施例中，通过利用布局设计500，产生配置为五输入引脚的金属网状结构。在一些实施例中，通过利用布局设计500，通孔布局图案(例如，通孔布局图案318a、318b、418a、418b、418c、324a、324b、424a、424b、424c、330a、330b、430a、430b和430c)的数量增加，在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生更多个连接，从而产生比其他方法更低的电阻。在一些实施例中，通孔布局图案318a、324a和330a以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案318b、324b和330b以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案418a、424a和430a以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案418b、424b和430b以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案418c、424c和430c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案314a、314b、414a、414b、414c与M3层的相应导电结构布局图案328a、328b、428a、428b、428c对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案314a、314b、414a、414b、414c均使用1W M1布线轨道，并且M3层的导电结构布局图案328a、328b、428a、428b、428c均使用一条M3布线轨道，从而产生比其他方法更低的电阻。在一些实施例中，通孔布局图案318a、318b、418a、418b、418c、324a、324b、424a、424b、424c、330a、330b、430a、430b和430c中的一个或多个是正方形的通孔布局图案。在一些实施例中，随着通孔布局图案318a、318b、418a、418b、418c、324a、324b、424a、424b、424c、330a、330b、430a、430b和430c的数量增加以及导电结构布局图案314a、314b、414a、414b、414c、328a、328b、428a、428b、428c的数量增加，在布局设计500中提供了更多个输入引脚，从而在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生更多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计500具有比其他方法更好的速度性能。

图6是根据一些实施例的IC结构的布局设计600的示图。

布局设计600是图5的布局设计500的变型。在一些实施例中，布局设计600对应于具有第一引脚(例如，导电结构布局图案414a、428a)、第二引脚(例如，导电结构布局图案414b、428b)、第三引脚(例如，导电结构布局图案314b、328b)和第四引脚(例如，导电结构布局图案614a、628a)的四输入引脚的布局设计。在一些实施例中，布局设计600示出四输入引脚的元件位置可调整为位于其他位置，以及四输入引脚的元件数量可调整为其他数量。图6的布局设计600中的元件的其他构造、位置或数量在本发明的范围内。

与图5的布局设计500相比，图6的布局设计600不包括导电结构布局图案414c和428c，以及通孔布局图案418c、424c和430c。

与图5的布局设计500相比，布局设计600的导电结构布局图案614a和628a替换相应的导电结构布局图案314a和328a，并且布局设计600的通孔布局图案618a、624a和630a替换相应的通孔布局图案318a、324a和330a。

导电结构布局图案614a和628a，以及通孔布局图案618a、624a和630a位于栅极布局图案102f和102g之间。导电结构布局图案614a、628a类似于相应的导电结构布局图案314a、328a，并且因此省略了对这些布局图案的类似的详细描述。通孔布局图案618a、624a和630a类似于相应的通孔布局图案318a、324a和330a，并且因此省略了对这些布局图案的类似的详细描述。

在一些实施例中，布局设计600包括四条M1导电结构布局图案(例如，导电结构布局图案314b、414a、414b和614a)、四条M3导电结构布局图案(例如，导电结构布局图案328b、428a、428b和628a)、四个V0通孔布局图案(例如，通孔布局图案318b、418a、418b和618a)、四个V1通孔布局图案(例如，通孔布局图案324b、424a、424b和624a)，以及四个V2通孔布局图案(例如，通孔布局图案330b、430a、430b和630a)。

在一些实施例中，通过利用布局设计600，产生配置为四输入引脚的金属网状结构。在一些实施例中，通过利用布局设计600，通孔布局图案(例如，通孔布局图案318b、324b、330b、418a、418b、424a、424b、430a、430b、618a、624a和630a)的数量增加，在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生更多个连接，从而产生比其他方法更低的电阻。在一些实施例中，通孔布局图案318b、324b和330b以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案418a、424a和430a以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案418b、424b和430b以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案618a、624a和630a以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案314b、414a、414b、614a与M3层的相应导电结构布局图案328b、428a、428b、628a对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案314b、414a、414b、614a均使用1W M1布线轨道，并且M3层的导电结构布局图案328b、428a、428b、628a均使用一条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案318b、324b、330b、418a、418b、424a、424b、430a、430b、618a、624a和630a中的一个或多个通孔布局图案是正方形的通孔布局图案。在一些实施例中，随着通孔布局图案318b、324b、330b、418a、418b、424a、424b、430a、430b、618a、624a、630a的数量增加以及导电结构布局图案314b、414a、414b、614a、328b、428a、428b、628a的数量增加，在布局设计600中提供了更多个输入引脚，从而在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计600具有比其他方法更好的速度性能。

图7是根据一些实施例的IC结构的布局设计700的示图。

布局设计700是图5的布局设计500的变型。在一些实施例中，布局设计700对应于具有第一引脚(例如，导电结构布局图案714a、728a)、第二引脚(例如，导电结构布局图案714b、728b)和第三引脚(例如，导电结构布局图案714c、728c)的双倍高度、三输入引脚的布局设计。在一些实施例中，布局设计700示出三输入引脚的元件位置可调整为位于其他位置，以及三输入引脚的元件数量可调整为其他数量。图7的布局设计700中的元件的其他构造、位置或数量在本发明的范围内。

布局设计700示出从栅极布局图案102d延伸至栅极布局图案102k的布局设计500的部分的放大图。

布局设计700的高度H2是布局设计100和300-600中的一个或多个的高度H1的两倍。

与图5的布局设计500相比，布局设计700包括第一部分704a和第二部分704b。第一部分704a是第二部分704b相对于第一线702的镜像。在一些实施例中，第一部分704a不是第二部分704b相对于第一线702的镜像。布局设计700相对于第一线702是对称的。

第一部分704a包括如图5的布局图案500所述的布局图案，并且因此省略了对这些布局图案的类似的详细描述。

第二部分704b包括第三导电结构布局图案706、导轨布局图案708a、第四导电结构布局图案722，以及通孔布局图案718a、724a、730a、718b、724b、730b、718c、724c和730c。

与图5的布局设计500相比，布局设计700的导电结构布局图案714a、728a、714b、728b、714c和728c替换相应的导电结构布局图案314a、328a、314b、328b、414c和428c。导电结构布局图案714a、728a、714b、728b、714c和728c类似于相应的导电结构布局图案314a、328a、314b、328b、414c和428c，并且因此省略了对这些布局图案的类似的详细描述。

导电结构布局图案714a、728a、714b、728b、714c和728c在第二方向Y上延伸以与第一线702相交，进入布局设计700的第二部分704b。

第二部分704b中的布局图案类似于第一部分704a中的相应布局图案，并且因此省略了对这些布局图案的类似的详细描述。

通孔布局图案718a、724a和730a类似于通孔布局图案318a、324a和330a，并且因此省略对这些布局图案的类似的详细描述。

通孔布局图案718b、724b和730b类似于通孔布局图案318b、324b和330b，并且因此省略了对这些布局图案的类似的详细描述。

通孔布局图案718c、724c和730c类似于通孔布局图案418a、424a和430a，并且因此省略了对这些布局图案的类似的详细描述。

第三导电结构布局图案706类似于第一导电结构布局图案106，并且因此省略了对这些布局图案的类似的详细描述。

第四导电结构布局图案722类似于第二导电结构布局图案122，并且因此省略了对这些布局图案的类似的详细描述。

导轨布局图案708a类似于导轨布局图案108a，并且因此省略对这些布局图案的类似的详细描述。

在一些实施例中，布局设计700包括三条M1导电结构布局图案(例如，导电结构布局图案714a、714b和714c)、三条M3导电结构布局图案(例如，导电结构布局图案728a、728b和728c)、六个V0通孔布局图案(例如，通孔布局图案318a、318b、418c、718a、718b和718c)、六个V1通孔布局图案(例如，通孔布局图案324a、324b、424c、724a、724b和724c)、以及六个V2通孔布局图案(例如，通孔布局图案330a、330b、430c、730a、730b和730c)。在一些实施例中，布局设计700包括两条M2导电结构布局图案(例如，导电结构布局图案122和722)和两条M0导电结构布局图案(例如，导电结构布局图案106和706)。

在一些实施例中，通过利用布局设计700，产生配置为双倍高度、三输入引脚的金属网状结构。在一些实施例中，通过利用布局设计700、通孔布局图案(例如，通孔布局图案318a、318b、324a、324b、330a、330b、418c、424c、430c、718a、718b、718c、724a、724b、724c、730a、730b和730c)的数量增加，在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生更多个连接，从而产生比其他方法更低的电阻。在一些实施例中，通孔布局图案318a、324a和330a以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案318b、324b和330b以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案418c、424c和430c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案718a、724a和730a以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案718b、724b和730b以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案718c、724c和730c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案714a、714b、714c与M3层的相应导电结构布局图案728a、728b、728c对准，产生比其他方法更低的电阻。

在一些实施例中，M1层的导电结构布局图案714a、714b、714c均使用1W M1布线轨道，并且M3层的导电结构布局图案728a、728b、728c均使用一条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案318a、318b、324a、324b、330a、330b、418c、424c、430c、718a、718b、718c、724a、724b、724c、730a、730b和730c中的一个或多个通孔布局图案是正方形的通孔布局图案。在一些实施例中，随着通孔布局图案318a、318b、324a、324b、330a、330b、418c、424c、430c、718a、718b、718c、724a、724b、724c、730a、730b、730c的数量增加以及导电结构布局图案714a、714b、714c、728a、728b、728c的数量增加，在布局设计700中提供了更多个输入引脚，从而在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计700具有比其他方法更好的速度性能。

图8是根据一些实施例的IC结构的布局设计800的示图。

布局设计800是图7的布局设计700的变型。在一些实施例中，布局设计800对应于具有第一引脚(例如，导电结构布局图案714a、728a)和第二引脚(例如，导电结构布局图案714c、728c)的双倍高度、双输入引脚的布局设计。在一些实施例中，布局设计800示出双输入引脚的元件位置可调整为位于其他位置，以及双输入引脚的元件数量可调整为其他数量。图8的布局设计800中的元件的其他构造、位置或数量在本发明的范围内。

与图7的布局设计700相比，图8的布局设计800不包括导电结构布局图案714b和728b，以及通孔布局图案718b、724b、730b、318b、324b和330b。

布局设计800示出从栅极布局图案102c延伸至栅极布局图案102j的布局设计500的部分的放大图。与图7的布局设计700相比，图8的布局设计800在第一方向X上移动一个多晶硅(poly)间距(P1)，并且因此从栅极布局图案102c延伸至栅极布局图案102j。

在一些实施例中，通过利用布局设计800，产生配置为双倍高度、双输入引脚的金属网状结构。在一些实施例中，通过利用布局设计800，通孔布局图案(例如，通孔布局图案318a、324a、330a、418c、424c、430c、718a、718c、724a、724c、730a和730c)的数量增加，在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生更多个连接，从而产生比其他方法更低的电阻。在一些实施例中，通孔布局图案318a、324a和330a以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案418c、424c和430c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案718a、724a和730a以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案718c、724c和730c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案714a、714c和M3层的相应导电结构布局图案728a、728c对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案714a、714c均使用1W M1布线轨道，并且M3层的导电结构布局图案728a、728c均使用一条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案318a、324a、330a、418c、424c、430c、718a、718c、724a、724c、730a和730c中的一个或多个是正方形的通孔布局图案。在一些实施例中，随着通孔布局图案318a、324a、330a、418c、424c、430c、718a、718c、724a、724c、730a、730c的数量增加以及导电结构布局图案714a、714c、728a、728c的数量增加，在布局设计800中提供多多个输入引脚，从而在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计800具有比其他方法更好的速度性能。

图9是根据一些实施例的IC结构的布局设计900的示图。

布局设计900是图7的布局设计700的变型。在一些实施例中，布局设计900对应于具有第一引脚(例如，导电结构布局图案914c、928c)的三倍高度、单输入引脚的布局设计。在一些实施例中，布局设计900示出单输入引脚的元件位置可调整为位于其他位置，以及单输入引脚的元件数量可调整为其他数量。图9的布局设计900中的元件的其他构造、位置或数量在本发明的范围内。

布局设计900示出从栅极布局图案102e延伸至栅极布局图案102j的布局设计700的放大部分。

布局设计900的高度H3是布局设计100和300-600中的一个或多个的高度H1的三倍。

与图7的布局设计700相比，布局设计900还包括第三部分904c。第三部分904c是第二部分704b相对于第二线902的镜像。在一些实施例中，第三部分904c不是第二部分704b相对于第二线902的镜像。

第三部分904c包括第五导电结构布局图案906、导轨布局图案908b、第六导电结构布局图案922以及通孔布局图案918c、924c和930c。

与图7的布局设计700相比，布局设计900不包括导电结构布局图案714a、728a、714b、728b和通孔布局图案718a、724a、730a、718b、724b和730b。

与图7的布局设计700相比，布局设计900的导电结构布局图案914c和928c替换相应的导电结构布局图案714c和728c。导电结构布局图案914c和928c类似于相应的导电结构布局图案714c和728c，并且因此省略了对这些布局图案的类似的详细描述。导电结构布局图案914c和928c在第二方向Y上延伸以与第一线702和第二线902相交，进入布局设计900的第三部分904c。

第三部分904c中的布局图案类似于第一部分704a或第二部分704b中的相应布局图案，并且因此省略了对这些布局图案的类似的详细描述。

通孔布局图案918c、924c和930c类似于通孔布局图案318a、324a和330a或通孔布局图案718c、724c和730c，并且因此省略了对这些布局图案的类似的详细描述。

第五导电结构布局图案906类似于第一导电结构布局图案106或第三导电结构布局图案706，并且因此省略了对这些布局图案的类似的详细描述。

第六导电结构布局图案922类似于第二导电结构布局图案122或第四导电结构布局图案722，并且因此省略了对这些布局图案的类似的详细描述。

导轨布局图案908b类似于导轨布局图案108b，并且因此省略对这些布局图案的类似的详细描述。

在一些实施例中，通过利用布局设计900，产生配置为三倍高度、单输入引脚的金属网状结构。在一些实施例中，通过利用布局设计900，通孔布局图案(例如，通孔布局图案418c、424c、430c、718c、724c、730c、918c、924c和930c)的数量增加，产生比其他方法的更低的电阻。在一些实施例中，通孔布局图案418c、424c和430c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案718c、724c和730c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案918c、924c和930c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案914c和M3层的相应导电结构布局图案928c对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案914c均使用1W M1布线轨道，并且M3层的导电结构布局图案928c均使用一条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案418c、424c、430c、718c、724c、730c、918c、924c和930c中的一个或多个是正方形的通孔布局图案。在一些实施例中，随着通孔布局图案418c、424c、430c、718c、724c、730c、918c、924c、930c的数量增加以及导电结构布局图案914a、914c的数量增加，在布局设计900中提供更多个输入引脚，从而在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计900具有比其他方法更好的速度性能。

图10是根据一些实施例的IC结构的布局设计1000的示图。

布局设计1000是图8的布局设计800和图9的布局设计900的变型。在一些实施例中，布局设计1000对应于具有第一引脚(例如，导电结构布局图案1014b、1028b)和第二引脚(例如，导电结构布局图案1014c、1028c)的三倍高度、双输入引脚的布局设计。在一些实施例中，布局设计1000示出三倍高度、双输入引脚的元件位置可调整为位于其他位置，以及三倍高度、双输入引脚的元件数量可调整为其他数量。图10的布局设计1000中的元件的其他构造、位置或数量在本发明的范围内。

布局设计1000结合了布局设计800和布局设计900的元件。例如，布局设计1000包括高度H3类似于布局设计900的布局设计800的一些元件。布局设计1000的高度H3是布局设计100和300-600中的一个或多个的高度H1的三倍。

布局设计1000示出从栅极布局图案102d延伸至栅极布局图案102i的布局设计900的放大部分。

与图8的布局设计800相比，布局设计1000的导电结构布局图案1014c、1028c、1014b和1028b替换相应的导电结构布局图案714a、728a、714c和728c。导电结构布局图案1014c、1028c、1014b和1028b类似于相应的导电结构布局图案714a、728a、714c和728c，并且因此省略了对这些布局图案的类似的详细描述。导电结构布局图案1014c、1028c、1014b和1028b在第二方向Y上延伸以与第一线702和第二线902相交进入布局设计1000的第三部分904c。

类似于布局设计900，布局设计1000还包括第三部分904c。

布局设计1000的第三部分904c包括第五导电结构布局图案906、导轨布局图案908b、第六导电结构布局图案922、以及通孔布局图案1018b、1024b、1030b、1018c、1024c和1030c。

通孔布局图案1018b、1024b和1030b类似于通孔布局图案318a、324a和330a或通孔布局图案718a、724a和730a，并且因此省略对这些布局图案的类似的详细描述。通孔布局图案1018c、1024c和1030c类似于通孔布局图案418c、424c和430c或通孔布局图案718c、724c和730c，并且因此省略了对这些布局图案的类似的详细描述。

在一些实施例中，通过利用布局设计1000，产生配置为三倍高度、双输入引脚的金属网状结构。在一些实施例中，通过利用布局设计1000，通孔布局图案(例如，通孔布局图案418c、424c、430c、718c、724c、730c、918c、924c、930c、1018b、1024b、1030b、1018c、1024c和1030c)的数量增加，产生比其他方法的更低的电阻。在一些实施例中，通孔布局图案418c、424c和430c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案718c、724c和730c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案918c、924c和930c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1018b、1024b和1030b以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1018c、1024c和1030c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1014b、1014c和M3层的相应导电结构布局图案1028b、1028c对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1014b、1014c均使用1W M1布线轨道，并且M3层的导电结构布局图案1028b、1028c均使用一条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案418c、424c、430c、718c、724c、730c、918c、924c、930c、1018b、1024b、1030b、1018c、1024c和1030c中的一个或多个通孔布局图案是正方形的通孔布局图案。在一些实施例中，随着通孔布局图案418c、424c、430c、718c、724c、730c、918c、924c、930c、1018b、1024b、1030b、1018c、1024c、1030c的数量增加以及导电结构布局图案1014c、1028c、1014b和1028b的数量增加，在布局设计1000中提供多个输入引脚，从而在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生更多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计1000具有比其他方法更好的速度性能。

图11是根据一些实施例的IC结构的布局设计1100的示图。

在一些实施例中，布局设计1100对应于具有第一引脚(例如，导电结构布局图案1114a、1128a)和第二引脚(例如，导电结构布局图案1114b、1128b)的双输出引脚的布局设计。图11的布局设计1100中的元件的其他构造、位置或数量在本发明的范围内。

布局设计1100包括其他部件，为了便于说明而未示出。例如，栅极布局图案组104位于第一布局层级(例如，多晶硅poly)上。

布局设计1100在第一方向X上具有宽度(未示出)，并且在第二方向Y具有高度H1。布局设计1100是标准单元1101。在一些实施例中，标准单元1101是逻辑门单元。

布局设计1100包括位于导轨布局图案组108a、108b之间的导电结构布局图案1106a和导电结构布局图案1106b。导电结构布局图案1106a、1106b(统称为“导电结构布局图案组1106”(未示出))在第一方向X上延伸，并且位于第二布局层级(例如，M0)处。导电结构布局图案组1106中的每个导电结构布局图案1106a、1106b在第二方向Y上彼此分离。导电结构布局图案1106a、1106b可用于制造IC结构1200的相应导电结构1206a、1206b(如图12A-图12B所示)。导电结构布局图案1106a、1106b或导轨布局图案组108a、108b中的一个或多个布局图案与导电结构布局图案1106a、1106b或导轨布局图案组108a、108b中的一个或多个其他布局图案位于相同的布局层级上。

导电结构布局图案1106a通过距离D3(未示出)与导电结构布局图案1106b分离。导电结构布局图案1106a通过距离D4(未示出)与导轨布局图案108a分离。导电结构布局图案1106b通过距离D5(未示出)与导轨布局图案108b分离。

导电结构布局图案1106a、1106b或导轨布局图案组108a、108b中的导轨的其他构造或数量在本发明的范围内。

布局设计1100还包括在第二方向Y上延伸并与导电结构布局图案组1106重叠的导电结构布局图案1114a、1114b(统称为“导电结构布局图案组1114”(未示出))。导电结构布局图案1114a、1114b可用于制造IC结构1200的相应导电结构1214a、1214b(如图12A-图12B所示)。导电结构布局图案组1114位于第三布局层级(M1)处。导电结构布局图案组1114中的每个导电结构布局图案1114a、1114b在第一方向X上彼此分离。导电结构布局图案1114a通过距离D6(未示出)与导电结构布局图案1114b分离。导电结构布局图案1114a、1114b的其他构造或数量在本发明的范围内。

布局设计1100还包括通孔布局图案1118a、1118b、1118c、1118d(统称为“通孔布局图案组1118”(未示出))。通孔布局图案1118a、1118b、1118c、1118d可用于制造IC结构1200的相应通孔结构1218a、1218b、1218c、1218d(如图12A-图12B所示)。通孔布局图案组1118位于导电结构布局图案组1114和导电结构布局图案组1106之间。通孔布局图案组1118中的通孔布局图案1118a、1118b位于导电结构布局图案组1106中的布局图案1106a上方。通孔布局图案组1118中的通孔布局图案1118c、1118d位于导电结构布局图案组1106中的布局图案1106b上方。在一些实施例中，通孔布局图案组1118中的每个通孔布局图案1118a、1118b、1118c、1118d位于导电结构布局图案组1114中的每个导电结构布局图案1114a、1114b与导电结构布局图案组1106中的每个导电结构布局图案1106a、1106b重叠的位置处。

在一些实施例中，通孔布局图案组1118中的一个或多个通孔布局图案1118a、1118b的中心位于导电结构布局图案组1106中的布局图案1106a的中心上方。在一些实施例中，通孔布局图案组1118中的一个或多个通孔布局图案1118c、1118d的中心位于导电结构布局图案组1106中的布局图案1106b的中心上方。在一些实施例中，通孔布局图案组1118中的通孔布局图案的中心在第一方向X上或在第二方向Y上与导电结构布局图案组1106中的布局图案的中心对准。通孔布局图案组1118位于布局设计1100的第二布局层级和第三布局层级之间的V0布局层级上。通孔布局图案组1118的其他构造在本发明的范围内。

布局设计1100还包括位于导轨布局图案组108a、108b之间的导电结构布局图案1122a、1122b。导电结构布局图案1122a、1122b(统称为“导电结构布局图案组1122(未示出))在第一方向X上延伸，并且位于第四布局层级(例如，M2)处。导电结构布局图案组1122中的每个导电结构布局图案1122a、1122b在第二方向Y上彼此分离。导电结构布局图案1122a、1122b可用于制造IC结构1200的相应导电结构1222a、1222b(如图12A-图12B所示)。导电结构布局图案组1122与导电结构布局图案组1114重叠。在一些实施例中，导电结构布局图案组1122中的导电结构1122a、1122b至少覆盖导电结构布局图案组1106的相应导电结构1106a、1106b的部分。在一些实施例中，导电结构布局图案组1122的导电结构1122a、1122b的一侧至少在第一方向X上或第二方向Y上与导电结构布局图案组1106的相应导电结构布局图案1106a、1106b的相应侧对准。

导电结构布局图案1122a通过距离D3’(未示出)与导电结构布局图案1122b分离。导电结构布局图案1122a通过距离D4’(未示出)与导轨布局图案108a分离。导电结构布局图案1122b通过距离D5’(未示出)与导轨布局图案108b分离。

在一些实施例中，导电结构布局图案组1106、1122中的一个或多个布局图案在第一方向X上具有与导电结构布局图案组1106、1122中的另一布局图案不同的长度(未示出)。在一些实施例中，导电结构布局图案组1106、1122中的一个或多个布局图案在第一方向X上具有与导电结构布局图案组1106、1122中的另一布局图案相同的长度(未示出)。

在一些实施例中，导电结构布局图案组1106、1122中的一个或多个布局图案在第二方向Y上具有与导电结构布局图案组1106、1122中的另一布局图案不同的宽度(未示出)。在一些实施例中，导电结构布局图案组1106、1122中的一个或多个布局图案在第二方向Y上具有与导电结构布局图案组1106、1122中的另一布局图案相同的宽度(未示出)。

导电结构布局图案1122a、1122b的其他构造或数量在本发明的范围内。

布局设计1100还包括通孔布局图案1124a、1124b、1124c、1124d(统称为“通孔布局图案组1124”(未示出))。通孔布局图案1124a、1124b、1124c、1124d可用于制造IC结构1200的相应通孔结构1224a、1224b、1224c、1224d(如图12A-图12B所示)。通孔布局图案组1124位于导电结构布局图案组1122和导电结构布局图案组1114之间。通孔布局图案组1124位于导电结构布局图案组1114上方。在一些实施例中，通孔布局图案组1124中的每个通孔布局图案1124a、1124b、1124c、1124d位于导电结构布局图案组1122中的每个导电结构布局图案1122a、1122b与导电结构布局图案组1114中的每个导电结构布局图案1114a、1114b重叠的位置处。

在一些实施例中，通孔布局图案组1124中的一个或多个通孔布局图案1124a、1124c的中心位于导电结构布局图案组1114中的布局图案1114a的中心上方。在一些实施例中，通孔布局图案组1124中的一个或多个通孔布局图案1124b、1124d的中心位于导电结构布局图案组1114的布局图案1114b的中心上方。在一些实施例中，通孔布局图案组1124中的通孔布局图案的中心在第一方向X上或在第二方向Y上与导电结构布局图案组1114中的布局图案的中心对准。通孔布局图案组1124位于布局设计1100的第三布局层级和第四布局层级之间的V1布局层级上。通孔布局图案组1124的其他构造在本发明的范围内。

布局设计1100还包括在第二方向Y上延伸并且位于第五布局层级(例如，M3)上的导电结构布局图案1128a、1128b(统称为“导电结构布局图案组1128”(未示出))。导电结构布局图案组1128中的每个导电结构布局图案1128a、1128b在第一方向X上彼此分离。导电结构布局图案1128a、1128b可用于制造IC结构1200的相应导电结构1228a、1228b(如图12A-图12B所示)。导电结构布局图案组1128与导电结构布局图案组1106和1122重叠。在一些实施例中，导电结构布局图案组1128中的导电结构布局图案1128a、1128b至少覆盖导电结构布局图案组1114中的相应导电结构布局图案1114a、1114b的部分。在一些实施例中，导电结构布局图案组1128中的导电结构布局图案1128a、1128b的一侧至少在第一方向X或第二方向Y上与导电结构布局图案组1114中的相应导电结构布局图案1114a、1114b的相应侧对准。

导电结构布局图案1128a通过距离D6’(未示出)与导电结构布局图案1128b分离。

在一些实施例中，导电结构布局图案组1114、1128中的一个或多个布局图案在第一方向X上具有与导电结构布局图案组1114、1128中的另一布局图案不同的长度(未示出)。在一些实施例中，导电结构布局图案组1114、1128中的一个或多个布局图案在第一方向X上具有与导电结构布局图案组1114、1128中的另一布局图案相同的长度(未示出)。

在一些实施例中，导电结构布局图案组1114、1128中的一个或多个布局图案在第二方向Y上具有与导电结构布局图案组1114、1128中的另一布局图案不同的宽度(未示出)。在一些实施例中，导电结构布局图案组1114、1128中的一个或多个布局图案在第二方向Y上具有与导电结构布局图案组1114、1128中的另一布局图案相同的宽度(未示出)。

导电结构布局图案1128a、1128b的其他构造或数量在本发明的范围内。

布局设计1100还包括通孔布局图案1130a、1130b、1130c、1130d(统称为“通孔布局图案组1130”(未示出))。通孔布局图案1130a、1130b、1130c、1130d可用于制造IC结构1200的相应通孔结构1230a、1230b、1230c、1230d(如图12A-图12B所示)。通孔布局图案组1130位于导电结构布局图案组1128和导电结构布局图案组1122之间。通孔布局图案组1130中的通孔布局图案1130a、1130b位于导电结构布局图案组1122中的布局图案1122a上方。通孔布局图案组1130的通孔布局图案1130c、1130d位于导电结构布局图案组1122中的布局图案1122b上方。在一些实施例中，通孔布局图案组1130中的每个通孔布局图案1130a、1130b、1130c、1130d位于导电结构布局图案组1128中的每个导电结构布局图案1128a、1128b与导电结构布局图案组1122中的每个导电结构布局图案1122a、1122b重叠的位置处。

在一些实施例中，通孔布局图案组1130中的一个或多个通孔布局图案1130a、1130b的中心位于导电结构布局图案组1106中的布局图案1106a的中心或者导电结构布局图案组1122中的布局图案1122a的中心上方。在一些实施例中，通孔布局图案组1130中的一个或多个通孔布局图案1130c、1130d的中心位于导电结构布局图案组1106中的布局图案1106b的中心或者导电结构布局图案组1122中的布局图案1122b的中心上方。在一些实施例中，通孔布局图案组1130中的通孔布局图案的中心在第一方向X上或在第二方向Y上与导电结构布局图案组1106或1122中的布局图案的中心对准。通孔布局图案组1130位于布局设计1100的第四布局层级和第五布局层级之间的V2布局层级上。通孔布局图案组1130的其他构造在本发明的范围内。

在一些实施例中，通孔布局图案组1118、1124、1130中的至少一个通孔布局图案的中心在第一方向X或第二方向Y上与通孔布局图案组1118、1124、1130中的至少另一通孔布局图案的中心对准。在一些实施例中，由于每个通孔的中心在第一方向X和第二方向Y上与另一层上的通孔布局图案组1118、1124、1130中的至少另一通孔布局图案的中心对准，所以通孔布局图案组1118、1124、1130称为堆叠的通孔构造。在一些实施例中，与其他方法相比，通过使用堆叠的通孔构造，降低了电阻。

在一些实施例中，由于布局设计1100占据2条M2布线轨道(例如，导电结构布局图案1122a和1122b)，因此，与其他方法相比提供到达上部金属层(例如，金属3、金属4等)的更多布线资源。在一些实施例中，通过至少利用导电结构布局图案1106a、1106b、1114a、1114b、1122a、1122b、1128a或1128b以及通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d，产生配置为双输出引脚的金属网状结构(例如，集成电路1200)。在一些实施例中，M0层的导电结构布局图案组1106占据两条M0布线轨道，并且M2层的导电结构布局图案组1122占据两条M2布线轨道。

在一些实施例中，通过利用布局设计1100，增加了通孔布局图案(例如，通孔布局图案组1118、1124和1130)的数量，在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生更多个连接，从而产生比其他方法更低的电阻。在一些实施例中，通孔布局图案组1118、通孔布局图案组1124和通孔布局图案组1130以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案组1118、通孔布局图案组1124和通孔布局图案组1130中的每个布局图案具有4个正方形的通孔布局图案。

在一些实施例中，M1层的导电结构布局图案组1114和M3层的导电结构布局图案组1128对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案组1114和M3层的导电结构布局图案组1128使用两条或多条1W M1或两条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，随着通孔布局图案组1118、通孔布局图案组1124和通孔布局图案组1130的每个中的通孔布局图案的数量增加，以及导电结构布局图案组1114和导电结构布局图案组1128中的导电结构布局图案的数量增加，在布局设计1100中提供多个输出引脚，从而导致在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，从而导致布局设计1100具有比其他方法更好的速度性能。

图12A和图12B是根据一些实施例的IC结构1200的示图。图12A是根据一些实施例的对应于与平面A-A'相交的布局设计1100的IC结构1200的截面图，以及图12B是根据一些实施例的对应于与平面B-B'相交的布局设计1100的IC结构1200的截面图。由布局设计1100制造IC结构1200。

包括对准、长度和宽度的结构关系以及IC结构1200的构造类似于图11的布局设计1100的结构关系和构造，并且为了简明，将不在图12A-图12B中描述。

IC结构1200包括未示出的其他部件以便于说明。例如，位于IC结构200的第一层级上与集成电路204类似的栅极组。

IC结构1200包括在第一方向X上延伸并在第二方向Y上彼此分离的导电结构1206a、1206b(统称为“导电结构组1206”(未示出))。

IC结构1200还包括在第一方向X上延伸的导轨组1208a、1208b。导电结构组1206位于导轨组1208a、1208b之间。导电结构组1206和导轨组1208a、1208b位于IC结构1200的第二层级上。导电结构1206a、1206b或导轨组1208a、1208b中的一个或多个位于IC结构1200的第二层级(M0)上。IC结构1200的第二层级位于IC结构1200的第一层级之上。导电结构1206a、1206b或导轨组1208a、1208b的其他数量在本发明的范围内。

在一些实施例中，导轨组1208a、1208b配置为向IC结构1200提供第一电源电压VDD或第二电源电压VSS。在一些实施例中，导轨组1208a、1208b电连接至导电结构1206a、1206b(未示出)。

在一些实施例中，导电结构组1206电连接至晶体管器件(未示出)的一个或多个漏极或源极。

IC结构1200还包括在第二方向Y上延伸并与导电结构组1206重叠的导电结构组1214。导电结构组包括导电结构1214a和1214b。导电结构组中的每个导电结构1214a、1214b在第一方向X上彼此分离。

导电结构1214a、1214b位于IC结构1200的第三层级(M1)上。IC结构1200的第三层级位于IC结构1200的第一层级和第二层级之上。导电结构1214a、1214b的其他数量或构造在本发明的范围内。

IC结构1200还包括位于导电结构1214a、1214b和导电结构1206a、1206b之间的通孔组1218。通孔组1218包括通孔1218a、1218b、1218c、1218d中的一个或多个。通孔组1218中的每个通孔1218a、1218b、1218c、1218d位于导电结构组1214中的导电结构1214a、1214b下面。

通孔组1218中的每个通孔1218a、1218b、1218c、1218d位于导电结构组1214与导电结构组1206重叠的位置处。通孔组1218将导电结构组1214电连接至导电结构组1206。通孔组1218中的一个或多个通孔1218a、1218b、1218c、1218d位于IC结构1200的V0层级上。IC结构1200的V0层级位于IC结构1200的第一层级和第二层级之上。通孔的其他数量或通孔组1218的其他构造在本发明的范围内。

IC结构1200还包括在第一方向X上延伸并且与导电结构组1214重叠的导电结构1222a、1222b(统称为“导电结构组1222”(未示出))。导电结构组1222中的每个导电结构1222a、1222b在第二方向Y上彼此分离。

导电结构组1222位于导轨组1208a、1208b之间。在一些实施例中，导电结构组1222中的导电结构1222a、1222b至少覆盖导电结构组1206中的相应导电结构1206a、1206b的部分。在一些实施例中，导电结构组1222中的导电结构1222a、1222b的一侧至少在第一方向X或第二方向Y上与导电结构组1206中的相应导电结构1206a、1206b的一侧对准，导电结构组1222位于IC结构1200的第四层级(M2)上。IC结构1200的第四层级位于IC结构1200的第一层级、第二层级和第三层级之上。导电结构组1222的其他数量或构造在本发明的范围内。

IC结构1200还包括位于导电结构组1222和导电结构组1214之间的通孔组1224。通孔组1224包括通孔1224a、1224b、1224c、1224d中的一个或多个。

通孔组1224中的通孔1224a、1224c位于导电结构组1214中的导电结构1214a之上。通孔组1224中的通孔1224b、1224d位于导电结构组1214中的导电结构1214b之上。通孔组1224中的每个通孔1224a、1224b、1224c、1224d位于导电结构组1222与导电结构组1214重叠的位置处。通孔组1224将导电结构组1222电连接至导电结构组1214。通孔组1224中的一个或多个通孔1224a、1224b、1224c、1224d位于IC结构1200的V1层级上。IC结构1200的V1层级位于IC结构1200的第一层级、第二层级和第三层级之上。通孔的其他数量或通孔组1224的其他构造在本发明的范围内。

IC结构1200还包括在第二方向Y上延伸的导电结构组1228，并且与导电结构组1222和导电结构组1206重叠。导电结构组1228包括导电结构1228a和1228b。导电结构组1228中的每个导电结构1228a、1228b在第一方向X上彼此分离。

导电结构组1228位于导轨组1208a、1208b之间。在一些实施例中，导电结构组1228中的导电结构1228a、1228b至少覆盖导电结构组1214中的相应导电结构1214a、1214b中的部分。在一些实施例中，导电结构组1228中的导电结构1228a、1228b的至少一侧至少在第一方向X或第二方向Y上与导电结构组1214中的相应导电结构1214a、1214b的一侧对准，导电结构组1228位于IC结构1200的第五层级(M3)上。IC结构1200的第五层级位于IC结构1200的第一层级、第二层级、第三层级和第四层级之上。

在一些实施例中，导电结构1214a、1214b、1228a和1228b中的至少两个在第二方向Y上具有相同的长度(未示出)。在一些实施例中，导电结构1214a、1214b、1228a和1228b中的至少两个在第二方向Y上具有不同的长度(未示出)。在一些实施例中，导电结构1214a、1214b、1228a和1228b中的至少两个在第一方向Y上具有相同的宽度(未示出)。在一些实施例中，导电结构1214a、1214b、1228a和1228b中的至少两个在第一方向X上具有不同的宽度(未示出)。

导电结构的其他数量和导电结构组1228的其他构造在本发明的范围内。

IC结构1200还包括位于导电结构组1228和导电结构组1222之间的通孔组1230。通孔组1230包括通孔1230a、1230b、1230c、1230d中的一个或多个。

通孔组1230中的通孔1230a、1230b位于导电结构组1222中的导电结构1222a之上。通孔组1230中的通孔1230c、1230d位于导电结构组1222中的导电结构1222b之上。通孔组1230中的每个通孔1230a、1230b、1230c、1230d位于导电结构组1228与导电结构组1222重叠的位置处。通孔组1230将导电结构组1228电连接至导电结构组1222。通孔组1230中的一个或多个通孔1230a、1230b、1230c、1230d位于IC结构1200的V2层级上。IC结构1200的V2层级位于IC结构1200的第一层级、第二层级、第三层级和第四层级之上。通孔的其他数量或通孔组1230的其他构造在本发明的范围内。

在一些实施例中，导电结构组1206、通孔组1218、导电结构组1214、通孔组1224、导电结构组1222、通孔组1230以及导电结构组1228中的一个或多个称为输出引脚。在一些实施例中，输出引脚电连接至一个或多个晶体管器件(未示出)的输出侧(例如，漏极或源极)。在一些实施例中，输出引脚还称为金属网状结构。在一些实施例中，IC结构1200的输出引脚称为双输出引脚，因为导电结构组1214或导电结构组1228具有两个导电结构(例如，导电结构1214a、1214b或导电结构1228a、1228b)。在一些实施例中，IC结构1200中的元件的位置可调整为位于其他位置，并且IC结构1200中的元件的数量可调整为其他数量。图12A和图12B的IC结构1200中的元件的其他构造、位置或数量在本发明的范围内。

在一些实施例中，通孔组1218、1224、1230称为堆叠的通孔构造，因为每个通孔的中心在第一方向X或第二方向Y上与另一层上的通孔组1218、1224、1230中的至少另一通孔的中心对准。在一些实施例中，由于堆叠的通孔构造，IC结构1200具有比其他方法更低的电阻。在一些实施例中，随着通孔1218a、1218b、1224a、1224b、1230a和1230b的数量增加以及导电结构1214a、1214b、1222a、1222b、1228a和1228b的数量增加，在集成电路1200中提供多个输出引脚，从而在下面的和上面的导电结构(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致集成电路1200具有比其他方法更好的速度性能。

图13是根据一些实施例的IC结构的布局设计1300的示图。与图1、图3-图10、图11-图19(如下所示)以及图20A-图30(如下所示)中的组件相同或类似的组件具有相同的参考标号，并且因此省略其详细描述。图11和图13-图19的通孔布局图案或导电结构布局图案的其他构造在本发明的范围内。

布局设计1300是图11的布局设计1100的变型。在一些实施例中，布局设计1300对应于具有第一引脚(例如，导电结构布局图案1114a、1128a)、第二引脚(例如，导电结构布局图案1114b、1128b)和第三引脚(例如，导电结构布局图案1314c、1328c)的三输出引脚的布局设计。在一些实施例中，布局设计1300示出三输出引脚的元件位置可调整为位于其他位置，以及三输出引脚的元件数量可调整为其他数量。图13的布局设计1300中的元件的其他构造、位置或数量在本发明的范围内。

与图11的布局设计1100相比，布局设计1300还包括位于导电结构布局图案1114a和1114b之间的导电结构布局图案1314c，以及导电结构布局图案1128a和1128b之间的导电结构布局图案1328c。导电结构布局图案1314c、1328c类似于相应的导电结构布局图案1114a、1128a，并且因此省略了对这些布局图案的类似的详细描述。

与图11的布局设计1100相比，布局设计1300还包括与相应的通孔布局图案1118a、1124a、1130a、1118c、1124c和1130c类似的布局图案1318e、1324e、1330e、1318f、1324f和1330f，因此省略了对这些布局图案的类似的详细描述。

通孔布局图案1318e、1324e和1330e中的每个定位于相应的通孔布局图案1118a、1124a、1130a和相应的通孔布局图案1118b、1124b和1130b之间。通孔布局图案1318f、1324f和1330f中的每个位于相应的通孔布局图案1118c、1124c、1130c和相应的通孔布局图案1118d、1124d和1130d之间。

在一些实施例中，通过利用布局设计1300，产生配置为三输出引脚的金属网状结构。在一些实施例中，通过利用布局设计1300，通孔布局图案(例如，通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e和1330f)的数量增加，导致在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个连接，从而产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118a、1124a和1130a以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118b、1124b和1130b以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118c、1124c和1130c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118d、1124d和1130d以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1318e、1324e和1330e以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1318f、1324f和1330f以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1114a、1114b、1314c与M3层的相应导电结构布局图案1128a、1128b、1328c对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1114a、1114b、1314c均使用1W M1布线轨道，并且M3层的导电结构布局图案1128a、1128b、1328c均使用一条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e和1330f中的一个或多个是正方形的通孔布局图案。在一些实施例中，随着通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e和1330f的数量增加以及导电结构布局图案1114a、1114b、1314c、1128a、1128b、1328c的数量增加，在布局设计1300中提供多个输出引脚，从而在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计1300具有比其他方法更好的速度性能。

图14是根据一些实施例的IC结构的布局设计1400的示图。

布局设计1400是图13的布局设计1300的变型。在一些实施例中，布局设计1400对应于具有第一引脚(例如，导电结构布局图案1114a、1128a)、第二引脚(例如，导电结构布局图案1114b、1128b)、第三引脚(例如，导电结构布局图案1314c、1328c)和第四引脚(例如，导电结构布局图案1414d、1428d)的四输出引脚的布局设计。在一些实施例中，布局设计1400示出四输出引脚的元件位置可调整为位于其他位置，以及四输出引脚的元件数量可调整为其他数量。图14的布局设计1400中的元件的其他构造、位置或数量在本发明的范围内。

与图13的布局设计1300相比，布局设计1400还包括位于导电结构布局图案1314c和1114b之间的导电结构布局图案1414d，以及导电结构布局图案1328c和1128b之间的导电结构布局图案1428d。导电结构布局图案1414d、1428d类似于相应的导电结构布局图案1114a、1128a，并且因此省略了对这些布局图案的类似的详细描述。

与图13的布局设计1300相比，布局设计1400还包括与相应的通孔布局图案1118a、1124a、1130a、1118c、1124c和1130c类似的通孔布局图案1418g、1424g、1430g、1418h、1424h和1430h，并且因此省略了对这些布局图案的类似的详细描述。

通孔布局图案1418g、1424g和1430g中的每个定位于相应的通孔布局图案1318e、1324e和1330e与相应的通孔布局图案1118b、1124b和1130b之间。通孔布局图案1418h、1424h和1430h中的每个定位于相应的通孔布局图案1318f、1324f和1330f与相应的通孔布局图案1118d、1124d和1130d之间。

在一些实施例中，通过利用布局设计1400，产生配置为四输出引脚的金属网状结构。在一些实施例中，通过利用布局设计1400，通孔布局图案(例如，通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g和1430h)的数量增加，导致在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个连接，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118a、1124a和1130a以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118b、1124b和1130b以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118c、1124c和1130c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118d、1124d和1130d以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1318e、1324e和1330e以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1318f、1324f和1330f以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1418g、1424g和1430g以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1418h、1424h和1430h以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1114a、1114b、1314c、1414d与M3层的相应导电结构布局图案1128a、1128b、1328c、1428d对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1114a、1114b、1314c、1414d均使用1W M1布线轨道，并且M3层的导电结构布局图案1128a、1128b、1328c、1428d均使用一条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g和1430h中的一个或多个通孔布局图案是正方形的通孔布局图案。在一些实施例中，随着通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g和1430h的数量增加以及导电结构布局图案1114a、1114b、1314c、1414d、1128a、1128b、1328c、1428d的数量增加，在布局设计1400中提供更多个输出引脚，从而在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计1400具有比其他方法更好的速度性能。

图15是根据一些实施例的IC结构的布局设计1400的示图。

布局设计1500是图14的布局设计1400的变型。在一些实施例中，布局设计1500对应于具有第一引脚(例如，导电结构布局图案1114a、1128a)、第二引脚(例如，导电结构布局图案1114b、1128b)、第三引脚(例如，导电结构布局图案1314c、1328c)、第四引脚(例如，导电结构布局图案1414d、1428d)和第五引脚(例如，导电结构布局图案1514e、1528e)的五输出引脚的布局设计。在一些实施例中，布局设计1500示出五输出引脚的元件位置可调整为位于其他位置，以及五输出引脚的元件数量可调整为其他数量。图15的布局设计1500中的元件的其他构造、位置或数量在本发明的范围内。

与图14的布局设计1400相比，布局设计1500还包括位于导电结构布局图案1314c和1414d之间的导电结构布局图案1514e，以及位于导电结构布局图案1328c和1428d之间的导电结构布局图案1528e。导电结构布局图案1514e、1528e类似于相应的导电结构布局图案1114a、1128a，并且因此省略了对这些布局图案的类似的详细描述。

与图14的布局设计1400相比，布局设计1500还包括与相应的通孔布局图案1118a、1124a、1130a、1118c、1124c和1130c类似的通孔布局图案1518i、1524i、1530i、1518j、1524j和1530j，并且因此省略了对这些布局图案的类似的详细描述。

通孔布局图案1518i、1524i和1530i中的每个定位于相应的通孔布局图案1318e、1324e和1330e和相应的通孔布局图案1418g、1424g和1430g之间。通孔布局图案1518j、1524j和1530j中的每个定位于相应的通孔布局图案1318f、1324f和1330f和相应的通孔布局图案1418h、1424h和1430h之间。

在一些实施例中，通过利用布局设计1500，产生配置为五输出引脚的金属网状结构。在一些实施例中，通过利用布局设计1500，通孔布局图案(例如，通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g、1430h、1518i、1518j、1524i、1524j、1530i和1530j)的数量增加，导致下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个连接，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118a、1124a和1130a以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118b、1124b和1130b以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118c、1124c和1130c以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118d、1124d和1130d以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1318e、1324e和1330e以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1318f、1324f和1330f以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1418g、1424g和1430g以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1418h、1424h和1430h以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1518i、1524i和1530i以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1518j、1524j和1530j以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1114a、1114b、1314c、1414d、1514e与M3层的相应导电结构布局图案1128a、1128b、1328c、1428d、1528e对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1114a、1114b、1314c、1414d、1514e均使用1W M1布线轨道，并且M3层的导电结构布局图案1128a、1128b、1328c、1428d、1528e均使用一条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g、1430h、1518i、1518j、1524i、1524j、1530i和1530j中的一个或多个通孔布局图案是正方形的通孔布局图案。在一些实施例中，随着通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g、1430h、1518i、1518j、1524i、1524j、1530i和1530j的数量增加以及导电结构布局图案1114a、1114b、1314c、1414d、1514e、1128a、1128b、1328c、1428d、1528e的数量增加，在布局设计1500中提供多个输出引脚，从而在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计1500具有比其他方法更好的速度性能。

图16是根据一些实施例的IC结构的布局设计1600的示图。

布局设计1600是图15的布局设计1500的变型。在一些实施例中，布局设计1600对应于具有第一引脚(例如，导电结构布局图案1114a、1128a)、第二引脚(例如，导电结构布局图案1114b、1128b)、第三引脚(例如，导电结构布局图案1314c、1328c)、第四引脚(例如，导电结构布局图案1414d、1428d)、第五引脚(例如，导电结构布局图案1514e、1528e)和第六引脚(例如，导电结构布局图案1614f、1628f)的六输出引脚的布局设计相对应。在一些实施例中，布局设计1600示出六输出引脚的元件位置可调整为位于其他位置，以及六输出引脚的元件数量可调整为其他数量。图16的布局设计1600中的元件的其他构造、位置或数量在本发明的范围内。

与图15的布局设计1500相比，布局设计1600还包括位于导电结构布局图案1314c和1514e之间的导电结构布局图案1614f，以及位于导电结构布局图案1328c和1528e之间的导电结构布局图案1628f。导电结构布局图案1614f、1628f类似于相应的导电结构布局图案1114a、1128a，并且因此省略了对这些布局图案的类似的详细描述。

与图15的布局设计1500相比，布局设计1600还包括与相应的通孔布局图案1118a、1124a、1130a、1118c、1124c和1130c类似的通孔布局图案1618k、1624k、1630k、1618l、1624l和1630l，并且因此省略了对这些布局图案的类似的详细描述。

通孔布局图案1618k、1624k和1630k中的每个定位于相应的通孔布局图案1318e、1324e和1330e与相应的通孔布局图案1518i、1524i和1530i之间。通孔布局图案1618l、1624l和1630l中的每个定位于相应的通孔布局图案1318f、1324f和1330f和相应的通孔布局图案1518j、1524j和1530j之间。

在一些实施例中，通过利用布局设计1600，产生配置为六输出引脚的金属网状结构。在一些实施例中，通过利用布局设计1600，通孔布局图案(例如，通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g、1430h、1518i、1518j、1524i、1524j、1530i和1530j、1618k、1618l、1624k、1624l、1630k和1630l的数量增加，导致在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个连接，从而产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1618k、1624k和1630k以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1618l、1624l和1630l以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1114a、1114b、1314c、1414d、1514e、1614f与M3层的相应导电结构布局图案1128a、1128b、1328c、1428d、1528e、1628f对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1114a、1114b、1314c、1414d、1514e、1614f均使用1W M1布线轨道，并且M3层的导电结构布局图案1128a、1128b、1328c、1428d、1528e、1628f均使用一条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1618k、1618l、1624k、1624l、1630k和1630l中的一个或多个是正方形的通孔布局图案。在一些实施例中，随着通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g、1430h、1518i、1518j、1524i、1524j、1530i、1530j、1618k、1618l、1624k、1624l、1630k和1630l的数量增加以及导电结构布局图案1114a、1114b、1314c、1414d、1514e、1614f、1128a、1128b、1328c、1428d、1528e、1628f的数量增加，在布局设计1600中提供多个输出引脚，从而在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计1600具有比其他方法更好的速度性能。

图17是根据一些实施例的IC结构的布局设计1700的示图。

布局设计1700是图13的布局设计1300的变型。布局设计1700的高度H2是布局设计1100和1300-1600中的一个或多个的高度H1的两倍。在一些实施例中，布局设计1700对应于具有第一引脚(例如，导电结构布局图案1714a、1728a)、第二引脚(例如，导电结构布局图案1714b、1728b)和第三引脚(例如，导电结构布局图案1714c、1728c)的双倍高度、三输出引脚的布局设计。在一些实施例中，布局设计1700示出双倍高度、三输出引脚的元件位置可调整为位于其他位置，以及双倍高度、三输出引脚的元件数量可调整为其他数量。图17的布局设计1700中的元件的其他构造、位置或数量在本发明的范围内。

与图13的布局设计1300相比，布局设计1700包括第一部分1704a和第二部分1704b。第一部分1704a是第二部分1704b相对于第一线1702的镜像。在一些实施例中，第一部分1704a不是第二部分1704b相对于第一线1702的镜像。布局设计1700相对于第一线1702是对称的。

第一部分1704a包括如图13的布局图案1300中所述的布局图案，因此省略了对这些布局图案的类似的详细描述。

第二部分1704b包括导电结构布局图案1706a、导电结构布局图案1706b、导轨布局图案1708a、导电结构布局图案1722a、导电结构布局图案1722b以及通孔布局图案1718a、1724a、1730a、1718b、1724b、1730b、1718c、1724c、1730c、1718d、1724d、1730d、1718e、1724e、1730e、1718f、1724f和1730f。

与图13的布局设计1300相比，布局设计1700的导电结构布局图案1714a、1728a、1714b、1728b、1714c和1728c替换相应的导电结构布局图案1114a、1128a、1114b、1128b、1314c和1328c。导电结构布局图案1714a、1728a、1714b、1728b、1714c和1728c类似于相应的导电结构布局图案1114a、1128a、1114b、1128b、1314c和1328c，并且因此省略了对这些布局图案的类似的详细描述。

导电结构布局图案1714a、1728a、1714b、1728b、1714c和1728c在第二方向Y上延伸以与第一线1702相交，进入布局设计1700的第二部分1704b。

第二部分1704b中的布局图案类似于第一部分1704a中的相应布局图案，并且因此省略了对这些布局图案的类似的详细描述。

通孔布局图案1718a、1724a、1730a、1718b、1724b、1730b、1718c、1724c、1730c、1718d、1724d、1730d、1718e、1724e、1730e、1718f、1724f和1730f类似于相应的通孔布局图案1118a、1124a、1130a、1118b、1124b、1130b、1118c、1124c、1130c、1118d、1124d、1130d、1318e、1324e、1330e、1318f、1324f和1330f，并且因此省略了对这些布局图案的类似的详细描述。

导电结构布局图案1706a、1706b、1722a、1722b类似于相应的导电结构布局图案1106a、1106b、1122a、1122b，并且因此省略了对这些布局图案的相似的详细描述。

导轨布局图案1708a类似于导轨布局图案108a，并且因此省略对这些布局图案的类似的详细描述。

在一些实施例中，通过利用布局设计1700，产生配置为双倍高度、三输出引脚的金属网状结构。在一些实施例中，通过利用布局设计1700，通孔布局图案(例如，通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e和1330f、1718a、1718b、1718c、1718d、1718e、1718f、1724a、1724b、1724c、1724d、1724e、1724f、1730a、1730b、1730c、1730d、1730e和1730f)的数量增加，导致下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间的更多连接，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1718a、1724a和1730a，或通孔布局图案1718b、1724b和1730b，或通孔布局图案1718c、1724c和1730c，或通孔布局图案1718d、1724d和1730d，或通孔布局图案1718e、1724e和1730e，或通孔布局图案1718f、1724f和1730f中的一个或多个以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1714a、1714b、1714c和M3层的相应导电结构布局图案1728a、1728b、1728c对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1714a、1714b、1714c均使用1W M1布线轨道，并且M3层的导电结构布局图案1728a、1728b、1728c均使用一条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1718a、1718b、1718c、1718d、1718e、1718f、1724a、1724b、1724c、1724d、1724e、1724f、1730a、1730b、1730c、1730d、1730e和1730f中的一个或多个通孔布局图案是正方形的通孔布局图案。在一些实施例中，随着通孔布局图案1718a、1718b、1718c、1718d、1718e、1718f、1724a、1724b、1724c、1724d、1724e、1724f、1730a、1730b、1730c、1730d、1730e和1730f的数量增加以及导电结构布局图案1714a、1714b、1714c、1728a、1728b、1728c的数量增加，在布局设计1700中提供多个输出引脚，从而在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计1700具有比其他方法更好的速度性能。

图18是根据一些实施例的IC结构的布局设计1800的示图。

布局设计1800是图17的布局设计1700的变型。在一些实施例中，布局设计1800对应于具有第一引脚(例如，导电结构布局图案1714a、1728a)和第二引脚(例如，导电结构布局图案1714b、1728b)的双倍高度、双输出引脚的布局设计相对应。在一些实施例中，布局设计1800示出双倍高度、双输出引脚的元件位置可调整为位于其他位置，以及双倍高度、双输出引脚的元件数量可调整为其他数量。图18的布局设计1800中的元件的其他构造、位置或数量在本发明的范围内。

与图17的布局设计1700相比，图18的布局设计1800不包括导电结构布局图案1714c和1728c，以及通孔布局图案1318e、1324e、1330e、1318f、1324f、1330f、1718e、1724e、1730e、1718f、1724f和1730f。布局设计1800的高度H2是布局设计1100和1300-1600中的一个或多个的高度H1的两倍。

在一些实施例中，通过利用布局设计1800，产生配置为双倍高度、双输出引脚的金属网状结构。在一些实施例中，通过利用布局设计1800，通孔布局图案(例如，通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1718a、1718b、1718c、1718d、1724a、1724b、1724c、1724d、1730a、1730b、1730c和1730d)的数量增加，导致在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个连接，产生比其他方法更低的电阻。在一些实施例中，布局设计1800中的V0、V1和V2层级上的通孔布局图案中的一个或多个配置为堆叠的通孔构造，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1714a、1714b与M3层的相应导电结构布局图案1728a、1728b对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1714a、1714b均使用1W M1布线轨道，并且M3层的导电结构布局图案1728a、1728b均使用一条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1718a、1718b、1718c、1718d、1724a、1724b、1724c、1724d、1730a、1730b、1730c和1730d中的一个或多个通孔布局图案是正方形的通孔布局图案。在一些实施例中，随着通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1718a、1718b、1718c、1718d、1724a、1724b、1724c、1724d、1730a、1730b、1730c和1730d的数量增加以及导电结构布局图案1714a、1714b、1728a、1728b的数量增加，在布局设计1800中提供多个输出引脚，从而在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计1800具有比其他方法更好的速度性能。

图19是根据一些实施例的IC结构的布局设计1900的示图。

布局设计1900是图18的布局设计1800的变型。布局设计1900的高度H3是布局设计1100和1300-1600中的一个或多个的高度H1的三倍。在一些实施例中，布局设计1900对应于具有第一引脚(例如，导电结构布局图案1914a、1928a)和第二引脚(例如，导电结构布局图案1914b、1928b)的三倍高度、双输出引脚的布局设计。在一些实施例中，布局设计1900示出三倍高度、双输出引脚的元件位置可调整为位于其他位置，以及三倍高度、双输出引脚的元件数量可调整为其他数量。图19的布局设计1900中的元件的其他构造、位置或数量在本发明的范围内。

与图18的布局设计1800相比，布局设计1900还包括第三部分1904c。第三部分1904c是第二部分1704b相对于第二线1902的镜像。在一些实施例中，第三部分1904c不是第二部分1704b相对于第二线1902的镜像。布局设计1900相对于中心线1940是对称的。

第一部分1704a包括如图13的布局图案1300所示的布局图案，第二部分1704b包括如图17的布局图案1700所示的布局图案，并且因此省略了对这些布局图案的类似的详细描述。

第三部分1904c包括导电结构布局图案1906a、导电结构布局图案1906b、导轨布局图案1908b、导电结构布局图案1922a、导电结构布局图案1922b、以及通孔布局图案1918a、1924a、1930a、1918b、1924b、1930b、1918c、1924c、1930c、1918d、1924d和1930d。

与图18的布局设计1800相比，布局设计1900的导电结构布局图案1914a、1928a、1914b、1928b替换相应的导电结构布局图案1714a、1728a、1714b、1728b。导电结构布局图案1914a、1928a、1914b、1928b类似于相应的导电结构布局图案1714a、1728a、1714b、1728b，并且因此省略了对这些布局图案的相似的详细描述。

导电结构布局图案1914a、1928a、1914b、1928b在第二方向Y上延伸以与布局设计1900的第一线1702和第二线1902相交，并且延伸进入第三部分1904c。

第三部分1904c中的布局图案类似于第一部分1704a或第二部分1704b中的相应布局图案，并且因此省略了对这些布局图案的类似的详细描述。

通孔布局图案1918a、1924a、1930a、1918b、1924b、1930b、1918c、1924c、1930c、1918d、1924d和1930d类似于相应的通孔布局图案1118a、1124a、1130a、1118b、1124b、1130b、1118c、1124c、1130c、1118d、1124d和1130d，或相应的通孔布局图案1718a、1724a、1730a、1718b、1724b、1730b、1718c、1724c、1730c、1718d、1724d和1730d，并且因此省略对这些布局图案的类似的详细描述。

导电结构布局图案1906a、1906b、1922a、1922b类似于相应的导电结构布局图案1106a、1106b、1122a、1122b或相应的导电结构布局图案1706a、1706b、1722a、1722b，并且因此省略了对这些布局图案的类似的详细描述。

导轨布局图案1908b类似于导轨布局图案108b，并且因此省略对这些布局图案的类似的详细描述。

在一些实施例中，通过利用布局设计1900，产生配置为三倍高度、双输出引脚的金属网状结构。在一些实施例中，通过利用布局设计1900，通孔布局图案(例如，通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1718a、1718b、1718c、1718d、1724a、1724b、1724c、1724d、1730a、1730b、1730c、1730d、1918a、1918b、1918c、1918d、1924a、1924b、1924c、1924d、1930a、1930b、1930c和1930d)的数量增加，导致在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间的更多连接，从而产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1918a、1924a和1930a，或通孔布局图案1918b、1924b和1930b，或通孔布局图案1918c、1924c和1930c或通孔布局图案1918d、1924d和1930d中一个或多个以堆叠的通孔构造对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1914a、1914b和M3层的相应导电结构布局图案1928a、1928b对准，产生比其他方法更低的电阻。在一些实施例中，M1层的导电结构布局图案1914a、1914b均使用1W M1布线轨道，并且M3层的导电结构布局图案1928a、1928b均使用一条M3布线轨道，产生比其他方法更低的电阻。在一些实施例中，通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1718a、1718b、1718c、1718d、1724a、1724b、1724c、1724d、1730a、1730b、1730c、1730d、1918a、1918b、1918c、1918d、1924a、1924b、1924c、1924d、1930a、1930b、1930c和1930d中的一个或多个通孔布局图案是正方形的通孔布局图案。在一些实施例中，随着通孔布局图案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1718a、1718b、1718c、1718d、1724a、1724b、1724c、1724d、1730a、1730b、1730c、1730d、1918a、1918b、1918c、1918d、1924a、1924b、1924c、1924d、1930a、1930b、1930c和1930d的数量增加以及导电结构布局图案1914a、1914b、1928a、1928b的数量增加，在布局设计1900中提供多个输出引脚，从而在下面的和上面的导电部件布局图案(例如，金属层M0、M1、M2、M3等)之间产生多个电流路径。在一些实施例中，随着电流路径的数量增加，每个相应电流路径的距离减小，导致布局设计1900具有比其他方法更好的速度性能。

图20A-图20D是根据一些实施例的IC结构的布局设计2000A-2000D的示图。

布局设计2000A包括单元布局图案2002a与电源柱布局图案2008a和2014a。

单元布局图案2002a、2002b(如下所述)、2002c(如下所述)或2002d(如下所述)对应于布局设计100、300-1000、1300-1900和2100-2400(如下所述)，并且省略类似的详细描述。单元布局图案2002a、2002b、2002c或2002d中的每个是标准单元的布局设计。

电源柱布局图案2008a包括通孔布局图案2004a和导电结构布局图案2006a。电源柱布局图案2008a可用于制造相应的电源柱结构2402(图24)。

电源柱布局图案2014a包括通孔布局图案2010a和导电结构布局图案2012a。电源柱布局图案2014a可用于制造相应的电源柱结构2404(图24)。

在一些实施例中，将电源柱布局图案2008a、...、2008d和相应的电源柱布局图案2014a...、2014d嵌入到相应的单元布局图案2002a、2002b、2002c、2202d中。

电源柱布局图案2008a、...、2008d和2014a...、2014d中的一个或多个向布局设计2000A、2000B、2000C和2000D中的一个或多个单元提供额外的电源柱布局图案。

通孔布局图案2004a、2010a位于V0布局层级中且位于第二布局层级(例如，M0)和第三布局层级(例如，M1)之间。通孔布局图案2004a、2010a可用于制造相应的通孔2404a、2404a’(图24)。通孔布局图案2004a、2010a类似于相应的通孔布局图案1118a、1118b，并且省略了类似的详细描述。.

导电结构布局图案2006a、2012a位于第二布局层级(例如，M0)上。导电结构布局图案2006a、2012a可用于制造相应的导电结构2402a、2402b(图24)。导电结构布局图案2006a、2012a类似于相应的导电结构布局图案1106a、1106b，并且省略了类似的详细描述。

布局设计2000B、2000C或2000D类似于布局设计2000A，并且省略了类似的详细描述。布局设计2000B、2000C和2000D中每个是布局设计2000A的变型。例如，布局设计2000B对应于在第一方向X上具有不同的宽度的布局设计2000A。类似地，布局设计2000C和2000D也具有在第一方向X上与布局设计2000A不同的宽度。在一些实施例中，布局设计2000A、2000B、2000C和2000D中的一个或多个在第一方向X上具有与布局设计2000A、2000B、2000C和2000D中的另一布局设计相同的宽度。

布局设计2000B、2000C或2000D中的每个元件类似于布局设计2000A中的相应元件，因此省略了对这些布局图案的类似的详细描述。

与图20A的布局设计2000A相比，布局设计2000B中的电源柱布局图案2008b、2014b替换相应的电源柱布局图案2008a、2014a，布局设计2000B中的单元布局图案2002b替换单元布局图案2002a，布局设计2000B中的导电结构布局图案2006b、2012b替换相应的导电结构布局图案2006a、2012a，以及布局设计2000B中的通孔布局图案2004b、2010b替换相应的通孔布局图案2004a、2010a。

与图20A的布局设计2000A相比，布局设计2000C中的电源柱布局图案2008c、2014c替换相应的电源柱布局图案2008a、2014a，布局设计2000C中的单元布局图案2002c替换单元布局图案2002a，布局设计2000C中的导电结构布局图案2006c、2012c替换相应的导电结构布局图案2006a、2012a，以及布局设计2000C中的通孔布局图案2004c、2010c替换相应的通孔布局图案2004a、2010a。

与图20A的布局设计2000A相比，布局设计2000D中的电源柱布局图案2008d、2014d替换相应的电源柱布局图案2008a、2014a，布局设计2000D中的单元布局图案2002d替换单元布局图案2002a，布局设计2000D中的导电结构布局图案2006d、2012d替换相应的导电结构布局图案2006a、2012a，以及布局设计2000D中的通孔布局图案2004d、2010d替换相应的通孔布局图案2004a、2010a。

单元布局图案2002b、2002c或2002d对应于布局设计100、300-1000、1300-1900和2100-2400(如下所述)，并且省略了类似的详细描述。单元布局图案2002b、2002c或2002d是标准单元的布局设计。

图21A是根据一些实施例的IC结构的布局设计2100A的示图。

布局设计2100A包括均在第一方向X上延伸并且在第二方向Y上彼此分离的导轨布局图案2102a、2102b、2102c(统称为“导轨布局图案组2102”，未示出)。导轨布局图案组2102位于第二布局层级(例如，M0)上。导轨布局图案组2102可用于制造导轨结构2402a、2402b(图24)。导轨布局图案组2102类似于导轨布局图案组108a、108b，并且省略了详细描述。

布局设计2100A还包括以行和列布置的电源柱布局图案组2103。为了简明，标记出电源柱布局图案组2103的箭头指向电源柱布局图案2108c、2114c、2124c。然而，电源柱布局图案组2103还指的是在2100A中未标记出的一个或多个构件(例如，电源柱布局图案2108a、2108b、2108c、2114a、...、2114c或2124a、...、2124c中的一个或多个)。电源柱布局图案、通孔布局图案或导电结构布局图案的其他构造在本发明的范围内。

电源柱布局图案组2103包括电源柱布局图案2108a、2108b、2108c、2114a、2114b、2114c、2124a、2124b和2124c中的一个或多个。

电源柱布局图案2108a、2108b、2108c、2124a、2124b和2124c中的一个或多个可用于制造连接至第一电源电压VDD的电源柱结构(例如，图24的源极导电结构2402)。电源柱布局图案2114a、2114b和2114c中的一个或多个可用于制造连接至第二电源电压VSS的电源柱结构(例如，图24的源极导电结构2404)。

电源柱布局图案2108a、2108b、2108c中的每个包括相应的通孔布局图案2104a、2104b、2104c和相应的导电结构布局图案2106a、2106、2106c。电源柱布局图案2114a、2114b、2114c中的每个包括相应的通孔布局图案2110a、2110b、2110c和相应的导电结构布局图案2112a、2112b、2112c。

电源柱布局图案2124a、2124b、2124c中的每个包括相应的通孔布局图案2120a、2120b、2120c和相应的导电结构布局图案2122a、2122b、2122c。

通孔布局图案2104a、...、2104c中的每个位于相应的导电结构布局图案2106a、...、2106c与导轨布局图案2102a重叠的位置处。类似地，通孔布局图案2110a、...、2110c和2120a、...、2120c中的每个位于相应的导电结构布局图案2112a、...、2112c和2122a、...、2122c与相应的导轨布局图案2102b和2102c重叠的位置处。

在一些实施例中，图21A的电源柱图案2108a、2108b、2108c、2114a、2114b、2114c、2124a、2124b和2124c称为芯片层级设计的部分，并且图20A-图20D的电源柱图案2008a、2008b、2008c、2008d、2014a、2014b、2014c、2014d称为单元层级设计的部分。

图21B是根据一些实施例的IC结构的布局设计2100B的示图。

布局设计2100B是图21A的布局设计2100A和图20A-图20D的布局设计2000的变型。布局设计2100B结合图21A的布局设计2100A和图20A-图20D的布局设计2000A-2000D。

单元布局图案2002a和2002b放置为直接位于彼此的旁边。在一些实施例中，单元布局图案2002a和2002b的放置对应于操作2806(图28)。

在导轨布局图案2102a和2102b上方放置单元布局图案2002a和2002b中的每个。

单元布局图案2002c和2002d放置为直接位于彼此的旁边。在导轨布局图案2102b和2102c上方放置单元布局图案2002c和2002d中的每个。在一些实施例中，单元布局图案2002c和2002d的放置对应于操作2806(图28)。

在一些实施例中，布局设计2100B是在图28的方法2800的操作2802-2814中的一个或多个之后的示例性布局设计，并且下面在图28中更详细地描述放置布局设计的细节。

电源柱布局图案2108a提供至单元布局图案2002a的电流路径2130a。电源柱布局图案2108b提供至单元布局图案2002a的电流路径2130d，以及至单元布局图案2002b的电流路径2130e。电源柱布局图案2108c提供至单元布局图案2002b的电流路径2130h。在一些实施例中，如图21B所示，利用单元布局图案的方向上的曲线(例如，电流路径2130a或2134a)示出所提供的从电源柱布局图案(例如，电源柱布局图案2108a或2124a)至单元布局图案(例如，单元布局图案2002a或2002c)的电流路径。例如，提供从电源柱布局图案2108a至单元布局图案2002a的电流路径2130a，并且电流路径2130a朝向单元布局图案2002a弯曲。类似地，提供从电源柱布局图案2124a至单元布局图案2002c的电流路径2134a，并且电流路径2134a朝向单元布局图案2002c弯曲。在一些实施例中，如图21B所示，以电源柱布局图案的方向上的直线(例如，电流路径2132a或2132b)示出所提供的从单元布局图案(例如，单元布局图案2002a或2002c)至电源柱布局图案(例如，电源柱布局图案2114a或2014a')的电流路径。例如，电流路径2132a从单元布局图案2002a提供至电源柱布局图案2114a，并且电流路径2132a是在电源柱布局图案2114a的方向上的直线。类似地，电流路径2132b从单元布局图案2002c提供至电源柱布局图案2014a'，并且电流路径2132b是电源柱布局图案2014a'的方向上的直线。

电流路径2132a从单元布局图案2002a提供至电源柱布局图案2114a。电流路径2132d从单元布局图案2002a和2002c提供至电源柱布局图案2114b的。电流路径2132e从单元布局图案2002b和2002d中的每个提供至电源柱布局图案2114b。电流路径2132j从单元布局图案2002b和2002d中的每个提供至电源柱布局图案2114c。

电源柱布局图案2124a提供至单元布局图案2002c的电流路径2134a。电源柱布局图案2124b提供至单元布局图案2002c的电流路径2134d和至单元布局图案2002d的电流路径2134e。电源柱布局图案2124c提供至单元布局图案2002d的电流路径2134h。

电源柱布局图案2008a提供至单元布局图案2002a的额外的电流路径2130b、2130c。电源柱布局图案2008b提供至单元布局图案2002b的额外的电流路径2130f、2130g。

额外的电流路径2132b、2132c从单元布局图案2002a或2002c提供至电源柱布局图案2014a'。额外的电流路径2132f、2132g从单元布局图案2002b或2002d提供至电源柱布局图案2008d。额外的电流路径2132h、2132i从单元布局图案2002b和2002d提供至电源柱布局图案2014b。

电源柱布局图案2014c提供至单元布局图案2002c的额外的电流路径2134b、2134c。电源柱布局图案2014d提供至单元布局图案2002d的额外的电流路径2134f、2134g。

在一些实施例中，电流路径2130b、2130c、2130f、2130g、2132b、2132c、2132f、2132g、2132h、2132i、2134b、2134c、2134f、2134g中的一个或多个称为额外的电流路径，因为它们提供用于电流流动的路径，而电流路径2130a、2130d、2130e、2130h、2132a、2132d、2132e、2132j、2134a、2134d、2134e和2134h中的一个或多个不提供用于电流流动的路径。

通过利用电源柱布局图案2008a、2008b、2014a'、2008d、2014b、2014c或2014d中的一个或多个，存在于单元2002a、2002b、2002c、2002d的每个中的单元层级嵌入式电源柱布局图案和相应的电源柱的密度增加，导致比其他方法更低的电阻。此外，通过增加存在于单元2002a、2002b、2002c、2002d的每个中的电源柱布局图案和相应的电源柱的密度，提供额外的电流路径2130b、2130c、2130f、2130g、2132b、2132c、2132f、2132g、2132i、2134b、2134c、2134f或2134g提供至单元2002a、2002b、2002c、2002d中的每个和相应的IC器件(未示出)的或从单元2002a、2002b、2002c、2002d中的每个和相应的IC器件(未示出)提供，从而产生比其他方法更好的同步定时。

图22是根据一些实施例的IC结构的布局设计2200的示图。

布局设计2200是图21B的布局设计2100B和图20A-图20D的布局设计2000A-2000D的变型。

与图21B的布局设计2100B相比，布局设计2200不包括导轨布局图案2102c、单元2002c、单元2002d和电源柱布局图案2014c、2014d、2124a、2124b和2124c。

与图21B的布局设计2100B相比，布局设计2200的单元2201a替换单元2002a，并且布局设计2200的单元2201b替换单元2002b。

单元2201a包括通孔布局图案2202a、2202b、...、2202h中的一个或多个。通孔布局图案2202a、...、2202h类似于通孔布局图案组1118，并且因此省略了对这些布局图案的类似的详细描述。

单元2201a还包括在第二方向Y上延伸并位于第三布局层级(例如，M1)上的导电结构布局图案2204a、...、2204f中的一个或多个。导电结构布局图案2204a、...、2204f类似于导电结构布局图案1128a或1128b，并且因此省略了对这些布局图案的类似的详细描述。

单元2201a还包括在第一方向X上延伸并位于第二布局层级(例如，M0)上的一个或多个导电结构布局图案2210a、2210b、...、2210e(统称为“导电结构布局图案组2210”，未示出)。导电结构布局图案组2210类似于导电结构布局图案组1106，并且因此省略了对这些布局图案的类似的详细描述。

在一些实施例中，导电结构布局图案2204c、通孔布局图案2004a和2202d对应于图10的布局设计1000。在一些实施例中，导电结构布局图案2204f、通孔布局图案2202h和电源柱布局图案2014a'对应于图10的布局设计1000。

与图20A的布局设计2000A相比，布局设计2200的导电结构布局图案2204c以及通孔布局图案2004a和2202d替换电源柱布局图案2008a，并且布局设计2200的导电部件布局图案2204e'和通孔布局图案2202g'和2202h'替换电源柱布局图案2114c。导电结构布局图案2204e与电源柱布局图案2114b重叠。电源柱布局图案2204c'与导电结构布局图案2208b重叠。

单元2201b类似于单元2201a，并且因此省略对这些布局图案的类似的详细描述。与图21B的布局设计2100B相比，布局设计2200的单元2201b不包括电源柱布局图案2008d、2108c和2114c。与图21B的布局设计2100B相比，单元2201b的导电结构布局图案2204e'和通孔布局图案2202g'和2202h'替换单元2201a的电源柱布局图案2114c。导电结构布局图案2204c'与电源柱布局图案2008b重叠。电源柱布局图案2014b与导电结构布局图案2204g'重叠。

在一些实施例中，电源柱布局图案2204c、2204e、2204c'或2204e'与源极导电结构布局图案有关，其中，源级导电结构布局图案是图20A-图20D所述的电源柱布局图案与图11和图13-图19所述的输出引脚布局设计1100和1300-1900的组合。

图23A是根据一些实施例的IC结构的布局设计2300A的示图。

布局设计2300A是图11的布局设计1100，图13-图19的布局设计1300-1900或图22的2200的变型。布局设计2300A结合布局设计2200和布局设计1300-1900的部件。布局设计2300A是图22的布局设计2200的变型。布局设计2300A对应于图22的单元2201a或单元2201b。与图22的布局设计2200的单元2201a相比，布局设计2300A不包括电源柱布局图案2114b、通孔布局图案2202g或导电结构布局图案2204e。

布局设计2300A包括源极导电结构布局图案2302和源极导电结构布局图案2304。源极导电结构布局图案2302、2304可用于制造IC结构200的相应的源极导电结构2402、2404(如图24所示)。

源极导电结构布局图案2302或2304类似于相应的源极柱布局图案2204c或2204f(图22)，并且因此省略对这些布局图案的类似的详细描述。在一些实施例中，源极导电结构布局图案2302或2304对应于图20A-图20D所述的电源柱布局图案(例如，电源柱布局图案2008a、...、2008d、2014a、...、2014d)，图21A所述的电源柱布局图案组2103或图22所述的电源柱布局图案2204c、2204e、2204c'、2204e'中的一个或多个与图11和图13-图19所述的输出引脚布局设计1100和1300-1900的组合。

在一些实施例中，源极导电结构布局图案2302对应于连接至晶体管(未示出)的源极或漏极(由图24中由MD区2420a限定)的输出引脚。在一些实施例中，源极导电结构布局图案2304对应于连接至另一晶体管(未示出)的源极或漏极(由图24中由MD区2420b限定)的输出引脚。在一些实施例中，源极导电结构布局图案2302或2304对应于布局设计1100和1300-1900中的一个或多个。

源极导电结构布局图案2302位于第一电源电压VDD侧上(例如，与导轨布局图案2102a重叠)，并且源极导电结构布局图案2304位于第二电源电压VSS侧上(例如，与导轨布局图案2102b重叠)。源极导电结构布局图案2302和源极导电结构布局图案2304直接位于彼此对面(例如，每个布局图案2302和2304的中心在第二方向Y上对准)。

源极导电结构布局图案2302包括导电结构布局图案2204c、通孔布局图案2004a和2202d、导轨布局图案2102a和导电结构布局图案2210b。

导电结构布局图案2204c可用于制造IC结构2400的导电结构2404c(如图24所示)。通孔布局图案2004a、2202d可用于制造IC结构2400的相应通孔2404a、2402d(如图24所示)。导轨布局图案2102a可用于制造IC结构2400的导轨2402a(如图24所示)。导电结构布局图案2210b可用于制造IC结构2400的导电结构2410b(如图24所示)。

源极导电结构布局图案2304是源极导电结构布局图案2302相对于线2350的镜像，并且省略类似的详细描述。源极导电结构布局图案2304包括导电结构布局图案2204c’、通孔布局图案2004a’和2202h、导轨布局图案2102b和导电结构布局图案2210d。

导电结构布局图案2204c’可用于制造IC结构2400的导电结构2404c’(如图24所示)。通孔布局图案2004a’、2202h可用于制造IC结构2400的相应通孔2404a’、2402d’(如图24所示)。导轨布局图案2102b可用于制造IC结构2400的导轨2402b(如图24所示)。导电结构布局图案2210d可用于制造IC结构2400的导电结构2410d(如图24所示)。

布局设计2300A还包括氧化物定义(OD)布局图案2340a、金属扩散(MD)布局图案2320a和通孔布局图案2310a、2310b。

OD布局图案2340a在第一方向X上延伸，并且位于布局设计2300A的OD层级上。OD布局图案2340a可用于制造IC结构2400的OD区2440a(如图24所示)。在一些实施例中，OD布局图案2340a限定了IC结构2400的晶体管(未示出)的有源区或源极扩散区。

金属扩散(MD)布局图案2320a在第二方向Y上延伸，并且位于布局设计2300A的MD层级上。MD布局图案2320a可用于制造IC结构2400的MD区2420a(如图24所示)。

通孔布局图案2310a位于MD布局图案2320a之上，并且位于导轨布局图案2102a下面。

通孔布局图案2310b位于MD布局图案2320a之上，并且位于导电结构布局图案2210b下面。在一些实施例中，通孔布局图案2310a和2310b位于VC层级上。通孔布局图案2310a、2310b可用于制造IC结构2400的相应的通孔2450a和2450b(如图24所示)。

在一些实施例中，OD层级位于MD层级下面。在一些实施例中，MD层级位于VC层级下面。在一些实施例中，VC层级位于M0层级下面。

布局设计2300A还包括OD布局图案2340b、MD布局图案2320b以及通孔布局图案2310c、2310d。

OD布局图案2340b在第一方向X上延伸，并且位于布局设计2300A的OD层级上。OD布局图案2340b可用于制造IC结构2400的OD区2440b(如图24所示)。在一些实施例中，OD布局图案2340b限定了IC结构2400的晶体管(未示出)的有源区或源极扩散区。

MD布局图案2320b在第二方向Y上延伸，并且位于布局设计2300A的MD层级上。MD布局图案2320b可用于制造IC结构2400的MD区2420b(如图24所示)。

通孔布局图案2310c位于MD布局图案2320a之上，并且位于导轨布局图案2102b下面。

通孔布局图案2310d位于MD布局图案2320b之上，并且位于导电结构布局图案2210d下面。在一些实施例中，通孔布局图案2310d和2310c位于VC层级上。布局图案2310c、2310d可用于制造IC结构2400的相应的通孔2450c和2450d(如图24所示)。

示出从导轨布局图案2102a至OD布局图案2340a的电流路径组2330。电流路径组2330包括两条或多条电流路径。在一些实施例中，相比于其他方法，源级导电结构布局图案2302至少提供电流路径组2330的额外的电流路径。

示出从OD布局图案2340b至导轨布局图案2102b的电流路径组2332。电流路径组2332包括两条或多条电流路径。在一些实施例中，相比于其他方法，源级导电结构布局图案2304至少提供电流路径组2332的额外的电流路径。

通过利用源极导电结构布局图案2302或2304(以及使用类似的源极导电结构布局图案2302或2304制造的相应的IC结构2402、2404)，布局设计2300A中存在的单元层级嵌入式电源柱布局图案和相应的电源柱的密度增加，导致比其他方法更低的电阻。此外，源极导电结构布局图案2302或2304中的每个在导轨布局图案2102a或2102b和OD布局图案2340a或2340b之间至少提供两条电流路径(例如，电流路径2330或2332)，导致比其他方法更好的同步定时操作。

图23B是根据一些实施例的IC结构的布局设计2300B的示图。

布图设计2300B是图23A的布局设计2300A的部分的放大图，并且为了简明，图23A不包括其他层(例如，OD、PO等)。例如，布局设计2300B示出布局设计2300A的定位于线2350和导轨布局图案2102a之间的从M1布局层级至MD布局层级的部分。为了简明，布局设计2300B不包括其他层。

图23C是根据一些实施例的IC结构的布局设计2300C的图。

布局设计2300C是图23A的布局设计2300A的部分的放大图，并且为了简明，图23A不包括其他层(例如，OD、PO等)。例如，布局设计2300C示出布局设计2300A的定位于线2350和导轨布局图案2102b之间的从M1布局层级至M0布局层级到达MD布局层级的部分。为了简明，布局设计2300C不包括其他层。

图23D是根据一些实施例的IC结构的布局设计2300D的示图。

布局设计2300D是图23A的布局设计2300A的变型。与图23A的布局设计2300A相比，布局设计2300D包括M0层级、M1层级和V0层级。为了简明，布局设计2300C不包括OD层级、PO层级、MD层级和VC层级。

图24是根据一些实施例的IC结构2400的示图。图24是根据一些实施例的与由平面E-E'相交的布局设计2300A、2300B或2300C相对应的IC结构2400的截面图。由布局设计2300A、2300B或2300C制造IC结构2400。在一些实施例中，由布局设计2300D制造M0层级、M1层级和V0层级。

包括对准、长度和宽度的结构关系以及IC结构2400的构造类似于图23A-23C的布局设计2300A-2300C的结构关系和构造，并且为了简明，将不在图24中描述。

IC结构2400包括在第一方向X上延伸并且在第二方向Y上彼此分离的OD区2440a和OD区2440b。在一些实施例中，OD区2440a限定IC结构2400的第一晶体管(未示出)的有源区或源极扩散区。在一些实施例中，OD区2440b限定IC结构2400的第二晶体管(未示出)的有源区或源极扩散区。在一些实施例中，第一晶体管和第二晶体管集成在一起以形成晶体管。在一些实施例中，第一晶体管不同于第二晶体管。在一些实施例中，第一晶体管与第二晶体管相同。

IC结构2400还包括在第二方向Y上延伸并且在第一方向X上彼此分离的MD区2420a和MD区2420b。MD区2420a、2420b位于IC结构2400的MD层级上。

IC结构2400还包括定位于MD区2420a、2420b之上的通孔2450a、2450b、2450c、2450d。通孔2450a、2450b、2450c、2450d位于VC层级上。通孔2450a、2450b在M0层级和MD层级之间提供电连接。通孔2450a将导电结构2402a电连接至MD区2420a。通孔2450b将导电结构2410b电连接至MD区2420a。

通孔2450c、2450d在M0层级和MD层级之间提供电连接。通孔2450c将导电结构2402b电连接至MD区2420b。通孔2450d将导电结构2410d电连接至MD区2420b。

IC结构2400还包括位于M0层级上的导轨2402a、2402b和导电结构2410b、2410d。导轨2402a、2402b中的每个导轨或导电结构2410b、2410d中的每个导电结构在第一方向X上延伸，并且在第二方向Y上彼此分离。导轨2402a配置为提供第一电源电压VDD。导轨2402b配置为提供第二电源电压VSS。

IC结构2400还包括定位于M0层级之上的通孔2404a、2402d、2404a'、2402d'。

通孔2404a、2402d、2404a'、2402d'位于V0层级上。通孔2404a、2402d在M1层级和M0层级之间提供电气连接。通孔2404a将导轨2402a电连接至导电结构2404c。通孔2402d将导电结构2410b电连接至导电结构2404c。

通孔2404a'、2402d'在M1层级和M0层级之间提供电连接。通孔2404a'将导轨2402b电连接至导电结构2404c'。通孔2402d'将导电结构2410d电连接至导电结构2404c'。

IC结构2400还包括位于M1层级上的导电结构2404c、2404c'。导电结构2404c、2404c'中的每个导电结构在第二方向Y延伸，并且在第一方向X上彼此间隔开。

将导轨2402a、导电结构2410b、2404c和通孔2404a、2402d分组在一起作为源极导电结构2402。在一些实施例中，源极导电结构2402、2404称为电源柱结构。在一些实施例中，源极导电结构2402对应于连接至第一晶体管(未示出)的源极(由图24中的MD区2420a限定)的输出引脚。

将导轨2402b、导电结构2410d、2404c'和通孔2404a'、2402d'分组在一起作为源极导电结构2404。在一些实施例中，源极导电结构2404对应于连接至第二晶体管(未示出)的源极(由图24中的MD区2420b限定)的输出引脚。在一些实施例中，由布局设计1100和1300-1900、2300A、2300B、2300C、2300D、2500A、2500B、2600A-2600D、2700A-2700D中的一个或多个制造源极导电结构2402或2404。源极导电结构2402或2404类似于图12A和图12B的IC结构1200。在一些实施例中，源极导电结构2402或2404对应于源极金属网状结构。

源极导电结构2402提供从导轨2402a至OD区2440a的至少两条电流路径(电流路径2330a和2330b)。在一些实施例中，电流路径2330a从IC结构2400的导轨2402a(M0层级)流经通孔2450a(VC层级)、MD区2420a(MD层级)、到达OD区2440a(OD层级)。在一些实施例中，电流路径2330b从导电结构2404c(M1层级)流经通孔2402d(V0层级)、导电结构2410b(M0层级)、通孔(2450b)、MD区2420a(MD层级)到达OD区2440a(OD层级)。源极导电结构2402在导轨2402a和OD区2440a之间提供两条或多条电流路径(例如，电流路径2330a和2330b)，导致比其他方法更好的同步定时操作。

源极导电结构2404提供从OD区2440b至导轨2402b的至少两条电流路径(电流路径2332a和2332b)。在一些实施例中，电流路径2332a从OD区2440b(OD层级)流经MD区2420b(MD层级)、通孔2450b(VC层级)、导电结构2410d(M0层级)、到达通孔2402d'(V0层级)至导电结构2404c'(M1层级)。在一些实施例中，电流路径2332b从OD区2440b(OD层级)流经MD区2420b(MD层级)、通孔2450c(VC层级)、导轨2402b(M0层级)、通孔2404a'(V0层级)、到达导电结构2404c'(M1层级)。源极导电结构2404在OD区2440b和导轨2402b之间提供两个或多个电流路径(例如，电流路径2332a和2332b)，导致比其他方法更好的同步定时操作。

通过利用源极导电结构2402、2404，集成电路2400中存在的嵌入式电源柱的密度增加，导致比其他方法更低的电阻。此外，源极导电结构2402在导轨2402a和OD区2440a之间提供额外的电流路径(例如，电流路径2330b)，导致比其他方法更好的同步定时操作。类似地，源极导电结构2404在导轨2402b和OD区2440b之间提供额外的电流路径(例如，电流路径2332b)，导致比其他方法更好的同步定时操作。

图25A和图25B是根据一些实施例的IC结构的相应布局设计2500A和2500B的示图。

布局设计2500A和2500B是图23A的布局设计2300A的变型。

与图23A的布局设计2300A相比，布局设计2500A和2500B的每个中的四条M0导电结构布局图案(例如，导电结构布局图案2514a-2514d)替换五条M0导电结构布局图案(例如，导电结构布局图案2210a-2210e)。导电结构布局图案2514a-2514d类似于布局设计2300A的导电结构布局图案2210a-2210e)，因此省略了对这些布局图案的类似的详细描述。

与23A的布局设计2300A相比，每个相应的布局设计2500A、2500B的电流路径2530、2532替换相应的电流路径2330、2332。电流路径2530、2532类似于布局设计2300A的电流路径2330、2332，因此省略了对这些布局图案的类似的详细描述。

与图23A的布局设计2300A相比，相应的布局设计2500A、2500B的源极导电结构布局图案2502、2504替换相应的源极导电结构布局图案2302、2304。导电结构布局图案2502、2504类似于布局设计2300A的源极导电结构布局图案2302、2304，并且因此省略了对这些布局图案的类似的详细描述。

图25A示出位于第一电源电压VDD侧上的源极导电结构布局图案2502(例如，与导轨布局图案2102a重叠)。通过利用四条M0导电结构布局图案(例如，导电结构布局图案2514a-2514d)和位于电源导轨布局图案2102a的VDD侧上的源极金属网(例如，源极导电结构布局图案2502)，存在于布局设计2500A中的单元层级嵌入式电源柱布局图案的密度增加，导致比其他方法更低的电阻。此外，源极导电结构布局图案2502在导轨布局图案2102a和OD布局图案2340a之间提供至少两条电流路径(例如，电流路径组2530)，导致比其他方法更好的同步定时操作。

图25B的布局设计2500B示出位于第二电源电压VSS侧上的源极导电结构布局图案2504(例如，与导轨布局图案2102b重叠)。通过利用四条M0导电结构布局图案(例如，导电结构布局图案2514a-2514d)和位于电源导轨布局图案2102b的VSS侧上的源极金属网(例如，源极导电结构布局图案2504)，存在于布局设计2500B中的单元层级嵌入式电源柱布局图案的密度增加，导致比其他方法更低的电阻。此外，源极导电结构布局图案2504在导轨布局图案2102b和OD布局图案2340b之间提供至少两条电流路径(例如，电流路径组2532)，导致比其他方法更好的同步定时操作。

图26A、图26B、图26C和图26D是根据一些实施例的IC结构的相应布局设计2600A、2600B、2600C和2600D的示图。

布局设计2600A、2600B、2600C和2600D是图25A的相应布局设计2500A或图25B的相应布局设计2500B的变型。

与图25A的布局设计2500A或图25B的布局设计2500B相比，布局设计2600A、2600B、2600C和2600D的每个中的五条M0导电结构布局图案(例如，导电结构布局图案2614a-2614e)替换四条M0导电结构布局图案(例如，导电结构布局图案2514a-2514d)。导电结构布局图案2614a-2614e类似于布局设计2500A、2500B中的导电结构布局图案2514a-2514d，并且因此省略了对这些布局图案的类似的详细描述。

与图25A的布局设计2500A或图25B的布局设计2500B相比，每个相应的布局设计2600A、2600B、2600C和2600D的电流路径2630a-2630c、2632a-2632d替换相应的电流路径2530、2532。电流路径2630a-2630c、2632a-2632d类似于布局设计2500A、2500B的电流路径2530、2532，并且因此省略了对这些布局图案的类似的详细描述。

图26A的布局设计2600A示出在第一电源电压VDD和第二电源电压VSS上方的直接位于彼此对面的源极导电结构布局图案2602A和源极导电结构布局图案2604A(例如，每个布局图案2602A和2604A的中心在第二方向Y上对准)。通过利用五条M0导电结构布局图案(例如，导电结构布局图案2614a-2614e)、位于电源导轨布局图案2102a的VDD侧上的源极金属网(例如，源极导电结构布局图案2602A)和位于电源导轨布局图案2102b的VSS侧上的源极金属网(例如，源极导电结构布局图案2604A)，存在于布局设计2600A中的单元层级嵌入式电源柱布局图案的密度增加，导致比其他方法更低的电阻。此外，源极导电结构布局图案2602A在导轨布局图案2102a和OD布局图案2340a之间至少提供两条电流路径(例如，电流路径组2630a)，并且源极导电结构布局图案2604A在导轨布局图案2102b和OD布局图案2340b之间至少提供两条电流路径(例如，电流路径组2632a)，导致比其他方法更好的同步定时操作。

图26B的布局设计2600B示出彼此错开的源极导电结构布局图案2602B和源极导电结构布局图案2604B(例如，每个布局图案2602A和2604A的中心在第一方向X和第二方向Y上不对准)。通过利用五条M0导电结构布局图案(例如，导电结构布局图案2614a-2614e)、位于电源导轨布局图案2102a的VDD侧上的源极金属网(例如，源极导电结构布局图案2602B)和位于电源导轨布局图案2102b的VSS侧上的错开的源极金属网(例如，源极导电结构布局图案2604B)，存在于布局设计2600B中的单元层级嵌入式电源柱布局图案的密度增加，导致比其他方法更低的电阻。此外，源极导电结构布局图案2602B在导轨布局图案2102a和OD布局图案2340a之间至少提供两条电流路径(例如，电流路径组2630b)，并且源极导电结构布局图案2604B在导轨布局图案2102b和OD布局图案2340b之间至少提供两条电流路径(例如，电流路径组2632b)，导致比其他方法更好的同步定时操作。

图26C的布局设计2600C示出位于第一电源电压VDD侧上的源极导电结构布局图案2602C(例如，与导轨布局图案2102a重叠)。通过利用五条M0导电结构布局图案(例如，导电结构布局图案2614a-2614e)和位于电源导轨布局图案2102a的VDD侧上的源极金属网(例如，源极导电结构布局图案2602C)，存在于布局设计2600C中的单元层级嵌入式电源柱布局图案的密度增加，导致比其他方法更低的电阻。此外，源极导电结构布局图案2602C在导轨布局图案2102a和OD布局图案2340a之间至少提供两条电流路径(例如，电流路径组2630c)，导致比其他方法更好的同步定时操作。

图26D的布局设计2600D示出位于第二电源电压VSS侧上的源极导电结构布局图案2604D(例如，与导轨布局图案2102b重叠)。通过利用五条M0导电结构布局图案(例如，导电结构布局图案2614a-2614e)和位于电源导轨布局图案2102b的VSS侧上的源极金属网(例如，源极导电结构布局图案2604D)，存在于布局设计2600D中的单元层级嵌入式电源柱布局图案的密度增加，导致比其他方法更低的电阻。此外，源极导电结构布局图案2604D在导轨布局图案2102b和OD布局图案2340b之间至少提供两条电流路径(例如，电流路径组2632d)，导致比其他方法更好的同步定时操作。

图27A、图27B、图27C和图27D是根据一些实施例的IC结构的相应布局设计2700A、2700B、2700C和2700D的示图。

布局设计2700A、2700B、2700C和2700D是相应的图26A、图26B、图26C和图26D的相应布局设计2600A、2600B、2600C和2600D的变型。

例如，布局设计2700A、2700B、2700C和2700D中的每个包括六条M0导电结构布局图案(例如，导电结构布局图案2714a-2714f)。六条M0导电结构布局图案2714a-2714f替换相应的图26A、图26B、图26C和图26D的五条M0导电结构布局图案(例如，导电结构布局图案2614a-2614e)。导电结构布局图案2714a-2714f类似于布局设计2600A、2600B、2600C和2500D的导电结构布局图案2614a-2614e，并且因此省略了对这些布局图案的类似的详细描述。

与图26A的布局设计2600A、图26B的布局设计2600B、图26C的布局设计2600C或图26D的布局设计2600D相比，每个相应的布局设计2700A、2700B、2700C和2700D的电流路径2730a-2730c、2732a-2732d替换相应的电流路径2630a-2630c、2632a-2632d，并且因此省略了类似的详细描述。

图27A的布局设计2700A示出在第一电源电压VDD和第二电源电压VSS上方直接位于彼此对面的源极导电结构布局图案2702A和源极导电结构布局图案2704A(例如，每个布局图案2702A和2704A的中心在第二方向Y上对准)。通过利用六条M0导电结构布局图案(例如，导电结构布局图案2714a-2714f)、位于电源导轨布局图案2102a的VDD侧上的源极金属网(例如，源极导电结构布局图案2702A)和位于电源导轨布局图案2102b的VSS侧上的源极金属网(例如，源极导电结构布局图案2704A)，存在于布局设计2700A中的单元层级嵌入式电源柱布局图案的密度增加，导致比其他方法更低的电阻。此外，源极导电结构布局图案2702A在导轨布局图案2102a和OD布局图案2340a之间至少提供两条电流路径(例如，电流路径组2730a)，并且源极导电结构布局图案2704A在导轨布局图案2102b和OD布局图案2340b之间至少提供两条电流路径(例如，电流路径组2732a)，导致比其他方法更好的同步定时操作。

图27B的布局设计2700B示出彼此错开的源极导电结构布局图案2702B和源极导电结构布局图案2704B(例如，每个布局图案2702A和2704A的中心在第一方向X和第二方向Y上不对准)。通过利用六条M0导电结构布局图案(例如，导电结构布局图案2714a-2714f)、位于电源导轨布局图案2102a的VDD侧上的源极金属网(例如，源极导电结构布局图案2702B)和位于电源导轨布局图案2102b的VSS侧上的错开的源极金属网(例如，源极导电结构布局图案2704B)，存在于布局设计2700B中的单元层级嵌入式电源柱布局图案的密度增加，导致比其他方法更低的电阻。此外，源极导电结构布局图案2702B在导轨布局图案2102a和OD布局图案2340a之间至少提供两条电流路径(例如，电流路径组2730b)，并且源极导电结构布局图案2704B在导轨布局图案2102b和OD布局图案2340b之间至少提供两条电流路径(例如，电流路径组2732b)，导致比其他方法更好的同步定时操作。

图27C的布局设计2700C示出位于第一电源电压VDD侧上的源极导电结构布局图案2702C(例如，与导轨布局图案2102a重叠)。通过利用六条M0导电结构布局图案(例如，导电结构布局图案2714a-2714f)和位于电源导轨布局图案2102a的VDD侧上的源极金属网(例如，源极导电结构布局图案2702C)，存在于布局设计2600C中的单元层级嵌入式电源柱布局图案的密度增加，导致比其他方法更低的电阻。此外，源极导电结构布局图案2702C在导轨布局图案2102a和OD布局图案2340a之间至少提供两条电流路径(例如，电流路径组2730c)，导致比其他方法更好的同步定时操作。

图27D的布局设计2700D示出位于第二电源电压VSS侧上的源极导电结构布局图案2704D(例如，与导轨布局图案2102b重叠)。通过利用六条M0导电结构布局图案(例如，导电结构布局图案2714a-2714f)和位于电源导轨布局图案2102b的VSS侧上的源极金属网(例如，源极导电结构布局图案2704D)，存在于布局设计2700D中的单元层级嵌入式电源柱布局图案的密度增加，导致比其他方法更低的电阻。此外，源极导电结构布局图案2704D在导轨布局图案2102b和OD布局图案2340b之间至少提供两条电流路径(例如，电流路径组2732d)，导致比其他方法更好的同步定时操作。

图28是根据一些实施例的形成或制造IC的方法2800的流程图。应当理解，可以在图28所示的方法2800之前、期间和/或之后实施额外的操作，并且本文中仅简要描述一些其他工艺。在一些实施例中，方法2800可用于形成诸如IC结构200、1200或2400(图2A-图2B、图12A-图12B或图24)的集成电路。在一些实施例中，方法2800可用于形成具有与布局图案100、300-1100、1300-2300D或2500A-2700D(图1、图3-图11、图13-图23D或图25A-图27D)中的一个或多个类似的结构关系的集成电路。

在方法2800的操作2802中，在布局上放置第一单元(例如，布局设计2100A的部件)的第一布局设计(例如，布局设计2100A)。在一些实施例中，操作2802还包括生成第一单元的第一布局设计(例如，布局设计2100A)。

在操作2804中，将第二单元(例如，单元布局图案2002a-2002d)的第二布局设计(例如，布局设计2000A-2000D)与第一单元放置在一起。在一些实施例中，操作2804还包括生成第二单元的第二布局设计。

在操作2806中，将第三单元(例如，单元布局图案2002a-2002d)的第三布局设计(例如，布局设计2000A-2000D)与第一单元(例如，单元布局图案2002a-2002d)放置在一起。在一些实施例中，第三单元不同于第二单元。在一些实施例中，操作2806还包括生成第三单元的第三布局设计。

在操作2808中，如果第三布局设计(例如，布局设计2000A-2000D)与第二布局设计(例如，布局设计2000A-2000D)重叠，则至少移动第三布局设计(例如，布局设计2000A-2000D)。在一些实施例中，如果第三布局设计(例如，布局设计2000A-2000D)与第二布局设计(例如，布局设计2000A-2000D)不重叠，则不实施操作2808。在一些实施例中，操作2808包括在第一方向X上移动第三布局设计(例如，布局设计2000A-2000D)，直到第三布局设计(例如，布局设计2000A-2000D)与第二布局设计(例如，布局设计2000A-2000D)不重叠。在一些实施例中，操作2808包括在第二方向Y上移动第三布局设计(例如，布局设计2000A-2000D)，直到第三布局设计(例如，布局设计2000A-2000D)与第二布局设计不重叠(例如，布局设计2000A-2000D)。

在操作2810中，确定布线资源是否可用。在一些实施例中，由系统3000实施操作2810。在一些实施例中，布线资源是指用于额外的导电结构布局图案(或相应的导电结构)或通孔布局图案(或相应的通孔)的间隔以提供与下面的层或上面的层的互连。如果确定布线资源可用，则操作2810进行至操作2814。如果确定布线资源不可用，则操作2810进行至操作2812。

在操作2812中，移动第二单元(例如，单元布局图案2002a)或第三单元(例如，单元布局图案2002c)，直到第二单元(例如，单元布局图案2002a)中的相应第二电源柱布局图案(例如，电源柱布局图案2014a或第三单元(例如，单元布局图案2002c)中的第三电源柱布局图案(例如，电源柱布局图案2008c)与第一单元的第一电源柱布局图案(例如，电源柱布局图案2108c)重叠。在一些实施例中，操作2812包括去除重叠的第一电源柱布局图案(例如，电源柱布局图案2108c)。

在一些实施例中，操作2812包括去除重叠的第二电源柱布局图案(例如，电源柱布局图案2014a)或第三电源柱布局图案(例如，电源柱布局图案2008c)。

在一些实施例中，操作2812包括用新的电源柱布局图案(例如，电源柱布局图案2014a')替换第三电源柱布局图案(例如，电源柱布局图案2014a)和第一电源柱布局图案(例如，电源柱布局图案2114b)。在一些实施例中，操作2812包括将第二电源柱布局图案或第三电源柱布局图案与第一电源柱布局图案合并以放置新的电源柱布局图案(例如，电源柱布局图案2014a')。

在一些实施例中，图22的布局设计2200示出操作2812的结果。例如，在这些实施例中，第一单元(例如，布局设计2100A)的第一电源柱布局图案(例如，电源柱布局图案2114b)与第二单元(例如，单元布局图案2002a)的第二电源柱布局图案(例如，电源柱布局图案2014a)重叠或与其共享相同的位置，并且合并以将电源柱布局图案(例如，电源柱布局图案2014a')放置在布局上。

在操作2814中，如果第二单元(例如，单元布局图案2002a)中的第二电源柱布局图案(例如，电源柱布局图案2014a)或第三单元(例如，单元布局图案2002c)中的第三电源柱布局图案(例如，电源柱布局图案2008c)与第一单元的第一电源柱布局图案(例如，电源柱布局图案2114a)重叠，移动第二单元(例如，单元布局图案2002a)或第三单元(例如，单元布局图案2002c)。

在一些实施例中，如果第二单元(例如，单元布局图案2002a)的第二电源柱布局图案(例如，电源柱布局图案2014a)或第三单元(例如，单元布局图案2002c)的第三电源柱布局图案(例如，电源柱布局图案2008c)与第一单元的第一电源柱布局图案(例如，电源柱布局图案2114a)不重叠，则在操作2814中不移动第二单元(例如，单元布局图案2002a)或第三单元(例如，单元布局图案2002c)。

在一些实施例中，在操作2814中，即使布线资源可用，如果第二单元(例如，单元布局图案2002a)的第二电源柱布局图案(例如，电源柱布局图案2014a)或第三单元(例如，单元布局图案2002c)的第三电源柱布局图案(例如，电源柱布局图案2008c)与第一单元的第一电源柱布局图案(例如，电源柱布局图案2114a)重叠，则第二电源柱布局图案(例如，电源柱布局图案2014a)或第三电源柱布局图案(例如，电源柱布局图案2008c)合并以形成与操作2812类似的电源柱布局图案(例如，电源柱布局图案2014a')。

在一些实施例中，当将第二单元放置在与第三单元不同的行上时，操作2814还包括操作2814a(未示出)。在一些实施例中，操作2814a(未示出)包括将第二单元(例如，单元布局图案2002a)的第二电源柱布局图案(例如，电源柱布局图案2014a)与第三单元(例如，单元布局图案2002c)的第三电源柱布局图案(例如，电源柱布局图案2008c)合并以形成第二单元(例如，单元布局图案2002a)或第三单元(例如，单元布局图案2002c)的新的电源柱布局图案(例如，电源柱布局图案2014a’)，结果如图21B的布局设计2100所示。

在操作2816中，至少基于第一单元布局图案(例如，布局设计2100A)的第一布局设计(例如，布局设计2100A)、第二单元布局图案(例如，单元布局图案2002a-2002d)的第二布局设计(例如，布局设计2000A-2000D)或第三单元(例如，单元布局图案2002a-2002d)的第三布局设计(例如，布局设计2000A-2000D)制造IC结构200、1200或2400。

在一些实施例中，方法2800的第一电源柱布局图案包括电源柱布局图案组2103、2204c、2204e、2204c'或2204e'(图22)或源极导电结构布局图案2302、2304、2402、2404、2502、2504、2602A、2602B、2602C、2604A、2604B、2604D、2702A、2702B、2702C、2704A、2704B、2704D中的至少一个或多个电源柱布局图案。在一些实施例中，方法2800的第二电源柱布局图案或第三电源柱布局图案包括至少一个或多个电源柱布局图案2008a、2008b、2008c、2008d、2014a、2014b、2014c、2014d、2204c、2204e、2204c’或2204e’(图22)或源极导电结构布局图案2302、2304、2402、2404、2502、2504、2602A、2602B、2602C、2604A、2604B、2604D、2702A、2702B、2702C、2704A、2704B、2704D。

在一些实施例中，方法2800的第一布局设计包括布局图案100、300-1100、1300-2300D或2500A-2700D(图1、图3-图11、图13-图23D或图25A-图27D)中的一个或多个。在一些实施例中，方法2800的第二布局设计包括布局图案100、300-1100、1300-2300D或2500A-2700D(图1、图3-图11、图13-图23D或图25A-图27D)中的一个或多个。在一些实施例中，方法2800的第三布局设计包括布局图案100、300-1100、1300-2300D或2500A-2700D(图1、图3-图11、图13-图23D或图25A-图27D)中的一个或多个。

在一些实施例中，不实施操作2808、2810、2812和2814中的一个或多个。

图29是根据一些实施例的形成或制造IC的方法2900的流程图。应当理解，可以在图29所示的方法2900之前、期间和/或之后实施额外的操作。在一些实施例中，方法2900可用于形成诸如IC结构200、1200或2400(图2A-图2B、图12A-图12B或图24)的集成电路。在一些实施例中，方法2900可用于形成具有与布局图案100、300-1100、1300-2300D或2500A-2700D(图1、图3-图11、图13-图23D或图25A-图27D)中的一个或多个类似的结构关系的集成电路。

在方法2900的操作2902中，在第一布局层级(例如，M0)上放置第一组导电结构布局图案(例如，第一导电结构布局图案106、导电结构布局图案组1106)。在一些实施例中，第一组导电结构布局图案对应于制造集成电路结构200、1200、2400的第一组导电结构(例如，第一导电结构206、导电结构组1206)。在一些实施例中，第一组导电结构布局图案在第一方向X上延伸。在一些实施例中，第一组导电结构布局图案中的每个导电结构布局图案在第二方向Y上彼此分离。在一些实施例中，操作2902包括生成第一组导电结构布局图案。

在操作2904中，在与第一布局层级不同的第二布局层级(例如，M1)上放置第二组导电结构布局图案(例如，第一组导电结构布局图案114、导电结构布局图案组1114)。在一些实施例中，第二组导电结构布局图案对应于制造集成电路结构200、1200、2400的第二组导电结构(例如，导电结构214a、214b、1214a、1214b)。在一些实施例中，第二组导电结构布局图案在第二方向Y上延伸并与第一组导电结构布局图案重叠。在一些实施例中，第二组导电结构布局图案中的每个导电结构布局图案在第一方向X上彼此分离。在一些实施例中，操作2904包括生成第二组导电结构布局图案。

在操作2906中，在第二组导电结构布局图案和第一组导电结构布局图案之间放置第一组通孔布局图案(例如，第二组通孔布局图案118、通孔布局图案组1118)。在一些实施例中，第一组通孔布局图案位于V0处。在一些实施例中，第一组通孔布局图案对应于制造IC结构200、1200、2400的第一组通孔(例如，第二组通孔218a和218b、通孔结构1218a、1218b、1218c、1218d)。在一些实施例中，第一组通孔将第二组导电结构电连接至第一组导电结构。在一些实施例中，第一组通孔布局图案中的每个通孔布局图案位于第二组导电结构布局图案中的每个导电结构布局图案与第一组导电结构布局图案中的每个导电结构布局图案重叠的位置处。在一些实施例中，操作2906包括生成第一组通孔布局图案。

在操作2908中，在与第一布局层级和第二布局层级不同的第三布局层级(例如，M2)处放置第三组导电结构布局图案(例如，第二导电结构布局图案122、导电结构布局图案组1122)。在一些实施例中，第三组导电结构布局图案对应于制造集成电路结构200、1200、2400的第三组导电结构(例如，第二导电结构222、导电结构1222a、1222b)。在一些实施例中，第三组导电结构布局图案在第一方向X上延伸，与第二组导电结构布局图案重叠，并且覆盖第一组导电结构布局图案的部分。在一些实施例中，第三组导电结构布局图案中的每个导电结构布局图案在第二方向Y上彼此分离。在一些实施例中，操作2908包括生成第三组导电结构布局图案。

在操作2910中，在第三组导电结构布局图案和第二组导电结构布局图案之间放置第二组通孔布局图案(例如，第三组通孔布局图案124、通孔布局图案组1124)。在一些实施例中，第二组通孔布局图案位于V1处。在一些实施例中，第二组通孔布局图案对应于制造IC结构200、1200、2400的第二组通孔(例如，第三组通孔224a和224b、通孔结构1224a、1224b、1224c、1224d)。在一些实施例中，第二组通孔将IC结构200、1200、2400的第三组导电结构电连接至第二组导电结构。在一些实施例中，第二组通孔布局图案中的每个通孔布局图案位于第三组导电结构布局图案中的每个导电结构布局图案与第二组导电结构布局图案中的每个导电结构布局图案重叠的位置处。在一些实施例中，操作2910包括生成第二组通孔布局图案。

在操作2912中，在与第一布局层级、第二布局层级和第三布局层级不同的第四布局层级(例如，M3)上放置第四组导电结构布局图案(例如，第二组导电结构布局图案128、导电结构布局图案组1128)。在一些实施例中，第四组导电结构布局图案对应于制造集成电路结构200、1200、2400的第四组导电结构(例如，导电结构228a、228b、1228a、1228b)。在一些实施例中，第四组导电结构布局图案在第二方向上延伸，与第三组导电结构布局图案和第一组导电结构布局图案重叠，并且覆盖第二组导电结构布局图案的部分。在一些实施例中，第四组导电结构布局图案中的每个导电结构布局图案在第一方向上彼此分离。在一些实施例中，操作2912包括生成第四组导电结构布局图案。

在操作2914中，在第四组导电结构布局图案和第三组导电结构布局图案之间放置第三组通孔布局图案(例如，第四组通孔布局图案130、通孔布局图案组1130)。在一些实施例中，第三组通孔布局图案位于V2处。在一些实施例中，第三组通孔布局图案对应于制造IC结构200、1200、2400的第三组通孔(例如，第四组通孔230a和230b、通孔结构1230a、1230b、1230c、1230d)。在一些实施例中，第三组通孔将IC结构200、1200、2400的第四组导电结构电连接至第三组导电结构。在一些实施例中，第三组通孔布局图案中的每个通孔布局图案位于第四组导电结构布局图案中的每个导电结构布局图案与第三组导电结构布局图案中的每个导电结构布局图案重叠的位置处。在一些实施例中，操作2914包括生成第三组通孔布局图案。

在一些实施例中，第一组通孔布局图案、第二组通孔布局图案或第三组通孔布局图案中的至少一个通孔布局图案的中心在第一方向和第二方向的每个方向上与第一组通孔布局图案、第二组通孔布局图案或第三组通孔布局图案中的另一通孔布局图案的中心对准。

在操作2916中，在第一布局层级(M0)上放置电源导轨布局图案组(例如，导轨布局图案组108a、108b，导轨布局图案组2102)。在一些实施例中，电源导轨布局图案组对应于制造IC结构200、1200、2400的电源导轨组(例如，导轨组208a、208b，导轨布局图案组2102)。在一些实施例中，电源导轨组配置为提供第一电源电压VDD或第二电源电压VSS。在一些实施例中，至少第一组导电结构布局图案、第二组导电结构布局图案、第三组导电结构布局图案或第四组导电结构布局图案位于第一组电源导轨布局图案之间。在一些实施例中，操作2916包括生成导轨布局图案组。

在操作2918中，在与第一布局层级、第二布局层级、第三布局层级、第四布局层级不同的第五布局层级(例如，多晶硅层级)上放置栅极布局图案组(例如，栅极布局图案组104)。在一些实施例中，栅极布局图案组对应于制造集成电路结构200、1200、2400的栅极组(例如，栅极组202)。在一些实施例中，栅极布局图案组104位于第一布局层级(M0)下面。在一些实施例中，栅极布局图案组在第二方向上延伸。在一些实施例中，栅极布局图案组中的每个栅极布局图案在第一方向上彼此分离。在一些实施例中，不实施操作2918。在一些实施例中，操作2918包括生成栅极布局图案组。

在操作2920中，在与第一布局层级、第二布局层级、第三布局层级、第四布局层级和第五布局层级不同的第六布局层级上放置导电结构布局图案(例如，导电结构布局图案140)。在一些实施例中，第五组导电结构布局图案对应于制造集成电路结构200、1200、2400的第五组导电结构(例如，接触件组204a、204b和204c)。在一些实施例中，第五组导电结构布局图案在第二方向Y上延伸，并且与栅极布局图案组重叠。在一些实施例中，第五组导电结构布局图案中的每个导电结构布局图案在第一方向X上彼此分离。在一些实施例中，不实施操作2920。在一些实施例中，操作2920包括生成第五组导电结构布局图案。

在操作2922中，在栅极布局图案组和第一组导电结构布局图案之间放置第四组通孔布局图案(例如，第一组通孔布局图案112)。在一些实施例中，操作2922包括将第四组通孔布局图案放置在栅极布局图案组和第五组导电结构布局图案之间。在一些实施例中，第四组通孔布局图案位于VC处。在一些实施例中，第四组通孔布局图案对应于制造IC结构200、2400的第四组通孔(例如，通孔组212a、212b和212c)。在一些实施例中，第四组通孔将栅极组电连接至第一组导电结构。在一些实施例中，第四组通孔布局图案中的每个通孔布局图案位于第一组导电结构布局图案中的每个导电结构布局图案与栅极布局图案组中的每个栅极布局图案重叠的位置处。在一些实施例中，不实施操作2922。在一些实施例中，操作2922包括生成第四组通孔布局图案。

在操作2924中，基于方法2900的布局图案中的至少一个制造集成电路结构200、1200、2400。在一些实施例中，操作2924还包括基于方法2900中的一个或多个布局图案来制造掩模组，并且使用该掩模组来制造方法2900中的一个或多个集成电路结构。在一些实施例中，将方法2900的布局图案中的至少一个存储在非暂时性计算机可读介质上，并且通过硬件处理器实施方法2900中的上述操作中的至少一个。在一些实施例中，操作2924还包括基于布局设计100、300-1100、1300-2300D或2500A-2700D(图1、图3-图11、图13-图23D或25A-27D)中的至少一个制造集成电路结构200、1200、2400。

方法2900的一个或多个通孔布局图案、导电结构布局图案、导轨布局图案组或栅极布局图案组的其他构造在本发明的范围内。层级的其他构造在本发明的范围内。

在一些实施例中，不实施操作2902、2904、2906、2908、2910、2912、2914、2916、2918、2920或2922中的一个或多个。

在一些实施例中，方法2800或2900的布局设计对应于布局设计100、300-1100、1300-1900、2000A-2000D、2100A-2100B、2300A-2300D、2500A-2500B、2600A-2600D或2700A-2700D。

在一些实施例中，方法2800或2900的第一组、第二组、第三组、第四组或第五组导电结构布局图案对应于布局设计100、300-1100、1300-1900、2000A-2000D、2100A-2100B、2300A-2300D、2500A-2500B、2600A-2600D或2700A-2700D中的一个或多个布局图案。

在一些实施例中，方法2800或2900的第一组、第二组、第三组或第四组通孔布局图案对应于布局设计100、300-1100、1300-1900、2000A-2000D、2100A-2100B、2300A-2300D、2500A-2500B、2600A-2600D或2700A-2700D中的一个或多个布局图案。

在一些实施例中，方法2800或2900的导轨布局图案组对应于布局设计100、300-1100、1300-1900、2000A-2000D、2100A-2100B、2300A-2300D、2500A-2500B、2600A-2600D或2700A-2700D中的一个或多个布局图案。

在一些实施例中，方法2800或2900的栅极布局图案组对应于布局设计100、300-1100、1300-1900、2000A-2000D、2100A-2100B、2300A-2300D、2500A-2500B、2600A-2600D或2700A-2700D中的一个或多个布局图案。

通过配置为执行用于制造诸如IC结构200、1200或2400的IC的指令的处理装置实施方法2800或2900中的一个或多个操作。在一些实施例中，使用与在方法2800或2900的不同的一个或多个操作中使用的相同的处理器件来实施方法2800或2900中的一个或多个操作。在一些实施例中，不同的处理器件用于实施与用于实施方法2800或2900中的一个或多个操作不同的方法2800或2900的一个或多个操作。

图30是根据一些实施例的用于设计IC布局设计的系统3000的示意图。在一些实施例中，系统3000生成或放置本文所述的一个或多个IC布局设计。系统3000包括硬件处理器3002和非暂时性计算机可读存储介质3004，其中，非暂时性计算机可读存储介质3004编码有(即，存储)计算机程序代码3006(即，可执行指令组)。计算机可读存储介质3004也编码有指令3007，其中，该指令用于与生产集成电路的制造机器接口连接。处理器3002通过总线3008电连接至计算机可读存储介质3004。处理器3002也通过总线3008电连接至I/O接口3010。网络接口3012也通过总线3008电连接至处理器3002。网络接口3012连接至网络3014，从而使得处理器3002和计算机可读存储介质3004能够通过网络3014连接至外部元件。处理器3002配置为执行编码在计算机可读存储介质3004中的计算机程序代码3006，以使得系统3000可用于实施方法2800或方法2900所描述的部分或全部操作。

在一些实施例中，处理器3002是中央处理单元(CPU)、多处理器、分布式处理系统、专用集成电路(ASIC)和/或合适的处理单元。

在一些实施例中，计算机可读存储介质3004是电子、磁性、光学、电磁、红外和/或半导体系统(或装置或器件)。例如，计算机可读存储介质3004包括半导体或固相存储器、磁带、移动计算机软盘、随机存取存储器(RAM)、只读存储器(ROM)、硬磁盘和/或光盘。在使用光盘的一些实施例中，计算机可读存储介质3004包括只读光盘存储器(CD-ROM)、读/写光盘(CD-R/W)和/或数字视频光盘(DVD)。

在一些实施例中，存储介质3004存储计算机程序代码3006，该计算机程序代码配置为使系统3000实施方法2800或2900。在一些实施例中，存储介质3004还存储用于实施方法2800或2900所需的信息以及在实施方法2800或2900期间生成的信息，诸如布局设计3016、第一组导电结构布局图案3018、第二组导电结构布局图案3020、第三组导电结构布局图案3022、第四组导电结构布局图案3024、第五组导电结构布局图案3026、栅极布局图案组3028、至少一组通孔布局图案3030、导轨布局图案组3032和用户界面3034，和/或可执行指令组，以实施方法2800或2900的操作。在一些实施例中，通孔布局图案3030的至少一组包括图29的第一组通孔布局图案、第二组通孔布局图案、第三组通孔布局图案或第四组通孔布局图案中的一个或多个。

在一些实施例中，存储介质3004存储用于与制造机器连接的指令3007。指令3007使得处理器3002能够生成由制造机器可读的制造指令，以在制造工艺中有效地实现方法2800或2900。

系统3000包括I/O接口3010。I/O接口3010连接至外部电路。在一些实施例中，I/O接口3010包括键盘、小型键盘、鼠标、轨迹球、触控板和/或光标方向键用于向处理器3002传送信息和命令。

系统3000还包括连接至处理器3002的网络接口3012。网络接口3012允许系统3000与网络3014通信，其中，一个或多个其他计算机系统连接至该网络。网络接口3012包括诸如蓝牙、WIFI、WIMAX、GPRS或WCDMA的无线网络接口；或诸如ETHERNET、USB或IEEE-1394的有线网络接口。在一些实施例中，在两个或多个系统3000中实现方法2800或2900，并且在不同系统3000之间通过网络3014交换信息，诸如布局设计、第一组导电结构布局图案、第二组导电结构布局图案、第三组导电结构布局图案、第四组导电结构布局图案、第五组导电结构布局图案、栅极布局图案组、至少一组通孔布局图案、导轨布局图案组和用户界面。

系统3000配置为通过I/O接口3010或网络接口3012接收与布局设计相关的信息。信息通过总线3008传送至处理器3002，以确定用于产生集成电路结构200、1200或2400的布局设计。然后将布局设计存储在计算机可读介质3004中作为布局设计3016。系统3000配置为通过I/O接口3010或网络接口3012接收与第一组导电结构布局图案相关的信息。该信息存储在计算机可读介质3004中作为第一组导电结构布局图案3018。系统3000配置为通过I/O接口3010或网络接口3012接收与第二组导电结构布局图案相关的信息。该信息存储在计算机可读介质3004中作为第二组导电结构布局图案3020。系统3000配置为通过I/O接口3010或网络接口3012接收与第三组导电结构布局图案相关的信息。该信息存储在计算机可读介质3004中作为第三组导电结构布局图案3022。系统3000配置为通过I/O接口3010或网络接口3012接收与第四组导电结构布局图案相关的信息。该信息存储在计算机介质3004中作为第四组导电结构布局图案3024。系统3000配置为通过I/O接口3010或网络接口3012接收与第五组导电结构布局图案相关的信息。该信息存储在计算机可读介质3004中作为第五组导电结构布局图案3026。系统3000配置为通过I/O接口3010或网络接口3012接收与栅极布局图案组相关的信息。该信息存储在计算机可读介质3004中作为栅极布局图案组3028。系统3000配置为通过I/O接口3010或网络接口3012接收与至少一组通孔布局图案相关的信息。该信息存储在计算机可读介质3004中作为至少一组通孔布局图案3030。系统3000配置为通过I/O接口3010或网络接口3012接收与导轨布局图案组相关的信息。该信息存储在计算机可读介质3004中作为导轨布局图案组3032。系统3000配置为通过I/O接口3010或网络接口3012接收与用户界面相关的信息。该信息存储在计算机可读介质3004中作为用户界面3034。

在一些实施例中，方法2800或2900实现为用于由处理器执行的独立软件应用。在一些实施例中，方法2800或2900实现为作为额外的软件应用的部分的软件应用。在一些实施例中，方法2800或2900实现为软件应用的插件。在一些实施例中，方法2800或2900实现为作为EDA工具的部分的软件应用。在一些实施例中，方法2800或2900实现为由EDA工具使用的软件应用。在一些实施例中，EDA工具用于生成集成电路器件的布局。在一些实施例中，在非暂时性计算机可读介质上存储布局。在一些实施例中，使用诸如可从CADENCE DESIGNSYSTEMS,Inc.获得的的工具或另一合适的布局生成工具产生布局。在一些实施例中，基于网表来生成布局，其中，基于原理设计来创建该网表。在一些实施例中，方法2800或2900由制造器件实现，以使用基于由系统3000生成的一个或多个布局设计(例如，布局设计100、300-1100、1300-1900、2000A-2000D、2100A-2100B、2300A-2300D、2500A-2500B、2600A-2600D或2700A-2700D)制造的掩模组来制造集成电路(例如，集成电路200、1200或2400)。

图30的系统3000生成集成电路结构200、1200或2400的布局设计(例如，布局设计100、300-1100、1300-1900、2000A-2000D、2100A-2100B、2300A-2300D、2500A-2500B、2600A-2600D或2700A-2700D)，其中，该布局设计占用比其他方法更少的区域，并提供比其他方法更好的布线资源。

本发明的一个方面涉及集成电路结构。集成电路结构包括位于第一层级处的栅极结构组，该栅极结构组中的每个栅极在第一方向上彼此分离，并且在与第一方向不同的第二方向上延伸。集成电路结构还包括第一导电结构，其在第一方向上延伸、与栅组结构组重叠并位于第二层级处。集成电路结构还包括位于栅极结构组和第一导电结构之间的第一组通孔，该第一组通孔中的每个通孔位于第一导电结构与栅极组中的每个栅极重叠的位置处，并且该第一组通孔将该栅极结构组连接至第一导电结构。集成电路结构还包括在第二方向上延伸、与第一导电结构重叠、位于第三层级处的第一组导电结构，第一组导电结构中的每个导电结构在第一方向上彼此分离并且定位于该栅极结构组中的栅极对之间。集成电路结构还包括位于第一组导电结构和第一导电结构之间的第二组通孔，第二组通孔中的每个通孔位于第一组导电结构与第一导电结构重叠的位置处，并且第二组通孔将第一组导电结构连接至第一导电结构。在一些实施例中，集成电路结构包括在第一方向上延伸、与第一组导电结构重叠、覆盖第一导电结构并位于第四层级处的第二导电结构；以及位于第二导电结构和第一组导电结构之间的第三组通孔，第三组通孔中的每个通孔位于第二导电结构与第一组导电结构重叠的位置处，并且第三组通孔将第二导电结构连接至第一组导电结构。在一些实施例中，集成电路结构包括在第二方向上延伸、与第一导电结构和第二导电结构重叠、覆盖第一组导电结构、位于第五层级处的第二组导电结构，第二组导电结构中的每个导电结构在第一方向上彼此分离并且定位于栅极结构组之间；以及位于第二组导电结构和第二导电结构之间的第四组通孔，第四组通孔中的每个通孔位于第二组导电结构与第二导电结构重叠的位置处，以及第四组通孔将第二组导电结构连接至第二导电结构。在一些实施例中，集成电路结构还包括配置为提供第一电源电压的第一电源导轨；以及配置为提供与第一电源电压不同的第二电源电压的第二电源导轨，其中，至少第一导电结构、第二导电结构、第一组导电结构或第二组导电结构位于第一电源导轨和第二电源导轨之间。在一些实施例中，第二组通孔的中心、第三组通孔的中心和第四组通孔的中心在第一方向和第二方向上对准。在一些实施例中，第二组导电结构具有与第一组导电结构相同的宽度。在一些实施例中，第二组导电结构具有与第一组导电结构相同的长度。在一些实施例中，第一组导电结构或第二组导电结构中的每个导电结构位于该栅极结构组的一对栅极结构之间。在一些实施例中，第二组导电结构具有与第一组导电结构不同的长度，并且集成电路结构配置为将控制信号提供给该栅极结构组的栅极。

在实施例中，集成电路结构还包括：第二导电结构，在所述第一方向上延伸，与所述第一组导电结构重叠，覆盖所述第一导电结构，并且位于第四层级处；以及第三组通孔，位于所述第二导电结构和所述第一组导电结构之间，所述第三组通孔中的每个通孔位于所述第二组导电结构与所述第一组导电结构重叠的位置处，并且所述第三组通孔将所述第二导电结构连接至所述第一组导电结构。

在实施例中，集成电路结构还包括：第二组导电结构，在所述第二方向上延伸，与所述第一导电结构和所述第二导电结构重叠，覆盖所述第一组导电结构，位于第五层级处，所述第二组导电结构中的每个导电结构在所述第一方向上彼此分离并且定位于所述栅极结构组之间；以及第四组通孔，位于所述第二组导电结构和所述第二导电结构之间，所述第四组通孔中的每个通孔位于所述第二组导电结构与所述第二导电结构重叠的位置处，并且所述第四组通孔将所述第二组导电结构连接至所述第二导电结构。

在实施例中，集成电路结构还包括：第一电源导轨，配置为提供第一电源电压；以及第二电源导轨，配置为提供与所述第一电源电压不同的第二电源电压，其中，至少所述第一导电结构、所述第二导电结构、所述第一组导电结构或所述第二组导电结构位于所述第一电源导轨和所述第二电源导轨之间。

在实施例中，所述第二组通孔的中心、所述第三组通孔的中心和所述第四组通孔的中心在所述第一方向和所述第二方向上对准。

在实施例中，所述第二组导电结构具有与所述第一组导电结构相同的宽度。

在实施例中，所述第二组导电结构具有与所述第一组导电结构相同的长度。

在实施例中，所述第一组导电结构或所述第二组导电结构中的每个导电结构位于所述栅极结构组的一对栅极结构之间。

在实施例中，所述第二组导电结构具有与所述第一组导电结构不同的长度，以及所述集成电路结构配置为向所述栅极结构组中的栅极提供控制信号。

本发明的另一方面涉及一种集成电路结构，其包括在第一方向上延伸、位于第一层级处的第一组导电结构，并且第一组导电结构中的每个导电结构在与第一方向不同的第二方向上彼此分离。集成电路结构还包括在第二方向上延伸、与第一组导电结构重叠、位于与第一层级不同的第二层级处的第二组导电结构，并且第二组导电结构中的每个导电结构在第一方向上彼此分离。集成电路结构还包括位于第二组导电结构和第一组导电结构之间的第一组通孔，第一组通孔将第二组导电结构连接至第一组导电结构，并且第一组通孔中的每个通孔位于第二组导电结构中的每个导电结构与第一组导电结构中的每个导电结构重叠的位置处。集成电路结构还包括在第一方向上延伸、与第二组导电结构重叠、覆盖第一组导电结构的部分、位于与第一层级和第二层级不同的第三层级处的第三组导电结构，第三组导电结构中的每个导电结构在第二方向上彼此分离。集成电路结构还包括位于第三组导电结构和第二组导电结构之间的第二组通孔，第二组通孔将第三组导电结构连接至第二组导电结构，并且第二组通孔中的每个通孔位于第三组导电结构中的每个导电结构与第二组导电结构中的每个导电结构重叠的位置处。在一些实施例中，集成电路结构还包括在第二方向上延伸、与第三组导电结构和第一组导电结构重叠、覆盖第二组导电结构的部分、位于与第一层级、第二层级和第三层级不同的第四层级处的第四组导电结构，并且第四组导电结构中的每个导电结构在第一方向上彼此分离；以及位于第四组导电结构和第三组导电结构之间的第三组通孔，第三组通孔将第四组导电结构连接至第三组导电结构，以及第三组通孔中的每个通孔位于第四组导电结构中的每个导电结构与第三组导电结构中的每个导电结构重叠的位置处。在一些实施例中，第二组导电结构包括：在第二方向上延伸的第一结构；以及在第二方向上延伸的第二结构，第二结构在第一方向上与第一结构分离；第四组导电结构包括：在第二方向上延伸的第三结构；以及在第二方向上延伸的第四结构，第四结构在第一方向上与第三结构分离。在一些实施例中，第一组通孔的中心、第二组通孔的中心和第三组通孔的中心在第一方向和第二方向上对准；第二组导电结构具有与第四组导电结构相同的宽度；或第二组导电结构具有与第四组导电结构相同的长度。在一些实施例中，第一组导电结构具有与第三组导电结构不同的长度；并且集成电路结构连接至晶体管的漏极端子，该晶体管是标准单元的部分。

在一些实施例中，集成电路结构还包括配置为提供第一电源电压的第一电源导轨，以及配置为提供与第一电源电压不同的第二电源电压的第二电源导轨，其中，至少第一组导电结构、第二组导电结构、第三组导电结构或第四组导电结构位于第一电源导轨和第二电源导轨之间。

在实施例中，集成电路结构还包括：第四组导电结构，在所述第二方向上延伸，与所述第三组导电结构和所述第一组导电结构重叠，覆盖所述第二组导电结构的部分，位于与所述第一层级、所述第二层级和所述第三层级不同的第四层级处，并且所述第四组导电结构中的每个导电结构在所述第一方向上彼此分离；以及第三组通孔，位于所述第四组导电结构和所述第三组导电结构之间，所述第三组通孔将所述第四组导电结构连接至所述第三组导电结构，并且所述第三组通孔中的每个通孔位于所述第四组导电结构中的每个导电结构与所述第三组导电结构中的每个导电结构重叠的位置处。

在实施例中，所述第二组导电结构包括：第一结构，在所述第二方向上延伸；以及第二结构，在所述第二方向上延伸，所述第二结构在所述第一方向上与所述第一结构分离；第四组导电结构包括：第三结构，在所述第二方向上延伸；以及第四结构，在所述第二方向上延伸，所述第四结构在所述第一方向上与所述第三结构分离。

在实施例中，所述第一组通孔的中心、所述第二组通孔的中心和所述第三组通孔的中心在所述第一方向和所述第二方向上对准；所述第二组导电结构具有与所述第四组导电结构相同的宽度；或所述第二组导电结构具有与所述第四组导电结构相同的长度。

在实施例中，所述第一组导电结构具有与所述第三组导电结构不同的长度；以及所述集成电路结构连接至晶体管的漏极端子，所述晶体管是标准单元的部分。

在实施例中，集成电路结构还包括：第一电源导轨，配置为提供第一电源电压；以及第二电源导轨，配置为提供与所述第一电源电压不同的第二电源电压，其中，至少所述第一组导电结构、所述第二组导电结构、所述第三组导电结构或所述第四组导电结构位于所述第一电源导轨和所述第二电源导轨之间。

本发明的另一方面涉及一种制造集成电路结构的方法。该方法包括将第一组导电结构布局图案放置在第一布局层级上，第一组导电结构布局图案对应于制造集成电路结构的第一组导电结构，第一组导电结构布局图案在第一方向上延伸，第一组导电结构布局图案中的每个导电结构布局图案在与第一方向不同的第二方向上彼此分离。该方法还包括将第二组导电结构布局图案放置在与第一布局层级不同的第二布局层级上，第二组导电结构布局图案对应于制造集成电路结构的第二组导电结构，第二组导电结构布局图案在第二方向上延伸，与第一组导电结构布局图案重叠，并且第二组导电结构布局图案中的每个导电结构布局图案在第一方向上彼此分离。该方法还包括将第一组通孔布局图案放置在第二组导电结构布局图案和第一组导电结构布局图案之间，第一组通孔布局图案对应于制造第一组通孔，第一组通孔将第二组导电结构连接至第一组导电结构，并且第一组通孔布局图案中的每个通孔布局图案位于第二组导电结构布局图案中的每个导电结构布局图案与第一组导电结构布局图案中的每个导电结构布局图案重叠的位置处，其中，上述布局图案中的至少一个存储在非暂时性计算机可读介质上，并且上述操作中的至少一个由硬件处理器实施。该方法还包括基于集成电路的上述布局图案中的至少一个制造集成电路结构。在一些实施例中，该方法还包括在与第一布局层级和第二布局层级不同的第三布局层级处放置第三组导电结构布局图案，第三组导电结构布局图案对应于制造集成电路结构的第三组导电结构，第三组导电结构布局图案在第一方向上延伸，与第二组导电结构布局图案重叠，覆盖第一组导电结构布局图案的部分，第三组导电结构布局图案中的每个导电结构布局图案在第二方向上彼此分离；以及将第二组通孔布局图案放置在第三组导电结构布局图案和第二组导电结构布局图案之间，第二组通孔布局图案对应于制造第二组通孔，第二组通孔将第三组导电结构连接至第二组导电结构，并且第二组通孔布局图案中的每个通孔布局图案位于第三组导电结构布局图案中的每个导电结构布局图案与第二组导电结构布局图案中的每个导电结构布局图案重叠的位置处。在一些实施例中，该方法还包括将第四组导电结构布局图案放置在与第一布局层级、第二布局层级和第三布局层级不同的第四布局层级上，第四组导电结构布局图案对应于制造集成电路结构的第四组导电结构，第四组导电结构布局图案在第二方向上延伸，与第三组导电结构布局图案和第一组导电结构布局图案重叠，覆盖第二组导电结构布局图案的部分，并且第四组导电结构布局图案中的每个导电结构布局图案在第一方向上彼此分离。在一些实施例中，该方法还包括将第三组通孔布局图案放置在第四组导电结构布局图案和第三组导电结构布局图案之间，第三组通孔布局图案对应于制造第三组通孔，第三组通孔将第四组导电结构连接至第三组导电结构，并且第三组通孔布局图案中的每个通孔布局图案位于第四组导电结构布局图案中的每个导电结构布局图案与第三组导电结构布局图案中的每个导电结构布局图案重叠的位置处。在一些实施例中，该方法还包括将电源导轨布局图案组放置在第一布局层级上，电源导轨布局图案组对应于制造电源导轨组，其中，该电源导轨组配置为提供第一电源电压或与第一电源电压不同的第二电源电压，其中，至少第一组导电结构布局图案、第二组导电结构布局图案、第三组导电结构布局图案或第四组导电结构布局图案位于第一组电源导轨布局图案之间。

在实施例中，制造集成电路结构的方法还包括：将第三组导电结构布局图案放置在与所述第一布局层级和所述第二布局层级不同的第三布局层级处，所述第三组导电结构布局图案对应于制造所述集成电路结构的第三组导电结构，所述第三组导电结构布局图案在所述第一方向上延伸，与所述第二组导电结构布局图案重叠，覆盖所述第一组导电结构布局图案的部分，所述第三组导电结构布局图案中的每个导电结构布局图案在所述第二方向上彼此分离；以及将第二组通孔布局图案放置在所述第三组导电结构布局图案和所述第二组导电结构布局图案之间，所述第二组通孔布局图案对应于制造第二组通孔，所述第二组通孔将所述第三组导电结构连接至所述第二组导电结构，并且所述第二组通孔布局图案中的每个通孔布局图案位于所述第三组导电结构布局图案中的每个导电结构布局图案与所述第二组导电结构布局图案中的每个导电结构布局图案重叠的位置处。

在实施例中，制造集成电路结构的方法还包括：将第四组导电结构布局图案放置在与所述第一布局层级、所述第二布局层级和所述第三布局层级不同的第四布局层级上，所述第四组导电结构布局图案对应于制造所述集成电路结构的第四组导电结构，所述第四组导电结构布局图案在所述第二方向上延伸，与所述第三组导电结构布局图案和所述第一组导电结构布局图案重叠，覆盖所述第二组导电结构布局图案的部分，并且所述第四组导电结构布局图案中的每个导电结构布局图案在所述第一方向上彼此分离。

在实施例中，制造集成电路结构的方法还包括：将第三组通孔布局图案放置在所述第四组导电结构布局图案和所述第三组导电结构布局图案之间，所述第三组通孔布局图案对应于制造第三组通孔，所述第三组通孔将所述第四组导电结构连接至所述第三组导电结构，并且所述第三组通孔布局图案中的每个通孔布局图案位于所述第四组导电结构布局图案中的每个导电结构布局图案与所述第三组导电结构布局图案中的每个导电结构布局图案重叠的位置处。

在实施例中，制造集成电路结构的方法还包括：将电源导轨布局图案组放置在所述第一布局层级上，所述电源导轨布局图案组对应于制造电源导轨组，其中，所述电源导轨组配置为提供第一电源电压或与所述第一电源电压不同的第二电源电压，其中，至少所述第一组导电结构布局图案、所述第二组导电结构布局图案、所述第三组导电结构布局图案或所述第四组导电结构布局图案位于所述电源导轨布局图案组之间。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。