具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

本发明使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

图1示出了一种半导体组件的结构示意图。

如图1所示，一种半导体组件包括基板20和至少两个芯片10，芯片10可层叠设置，层叠设置的芯片10设置于基板20上。

各芯片10包括背向基板20的第一表面101和朝向基板20的第二表面102，第一表面101设置有若干个朝向基板20方向凹陷的容置槽11，第二表面102的一侧设置有若干个焊接件30，焊接件30与容置槽11一一对应；任意相邻两芯片10之间，上层的芯片10的焊接件30在下层的芯片10的容置槽11内焊接，以使两芯片10之间电连接。

需要说明的是，基板20为芯片10提供电连接和支撑功效。基板20上布设电路层，基板20包括若干个导电连接线21。焊接件30的材料可以是铟材料、铜材料、镍材料、锡材料等其他合适的材料，焊接件30可以呈球状、块状或者其他合适的形状。在预设温度下，焊接件30能够由固态变为熔融态。

第一表面101设置有若干个朝向基板20方向凹陷的容置槽11，若干个容置槽11可以沿第一方向等间距M1布置，第一方向与芯片10的层叠方向垂直。对应地，第二表面102的一侧设置有若干个焊接件30，若干个焊接件30沿第一方向等间距M2布置。间距M1和间距M2相等，上层的芯片10的焊接件30与下层的芯片10的容置槽11正对，焊接件30可位于容置槽11内。焊接件30在容置槽11内进行焊接，使得熔融态的焊接件30能够填充于容置槽11内，避免相邻的两焊接件30桥接。焊接件30凝固后，两个芯片10固定连接且电连接。

当然，在本发明其他实施方式中，若干个容置槽11也可以沿第一方向不等距布置，相应地，若干个焊接件30沿第一方向也不等距布置，只需容置槽11与焊接件30一一对应即可。

在相关技术中，在相邻两个芯片10之间等间距设置有若干个焊接件30，在预设温度下，相邻两个焊接件30之间存在桥接的问题。

基于此，本申请提出上述的半导体组件，该半导体组件通过在芯片10设置有容置槽11，熔融态的焊接件30填充于容置槽11内，减少或避免熔融态焊接件30的溢出，降低相邻两个焊接件30桥接的风险。

作为可实现的方式，半导体组件还包括若干个导电件40，导电件40与焊接件30一一对应，焊接件30通过导电件40设置于第二表面102的一侧。通过导电件40实现相邻两个芯片10电连接。

需要说明的是，导电件40的材料可以为铜材料、镍材料、锡材料等其他合适的材料，导电件40的熔点高于焊接件30的熔点，在预设温度下，焊接件30为熔融态，而导电件40的形态保持不变。

在具体实施例中，芯片10还设置有通孔12，通孔12可以为直线型，也可以为曲线型，通孔12一端与容置槽11连通，另一端位于芯片10的第二表面102。至少部分的导电件40设置于通孔12中，即导电件40外形与通孔12相匹配，以使导电件40能够插接于通孔12内。通过导电件40将焊接件30设置于第二表面102的一侧，若导电件40的下端部平齐于第二表面102，焊接件30连接至导电件40的下端部，焊接件30相当于直接连接在第二表面102上；若导电件40的下端部凸出于第二表面102，焊接件30连接至导电件40的下端部，焊接件30的下端部距第二表面102存在一定距离。

在一些实施例中，导电件40连接焊接件30的端部凸出于与导电件40对应的通孔12。

需要说明的是，一个容置槽11对应一个焊接件30和一个导电件40，导电件40的下端部(导电件40连接焊接件30的端部)凸出于通孔12在第二表面102的开口，即导电件40的下端部(导电件40连接焊接件30的端部)距离第二表面102存在间距d1。其中，上述的通孔12为连接该导电件40的通孔12，不为位于该导电件40上层(下层)的芯片上的通孔12。

2.5D/3D封装方式对芯片10的散热具有较高的要求，通过距离d1增加气流流通，有利于芯片10的散热。

在一些实施例中，导电件40的另一端部平齐于与导电件40对应的容置槽11的底部，保证容置槽11足够的空间，有利于熔融态的焊接件30填充于容置槽11，避免熔融态的焊接件30溢出于容置槽11。

需要说明的是，导电件40的另一端即为导电件40的上端部。其中，上述的通孔12为连接该导电件40的通孔12，不为位于该导电件40上层(下层)的芯片上的通孔12。

作为可实现的方式，容置槽11的内壁设置有导电层50，导电层50与导电件40连接。

需要说明的是，导电层50的材料与导电件40的材料相同，通过气相沉积法在容置槽11的内壁涂设导电层50。导电层50与导电件40连接，导电层50的设置，相当于增大了导电件40与焊接件30的接触面积，有利于导电件40与焊接件30之间的信息传递稳定。

作为可实现的方式，上层的芯片的焊接件30与下层的芯片的容置槽11限位配合。

在具体实施例中，限位配合也就是说焊接件30插接于容置槽11内，部分的焊接件30或者全部的焊接件30位于容置槽11内。在相邻两个芯片10未连接之前，通过焊接件30位于容置槽11内，约束两个芯片10之间沿水平方向运动的自由度，避免相邻两个芯片10之间偏移。

进一步地，上层的芯片的焊接件30位于下层的芯片的容置槽11内，焊接件30的最高点低于或平齐于容置槽11的开口，有利于熔融态的焊接件30能够全部容置于容置槽11内。

作为可实现的方式，容置槽11开口为扩口状。

需要说明的是，容置槽11开口的横截面大于容置槽11底部的横截面，增大了容置槽11的空间，以便填充更多的熔融焊接件30，使得熔融态的焊接件30不会溢出于容置槽11；此外，降低容置槽11的深度，避免影响芯片10的刚度和强度。

本实施方式中，容置槽11的数量为多个，优选地，若干个容置槽11以d2等间距布置，相邻两个容置槽之间存在间隙，有利于避免相邻两个焊接件30之间的桥接。在一些实施例中，若干个容置槽11也可以不等间距布置。

图3至图8示出了一种半导体组件的制造方法示意图。

该半导体组件的制造方法包括如下步骤：

S1，提供晶圆，晶圆包括芯片层10a和研磨层10b，芯片层10a背向研磨层10b的表面上开设容置槽11，容置槽11的开口为扩口状；

需要说明的是，采用硅通孔技术在芯片层10a背向研磨层10b的表面开设容置槽11，容置槽11的纵截面为三角形、梯形、半圆形或者半椭圆形等其他合适的形状，如图3所示，容置槽11的纵截面为三角形。其中，芯片层10a的厚度为L1，研磨层10b的厚度为L2，容置槽11的深度L3小于芯片层10aL1。

S2，容置槽11自其底部开设朝向研磨层10b延伸的盲孔12a，盲孔12a贯穿芯片层10a且止于研磨层10b；

需要说明的是，容置槽11和盲孔12a的深度之和为L1。

S3，芯片层10a背向研磨层10b的表面上铺设钝化层60；

需要说明的是，可以采用气相沉积法在芯片层10a背向研磨层10b的表面形成钝化层60，用于保护芯片层10a背向研磨层10b的表面，便于后续工艺形成导电件40。

S4，容置槽11内壁上铺设导电层50且盲孔12a内形成导电件40；

需要说明的是，可以采用气相沉积法在容置槽11内壁形成导电层50；在盲孔12a内形成导电件40，导电件40和导电层50的材料相同。导电件40与导电层50连接。

S5，研磨研磨层10b，直至研磨层10b消失；

需要说明的是，将晶圆倒置，通过研磨设备对晶圆研磨，直至研磨层10b的厚度L2减至为0。

S6，去除钝化层60，焊接件30连接至导电件40的下端部。

需要说明的是，去除钝化层60，焊接件30与导电件40一一对应，焊接件30连接至导电件40的下端部，此时芯片层10a可以称之为芯片10。

在步骤S5和S6之间，还可以延长导电件40长度，以使导电件40的下端部凸出于芯片层10a朝向研磨层10b的表面。此时，焊接件30的下端部与芯片层10a朝向研磨层10b的表面之间存在距离d1。

图9示出了一种用于芯片键合的装置的结构示意图。

如图9所示，用于芯片键合的装置包括承载件70和若干个加热机构80。加热机构80位于承载件70的下方。

承载件70设置有若干个承载区71，承载区71至少用于固定待键合芯片的基板；加热机构80设置于承载件70的一侧，加热机构80与承载区71一一对应。加热机构80包括若干个导热件82，导热件82与基板的导电连接线21一一对应且相抵靠，导热件82与基板发生热传递，使得基板与芯片发生热传导，进而完成基板与芯片之间的电连接，基板与芯片以组成半导体组件。

需要说明的是，承载区71可以为凹槽结构、平面结构或者其他合适的结构，承载区71用于固定半导体组件或者基板，方便半导体组件或者基板与加热机构80之间进行热量传递。基板的导电连接线21具有良好的导电性和良好的导热性，加热机构80的导热件82与基板特定部位之间发生热传递，二者之间为局部接触，且二者之间的热传递效率高，不影响基板其他部位，避免了基板的翘曲。此外，若干个加热机构80对应若干个承载区，提高了贴装效率。

在相关技术中，回流焊技术应对大尺寸芯片10，因回流焊技术提供的环境温度过高，在实现芯片10与基板20之间的电连接时，容易引发芯片10或基板20翘曲，进而存在焊点桥接、虚焊等问题；热压键合技术可以避免焊点桥接、虚焊等问题，但受制于贴片形式，只能实现一次一颗的贴装效率。

基于此，本申请提出一种用于芯片键合的装置，加热机构80的导热件82与基板特定部位之间发生热传递，二者之间为局部接触，且二者之间的热传递效率高，不影响基板其他部位，避免了基板的翘曲。此外，若干个加热机构80对应若干个承载区，提高了贴装效率。

作为可实现的方式，承载区71为凹槽，承载件70自其承载面向承载件70内部凹陷凹槽，凹槽与基板(半导体组件)卡接配合，以使凹槽固定连接基板(半导体组件)，避免基板(半导体组件)晃动。

作为可实现的方式，承载件70上还设有与承载区71连通的通道72，导热件82设置于通道72。

参考图9，在具体实施例中，在承载区71的底部上开设通道72，通道72贯穿承载件70，通道72的轴线可以沿竖直方向，或者，通道72的轴线倾斜设置，与竖直方向呈预设夹角。

加热机构80包括加热件81和连接至加热件81的导热件82，导热件82大致为柱状，即导热件82的截面直径与通道72的截面直径适配，导热件82垂直于加热件82或与加热件81呈预设夹角设置，即当通道72的轴线沿竖直方向延伸时，导热件82垂直于加热件81，当通道72的轴线沿竖直方向呈预设夹角方向延伸时，导热件82与加热件81呈预设夹角设置，即导热件82与通道72适配，导热件82能够贯穿通道72，导热件82与基板的导电连接线21相接触，实现二者热传导配合。

导热件82的一端部凸出或者平齐于承载区的底部。参考图9，在本发明的实施方式中，导热件82的上端部平齐于凹槽的底部，有利于导热件82的上端部与基板的导电连接线21能够稳定相接触；或者，导热件82的上端部凸出于凹槽的底部，进一步有利于导热件82的上端部与基板的导电连接线21能够稳定相接触。

作为可实现的方式，导热件82在导电连接线21上的正投影部分覆盖导电连接线21，保证导热件82与导电连接线21相接触的面积足够大，有利于导热件82与基板的导电连接线21稳定相抵靠且提高二者之间的导热效率。

作为可实现的方式，用于芯片键合的装置还包括按压机构90，其用于与半导体组件按压配合。

参考图10和图11，需要说明的是，半导体组件包括基板20和若干个芯片10，若干个芯片10层叠设置，层叠设置的芯片10放置于基板20上。按压机构90位于承载件70的一侧，即在承载区71上方设置按压机构90；加热机构80位于承载件70的下方。在加热机构80与半导体组件热传导配合时，按压机构90向层叠设置的芯片10施加作用力，能够杜绝芯片10的翘曲。

在具体实施中，按压机构90包括压块91与滚珠丝杆机构，滚珠丝杆机构沿竖直方向设置，滚珠丝杆机构包括滚珠丝杆和与滚珠丝杆滑动配合的螺母，压块91连接至螺母。螺母沿滚珠丝杆长度方向滑动，带动压块91靠近或远离承载件70，进而压块91施加作用力于半导体组件。滚珠丝杆机构精度度，可控制施加作用力的时间与大小。施加作用力的大小为0kgf至10kgf。

进一步地，压块91包括加热模块，加热模块用于调节压块91的温度。压块91的温度高于芯片10的温度，压块91向芯片10传导热量，以使芯片10温度升高，进而缩短加热机构80工作时间。

作为可实现的方式，用于芯片键合的装置还包括连接至加热机构80的伸缩机构，伸缩机构驱动加热机构80沿竖直方向往复运动。

参考图10，需要说明的是，伸缩机构连接至加热机构80的加热件81，伸缩机构驱动加热件81沿竖直方向往复运动，进而带动导热件82往复运动，使得导热件82的上端部凸出或隐藏于通道72。在加热机构80工作时，导热件82的上端部凸出于通道72；在加热机构80工作完毕后，导热件82的上端部隐藏于通道72内；上述设置方式，有利于半导体组件或基板转运至下一道工序。伸缩机构可以是电动推杆，能够保证应用环境要求：干净，无污染；此外，使得装置结构紧凑。

当然，本实施方式中，芯片键合的装置用于多层芯片之间及与基板的键合，在本发明其他的实施方式中，也可用于单层芯片与基板的键合，具体过程与上述多层芯片的键合相似，再次不做详细赘述。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。