具体实施方式

图1至图8为根据本发明的一优选实施例所绘示的埋入式磁阻式存储器结构的制作方法的示意图。图2为图1中沿切线AA’和切线BB’所绘示的侧视示意图。

如图1所示，首先提供一基底10划分为一存储器区M和一逻辑元件区L，在基底10上设置了多个主动(有源)区域12，在主动区域12之间设置有絶缘层14将相邻的主动区域12隔离，此外数条字符线WL1/WL2设置于基底10上，并且各条字符线WL1/WL2和主动区域12交错，在字符线WL1/WL2之间，视电路布局的设计，可以设置有虚置(dummy)字符线WL3。之后在字符线WL1/WL2和虚置(dummy)字符线WL3的两侧植入P型或N型掺质以形成多个掺杂区16/18，各个掺杂区16/18都位于主动区域12中。上述的多条字符线WL1/WL2、多个主动区域12和多个掺杂区16/18在后续将形成多个埋入式磁阻式存储器和多个逻辑元件，在下文将以单个埋入式磁阻式存储器和单个逻辑元件的制作方式进行说明。

图1中的区域X标示的是后续单个埋入式磁阻式存储器将会设置的范围，区域Y标示的是后续单个逻辑元件将会设置的范围，请同时参阅图1和图2，在区域X中，同时形成两个源极插塞20、两个漏极插塞22，在此同时也在区域Y中形成二个插塞24。源极插塞20设置于存储器区M的主动区域12内、接触掺杂区16并且位于字符线WL1的一侧，漏极插塞22设置于存储器区M的主动区域12内、接触掺杂区16并且位于字符线WL1的另一侧，插塞24设置于逻辑区域L内、接触掺杂区18并且位于字符线WL2的二侧。源极插塞20的个数可以大于两个，漏极插塞22的个数也可以大于两个。请参阅图1和图2，值得注意的是由垂直基底10的上表面11的方向观看，以字符线WL1为对称轴，源极插塞20为漏极插塞22的镜像，也就是说由垂直基底10的上表面11的方向观看，源极插塞20的位置和漏极插塞22的位置以字符线WL1为对称轴，呈对称的布局设置。

图9为根据本发明的另一优选实施例所绘示的源极插塞和漏极插塞的布局。图10为根据本发明的又一优选实施例所绘示的源极插塞和漏极插塞的布局。图9和图10中具有相同功能和相同位置的元件，将使用图1中的元件标号，其相关的元件说明请参阅图1的相关说明。图9和图10相较于图1的变化只在于源极插塞和漏极插塞的形状和个数。

图9和图1的差异在于图9的源极插塞20和漏极插塞22为长条状，并且长条状的源极插塞20所占面积比较图1中的单个源极插塞20大，长条状的漏极插塞22所占面积较图1中的单个漏极插塞22大。图10和图1的差异在于图10的源极插塞20和漏极插塞22的数量都为单个，然而图1中的源极插塞20和图10的源极插塞20大小相同，图1中的漏极插塞22和图10的漏极插塞22大小相同。和图1中的实施例相同的是，图9和图10由垂直基底10的上表面11(上表面11的位置请参阅图2)的方向观看，以字符线WL1为对称轴，源极插塞20为漏极插塞22的镜像。

图3为接续图1的制作工艺步骤，图4为图3中沿切线CC’和切线DD’所绘示的侧视示意图。请参阅图3和图4，在存储器区M同时形成一第一源极金属层M1S接触源极插塞20和第一漏极金属层M1d接触漏极插塞22，在此时也同时在逻辑元件区L形成一第一金属层M1接触插塞24，换而言之第一源极金属层M1S、第一漏极金属层M1d和第一金属层M1是在同一个金属沉积步骤形成，例如利用铜镶嵌制作工艺形成，第一源极金属层M1S、第一漏极金属层M1d和第一金属层M1三者的上表面都互相切齐。然后在存储器区M同时形成一第一源极通孔插塞V1S接触第一源极金属层M1S和第一漏极通孔插塞V1d接触第一漏极金属层M1d，在此同时也在逻辑元件区L形成一第一通孔插塞V1接触插塞24。第一源极通孔插塞V1S、第一漏极通孔插塞V1d和第一通孔插塞V1是利用同一金属沉积步骤形成，例如利用铜镶嵌制作工艺形成。此外如图3所示，第一源极通孔插塞V1S和第一漏极通孔插塞V1d的位置，由垂直基底10的上表面11的方向观看(上表面11的位置请参阅图2)，以字符线WL1为对称轴，第一源极通孔插塞V1S和第一漏极通孔插塞V1d为不对称的布局。

图5为接续图3的制作工艺步骤，图6为图5中沿切线EE’和切线FF’所绘示的侧视示意图。如图5和图6所示，在存储器区M同时形成一源极线SL和第二漏极金属层M2d，源极线SL接触第一源极通孔插塞V1S，第二漏极金属层M2d接触第一漏极通孔插塞V1d，在此同时也在逻辑元件区L形成第二金属层M2接触第一通孔插塞V1，源极线SL、第二漏极金属层M2d和第二金属层M2三者的上表面互相切齐，再者源极线SL、第二漏极金属层M2d和第二金属层M2是利用同一金属沉积步骤形成，例如利用铜镶嵌制作工艺形成。请参阅图5，源极线SL同时电连接多个磁阻式存储器，举例而言，源极线SL电连接将设置在区域X中的磁阻式存储器和将设置在区域Z中的磁阻式存储器。详细来说，由于各个埋入式磁阻式存储器的构造是相同的，所以所有的磁阻式存储器也会有和区域X中的磁阻式存储器具有相同的构造，因此源极线SL直接接触了在同一行(row)不同磁阻式存储器中的第一源极通孔插塞V1S。

图7为接续图5的制作工艺步骤，图8为图7中沿切线GG’和切线HH’所绘示的侧视示意图。如图7和图8所示，在存储器区M中形成一钨插塞W接触第二漏极金属层M2d，在逻辑元件区L中形成一第二通孔插塞V2接触第二金属层M2，其中钨插塞W的上表面和第二通孔插塞V2的上表面切齐，然后在存储器区M中形成一磁阻式存储单元MTJ接触钨插塞W，在逻辑元件区L中形成第三金属层M3接触第二通孔插塞V2。之后同时形成第三漏极通孔插塞V3d和第三通孔插塞V3，第三漏极通孔插塞V3d接触磁阻式存储单元MTJ，第三通孔插塞V3接触第三金属层M3，第三漏极通孔插塞V3d和第三通孔插塞V3是利用同一金属沉积步骤形成，例如利用铜镶嵌制作工艺形成，所以第三漏极通孔插塞V3d的上表面和第三通孔插塞V3的上表面切齐。

然后同时在存储器区M中形成位线BL和在逻辑元件区L中形成第四金属层M4，位线BL接触第三漏极通孔插塞V3d，第四金属层M4接触第三通孔插塞V3，第四金属层M4的上表面和位线BL的上表面切齐。至此本发明的埋入式磁阻式存储器结构100业已完成。

图7为根据本发明的一优选实施例所绘示的一种埋入式磁阻式存储器结构。图8为图7中沿切线GG’和切线HH’所绘示的侧视示意图。图1为本发明的埋入式磁阻式存储器结构的主动区域、字符线、源极插塞和漏极插塞位置的上视图。

图7所示，一种埋入式磁阻式存储器结构100，包含一基底10，基底10划分为一存储器区M和一逻辑元件区L，多个主动区域12设置于基底10的存储器区M和逻辑元件区L(主动区域12的位置请参阅图1)，多条字符线WL1/WL2设置于基底10上并且与主动区域12交错。如图7所示，在基底10上设置有复数个如图8中所示的埋入式磁阻式存储器50和逻辑元件60，其中图8中所示的埋入式磁阻式存储器50设置在图7中的区域X，图8中所示的逻辑元件60设置在图8中的区域Y。在下文将以单个埋入式磁阻式存储器和单个逻辑元件进行说明。请参阅图1的区域X和图8，至少一个源极插塞20接触主动区域12内并且位于字符线WL1的一侧，至少一个漏极插塞22接触主动区域12并且位于字符线WL2的另一侧，其中由垂直基底10的上表面11的方向观看，以字符线WL1为对称轴，源极插塞20为漏极插塞22的镜像，在图1中源极插塞20和漏极插塞22各自的数量以两个为例。此外，视产品需求，源极插塞20和漏极插塞22的形状可以更改为长条状，如图9中的源极插塞20和漏极插塞22，此外源极插塞20和漏极插塞22的个数各自可以为1个，如图10所示。

请再度参阅图8，埋入式磁阻式存储器50还包含一第一源极金属层M1S接触源极插塞20、一第一漏极金属层M1d接触漏极插塞22，一第一源极通孔插塞V1S接触第一源极金属层M1S、一第一漏极通孔插塞V1d接触第一漏极金属层M1d，一源极线SL接触第一源极通孔插塞V1S、一第二漏极金属层M2d接触第一漏极通孔插塞V1d，其中源极线SL的上表面和第二漏极金属层M2d的上表面切齐，一钨插塞W接触第二漏极金属层M2d，一磁阻式存储单元MTJ接触钨插塞W，一第三漏极通孔插塞V3d接触磁阻式存储单元MTJ，一位线BL接触第三漏极通孔插塞V3d。详细来说漏极插塞22、第一漏极金属层M1d、第一漏极通孔插塞V1d、第二漏极金属层M2d、钨插塞W、磁阻式存储单元MTJ、第三漏极通孔插塞V3d和位线BL由下至上依序堆叠，而源极插塞20、第一源极金属层M1S、第一源极通孔插塞V1S和源极线SL是由下至上依序堆叠，第一漏极金属层M1d、第一漏极通孔插塞V1d、第二漏极金属层M2d、第三漏极通孔插塞V3d和位线BL、第一源极金属层M1S、第一源极通孔插塞V1S和源极线SL包含铜，漏极插塞22和源极插塞20包含铝。

如图7和图8所示，埋入式磁阻式存储器结构100另包含多个逻辑元件和多个金属内连线共同设置于逻辑元件区L，下文以区域Y内的逻辑元件60和金属内连线70接续说明，逻辑元件60包含一字符线WL2设置于基底10上，一掺杂区18设置在基底10中并且位于字符线WL2的一侧，一插塞24接触掺杂区18，金属内连线70包含一第一金属层M1接触插塞24、一第一通孔插塞V1接触一第一金属层M1、一第二金属层M2接触第一通孔插塞V1、一第二通孔插塞V2接触第二金属层M2、一第三金属层M3接触第二通孔插塞V2、一第三通孔插塞V3接触第三金属层M3、一第四金属层M4接触第三通孔插塞V3，其中第二金属层的M2上表面和源极线SL的上表面切齐，第二通孔插塞V2的上表面和钨插塞W的上表面切齐，第三金属层M3的上表面和磁阻式存储单元MTJ的上表面切齐，第四金属层M4的上表面和位线BL的上表面切齐。第一金属层M1、第一通孔插塞V1、第二金属层M2、第二通孔插塞V2、第三金属层M3、第三通孔插塞V3、第四金属层M4包含铜，插塞24包含铝。

本发明将源极线设置在和逻辑元件区内的第二金属层同层高度，因此，埋入式磁阻式存储器的源极插塞和漏极插塞可以采用对称的布局，相较于将源极线设置于第一金属层，源极插塞和漏极插塞必须采不对称的布局而言，本发明的方法可以提高标准式埋入式磁阻式存储器的集成度。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。