具体实施方式

在整个附图和具体实施方式中使用共同的附图标记来表示相同或相似的组件。根据结合附图的具体实施方式将容易理解本公开的实施例。

以下公开提供了用于实施所提供的主题的不同特征的许多不同实施例或示例。下文描述了组件和布置的特定示例以阐释本公开的某些方面。当然，这些仅仅是示例，且并不意图是限制性的。例如，在以下描述中，在第二特征之上或上形成第一特征可以包含第一特征和第二特征直接接触而形成或安置的实施例，并还可以包含额外特征可以形成或安置在第一特征和第二特征之间使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各种示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，且其自身并不规定所论述的各种实施例和/或配置之间的关系。

随着电子工业的快速发展和半导体处理技术的进步，半导体芯片与越来越多的电子组件集成在一起，以实现较佳的电性能和更多的功能。在电子设备小型化和多功能化的趋势下，缩小的设计规则和层数的增加是表征半导体设备进步的方面。因此，半导体芯片具备更多的输入/输出(I/O)连接。用于扇出目的的重布结构因此变得受欢迎。与衬底相比，可以通过更先进的制造工艺形成重布结构。结果，重布结构具有相对精细的线宽和间距，而衬底具有相对粗糙的线宽和间距。此外，重布结构的表面均匀性(U％)可能与衬底的表面均匀性显著不同。具体地说，重布结构在电极之间具有相对小的厚度变化，并在介电层中具有相对低的U％。通过比较，衬底在电极之间具有相对大的厚度变化，并在介电层中具有相对高的U％。因此，当在衬底上形成重布结构时，重布结构的电极和衬底之间很可能会断开互连。因此，可能需要提供一种衬底结构来解决断开互连问题。

图1是根据本公开的实施例的衬底结构100的横截面图。

参看图1，衬底结构100包含衬底101、重布结构201、在衬底101和重布结构201之间的粘性层80，以及电连接衬底101和重布结构201的一或多个连接组件30。

衬底101包含具有第一表面10a和与第一表面10a相对的第二表面10b的衬底板10，以及在第一表面10a和第二表面10b之间延伸的导孔10v。此外，衬底101包含安置在衬底板10的第一表面10a上的第一导电衬垫10p1和第一导电迹线10t1，以及安置在衬底板10的第二表面10b上的第二导电衬垫10p2和第二导电迹线10t2。导电衬垫或迹线在本公开中被称为导体。

衬底板10包含介电层和在介电层中的配线结构，所述配线结构用于第一表面10a和第二表面10b上的接触衬垫或迹线之间的电连通。衬底板10中的介电层可以包含选自聚酰胺(PA)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、FR-4或环氧基材料的有机材料。在其它实施例中，衬底板10中的介电层可以包含选自硅(Si)、玻璃、陶瓷或例如氧化硅(SiOx)、氧化钽(TaOx)或氮化硅(SiNx)的氧化或氮化材料的无机材料。衬底板10可以具有在大约二十(20)微米(μm)至大约一百(100)μm的范围内的厚度。

第一导电衬垫10p1或第一导电迹线10t1中的每一者包含经图案化的第一金属箔21和堆叠在其上的经图案化的第一导电层281。经图案化的第一金属箔21可以包含钛(Ti)、钨(W)或其合金。在实施例中，经图案化的第一金属箔21具有在大约1μm至大约5μm的范围内的厚度。此外，经图案化的第一导电层281可以包含铜(Cu)、银(Ag)、金(Au)、镍(Ni)、焊料或其合金。在实施例中，经图案化的第一导电层281具有在大约5μm至大约25μm的范围内的厚度。第一导电衬垫10p1或第一导电迹线10t1的线宽和间距(L/S)分别不小于大约7μm和7μm。

第二导电衬垫10p2或第二导电迹线10t2中的每一者包含经图案化的第二金属箔22 和堆叠在其上的经图案化的第二导电层282。经图案化的第二金属箔22可以包含钛(Ti)、钨(W)或其合金。在实施例中，经图案化的第二金属箔22具有在大约1μm至大约5μm的范围内的厚度。此外，经图案化的第二导电层282可以包含铜(Cu)、银(Ag)、金(Au)、镍(Ni)、焊料或其合金。在实施例中，经图案化的第二导电层282具有在大约5μm至大约25μm的范围内的厚度。第二导电衬垫10p2或第二导电迹线10t2的线宽和间距(L/S)分别不小于大约7μm和7μm。

导孔10v包含绝缘部分27和大致上围绕绝缘部分27的导孔衬里15。导孔衬里15电连接在位置上对应于导孔衬里15的一对导电衬垫10p1、10p2的经图案化的第一金属箔21和经图案化的第二金属箔22。用于导孔衬里15的合适材料可以包含铜(Cu)、银(Ag)、金(Au)、镍(Ni)、焊料或其合金。在实施例中，导孔10v具有在大约60μm至大约150μm的范围内的直径。

重布结构201包含第一介电层p71、第二介电层p72、第一导电层M1、第二导电层M2和第三导电层M3。因此，重布结构201具有“2P3M”配置，这仅仅是示范性的而非限制性的。第二介电层p72安置在第一介电层p71和粘性层80之间。第一介电层p71和第二介电层p72中的每一者可以包含选自聚酰胺(PA)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、FR-4或环氧基材料的有机材料，或包含选自硅(Si)、玻璃、陶瓷或例如氧化硅(SiOx)、氧化钽(TaOx)或氮化硅(SiNx)的氧化或氮化材料的无机材料。在实施例中，第一介电层p71和第二介电层p72中的每一者具有在大约2μm至大约10μm的范围内的厚度。

第一导电层M1安置在第一介电层p71中。第一导电层M1包含第一导电衬垫m1p、第一导电迹线m1t和第一导孔m1v。第一导电衬垫m1p和第一导电迹线m1t中的每一者进一步包含按顺序布置成堆叠的第一晶种层p51、第一阻挡层511和第一焊接层512。用于第一晶种层p51的合适材料可以包含铜(Cu)、银(Ag)、金(Au)、镍(Ni)、钯(Pd)或其合金。在实施例中，第一晶种层51具有在大约1μm至大约5μm的范围内的厚度。此外，用于第一阻挡层511的合适材料可以包含Ti和W。在实施例中，第一阻挡层511具有在大约0.1μm至大约0.5μm的范围内的厚度。此外，用于第一焊接层512的合适材料可以包含焊料、各向异性导电膜(ACF)或各向异性导电膏(ACP)。另外，第一焊接层512具有在大约5μm至大约20μm的范围内的厚度。

第二导电层M2安置在第二介电层p72中。第二导电层M2包含第二导电衬垫m2p、第二导电迹线m2t和第二导孔m2v。第二导电衬垫m2p和第二导电迹线m2t中的每一者进一步包含按顺序布置成堆叠的第二晶种层p52、第二阻挡层521和第二焊接层522。用于第二晶种层p52、第二阻挡层521和第二焊接层522的合适材料和尺寸分别与用于第一晶种层p51、第一阻挡层511和第一焊接层512的合适材料和尺寸相似或相同。

第三导电层M3安置在第二介电层P72上并覆盖在粘性层80中。第三导电层M3包含第三导电衬垫m3p和第三导电迹线m3t。第三导电衬垫m3p和第三导电迹线m3t中的每一者进一步包含按顺序布置成堆叠的第三晶种层p53和第三阻挡层531。用于第三晶种层p53和第三阻挡层531的合适材料和尺寸分别与用于第一晶种层p51和第一阻挡层511的合适材料和尺寸相似或相同。

另外，第一导电层M1中的第一导孔m1v包含安置在第一介电层p71中的第二阻挡层521和第二晶种层p52。此外，第二导电层M2中的第二导孔m2v包含安置在第二介电层p72中的第三阻挡层531和第三晶种层p53。

第一导电层M1、第二导电层M2和第三导电层M3的线宽和间距(L/S)小于第一导电衬垫10p1或第一导电迹线10t1和第二导电衬垫10p2和第二导电迹线10t2的线宽和间距(L/S)。在实施例中，第一导电层M1中的第一导电衬垫m1p和第一导电迹线m1t的线宽和间距(L/S)分别不大于大约2μm和2μm。同样地，第二导电层M2中的第二导电衬垫m2p和第二导电迹线m2t的线宽和间距(L/S)以及第三导电层M3中的第三导电衬垫m3p和第三导电迹线m3t的线宽和间距(L/S)分别不大于大约2μm和2μm。

粘性层80安置在衬底101和重布结构201之间。粘性层80用于将重布结构201附接到衬底101，并用作抵抗来自连接组件30的推力的缓冲器。用于粘性层80的合适材料包含ACP、ACF、非导电膏(NCP)、非导电膜(NCF)、PI、环氧树脂或树脂。在实施例中，粘性层80具有在大约20μm至大约100μm的范围内的厚度。

连接组件30包含基底部分30b和尖端部分30t。基底部分30b安置在衬底板10的第一表面10a上的导电衬垫10p1或导电迹线10t1上，而尖端部分30t大致上以锥形方式从基底部分30b延伸。尖端部分30t具有锥形末端或相对尖的末端，所述锥形末端或相对尖的末端促进通过粘性层80推入到重布结构201中。在本实施例中，连接组件30包含柱形凸点，所述柱形凸点可以通过参考图9J所描述和示出的方法形成。在另一实施例中，连接组件包含支柱，所述支柱可以通过参考图10A至10I所描述和示出的方法形成。用于柱形凸点型连接组件30的合适材料可以包含铜(Cu)、银(Ag)、金(Au)、镍(Ni)、焊料或其合金。在实施例中，连接组件30具有各自在大约20μm至大约50μm的范围内的厚度和直径。

在推入到重布结构201中时，连接组件30穿透第二介电层p72，然后穿透第一介电层p71，以到达重布结构201中的第一导电层M1。结果，衬底101和重布结构201彼此电连接。在与连接组件30电连接的第一导电层M1中的第一导电衬垫m1p或第一导电迹线m1t中，第一焊接层512和第一阻挡层511被刺穿，而第一晶种层p51可以不被刺穿。此外，连接组件30可以朝向第一导电层M1穿透重布结构201中的一或多个导电层。例如，在本实施例中，连接组件30穿透第二导电迹线m2t和第二导电衬垫m2p，从而分别得到已变形的第二导电迹线dm2t和已变形的第二导电衬垫dm2p。因而，连接组件30可以将衬底101电连接到重布结构201中的期望导电层，反之亦然。已变形的导电衬垫或迹线包含围绕连接组件30的尖端部分30t的凸起部分。

在一些现有方法中，可以在衬底上建立重布结构，这会由于重布结构和衬底之间的L/S和U％的显著差异而容易断开互连。在本公开中，通过将连接组件30推入到重布结构201中而将衬底101和重布结构201彼此组合。连接组件30可以刺穿导电层并产生凸起部分。然而，经刺穿的导电层的凸起部分保持与连接组件30电连接。结果，尽管衬底101和重布结构201是在单独工艺中被制造并可能分别在导电层和介电层的L/S和U％上具有显著差异，但是连接组件30的推入会确保连接组件30的尖端部分30t到达重布结构201中的期望或预定部位，并因此确保衬底101和重布结构201之间的可靠电连接。由此减轻或解决了现有方法中原本将会发生的断开互连问题。

图2A和2B分别是根据本公开的一些实施例的衬底结构211和212的横截面图。

参看图2A，衬底结构211与参考图1所描述和示出的衬底结构100相似，但例如重布结构251具有与重布结构201的“2P3M”配置不同的“1P2M”配置除外。具体地说，重布结构251包含第一介电层p71、在第一介电层p71中的第一导电层M1，以及安置在第一介电层p71上并覆盖在粘性层80中的第二导电层M2。另外，衬底结构211包含连接组件35，连接组件35具有短于连接组件30的尖端部分30t的尖端部分35t。

参看图2B，衬底结构212与参考图1所描述和示出的衬底结构100相似，但例如重布结构271具有与重布结构201的“2P3M”配置不同的“3P4M”配置除外。具体地说，重布结构271包含除了第一介电层p71和第二介电层p72之外的第三介电层p73，以及除了第一导电层M1、第二导电层M2和第三导电层M3之外的第四导电层M4。第三介电层p73安置在第二介电层p72和粘性层80之间。用于第三介电层p73的合适材料和尺寸与用于第一介电层p71的合适材料和尺寸相似或相同。此外，第四导电层M4安置在第三介电层p73上并覆盖在粘性层80中。用于第四导电层M4的合适材料和尺寸与用于第一导电层M1的合适材料和尺寸相似或相同。另外，衬底结构212包含连接组件38，连接组件38具有长于连接组件30的尖端部分30t的尖端部分37t。

图3是根据本公开的另一实施例的衬底结构300的横截面图。

参看图3，衬底结构300与参考图1所描述和示出的衬底结构100相似，但例如包含额外布线层除外。具体地说，衬底结构300包含安置在衬底101和粘性层80之间的衬底板10的第一表面10a上的第一布线结构361。第一布线结构361将衬底101电连接到连接组件30。衬底结构300还可以包含安置在衬底板10的第二表面10b上的第二布线结构362。第一布线结构361和第二布线结构362中的每一者可以包含一或多个介电层和配线结构，所述配线结构通过所述一或多个介电层朝向重布结构201布线。

图4是根据本公开的又一实施例的衬底结构400的横截面图。

参看图4，衬底结构400与参考图1所描述和示出的衬底结构100相似，但例如包含除了重布结构201(在本状况下为第一重布结构201)之外的第二重布结构202除外。安置在衬底板10的第二表面10b之下的第二重布结构202由第二粘性层480附接到衬底101。安置在衬底101和第二重布结构202之间的衬底板10的第二表面10b上的第二粘性层480包含与第一粘性层80大致上相同的材料。在本实施例中，第二重布结构202包含与第一重布结构201大致上相同的配置，即，2P3M配置。然而，在其它实施例中，第二重布结构202可以包含不同的配置，例如图2A所示的1P2M配置，或如图2B所示的3P4M配置。衬底结构400进一步包含第二连接组件430，第二连接组件430电连接衬底101和第二重布结构202。第二连接组件430包含尖端部分430t。在本实施例中，尖端部分430t在长度上与第一连接组件30的尖端部分30t大致上相等。然而，在其它实施例中，尖端部分430t可以短于或长于连接组件30(在本状况下为第一连接组件30)的尖端部分30t，如分别在图2A和2B所示的实施例中。

在本实施例中，第一重布结构201中的已变形的第二导电衬垫dm2p包含沿着第一连接组件30推入的方向延伸的凸起部分r2p。凸起部分r2p围绕第一连接组件30的尖端部分30t。相似地，第二重布结构202中的已变形的第二导电衬垫dm2p'包含沿着第二连接组件430推入的方向延伸的凸起部分r2p'。凸起部分r2p'围绕第二连接组件430的尖端部分430t。

图5A、5B和5C分别是根据本公开的一些实施例的衬底结构501、502和503的横截面图。

参看图5A，衬底结构501与参考图1所描述和示出的衬底结构100相似，但例如导电衬垫或迹线由结合导线电连接除外。具体地说，在本实施例中，第一导电衬垫10p1或第一导电迹线10t1由结合导线51w电连接到另一第一导电衬垫10p1或另一第一导电迹线10t1。此外，第三导电衬垫m3p或第三导电迹线m3t由结合导线52w电连接到另一第三导电衬垫m3p或另一第三导电迹线m3t。结合导线51w和52w促进安置在同一导电层上的导电衬垫或迹线之间的电连接。

参看图5B，衬底结构502与参考图1所描述和示出的衬底结构100相似，但例如进一步包含支柱57除外。在本实施例中，支柱57连接在第一导电衬垫10p1和第三导电衬垫m3p之间，第一导电衬垫10p1和第三导电衬垫m3p在位置上彼此对应。支柱57用于机械地加强衬底结构502，并可以不提供连接到支柱57的导电衬垫或迹线之间的电连接。

参看5C，衬底结构503与参考图1所描述和示出的衬底结构100相似，但例如进一步包含设备58除外。在本实施例中，设备58电连接在第三导电衬垫m3p之间。设备58可以包含芯片或无源组件。

图6A和6B分别是根据本公开的一些实施例的衬底结构601和602的横截面图。

参看图6A，衬底结构601与参考图1所描述和示出的衬底结构100相似，但例如包含具有与连接组件30不同的长度的连接组件除外。具体地说，在本实施例中，第一连接组件61包含短于连接组件30的尖端部分30t的尖端部分61t。第一连接组件61刺穿第三导电衬垫m3p，从而使第三导电衬垫m3p的凸起部分r3p延伸到第二介电层p72中。此外，第二连接组件62包含短于连接组件30的尖端部分30t并长于第一连接组件61的尖端部分61t的尖端部分62t。第二连接组件62刺穿第二导电衬垫m2p，从而使第二导电衬垫m2p的凸起部分r2p延伸到第一介电层p71中。因而，这些连接组件30、61和62将衬底101电连接到第一导电层M1、第二导电层M2和第三导电层M3，反之亦然。

参看图6B，衬底结构602与参考图1所描述和示出的衬底结构100相似，但例如包含与连接组件电连接的导孔除外。具体地说，在本实施例中，第二导电层M2中的导孔m2v电连接第二导电衬垫m2p和第三导电衬垫m3p。在位置上对应于导孔m2v的第三连接组件63包含与第三导电衬垫m3p物理接触的尖端部分63t。结果，第三连接组件63经由第三导电衬垫m3p将衬底101电连接到第三导电层M3，并另外经由导孔m2v和第二导电衬垫m2p将衬底101电连接到第二导电层M2。

此外，第一导电层M1中的导孔m1v电连接第一导电衬垫m1p和第二导电衬垫m2p。在位置上对应于导孔m1v的第四连接组件64包含与第二导电衬垫m2p物理接触的尖端部分64t。结果，第四连接组件64经由第二导电衬垫m2p将衬底101电连接到第二导电层M2，并另外经由导孔m1v和第一导电衬垫m1p将衬底101电连接到第一导电层M1。因而，借助于导孔63和64，连接组件63和64将衬底101电连接到第一导电层M1、第二导电层M2和第三导电层M3，反之亦然。

图7A和7B分别是根据本公开的一些实施例的衬底结构701和702的横截面图。

参看图7A，衬底结构701与参考图1所描述和示出的衬底结构100相似，但例如导电衬垫或迹线可以没有焊接层除外。具体地说，在本实施例中，虽然第一导电衬垫m1p包含除了第一晶种层p51和第一缓冲层511之外的第一焊接层512，但是另一第一导电衬垫m1p'仅包含第一晶种层p51和第一缓冲层511且没有第一焊接层512。同样地，虽然第二导电衬垫m2p包含除了第二晶种层p52和第二缓冲层521之外的第二焊接层522，但是另一第二导电衬垫m2p'仅包含第二晶种层p52和第二缓冲层521且没有第二焊接层522。

参看图7B，衬底结构702与参考图1所描述和示出的衬底结构100相似，但例如第一导电层M1、第二导电层M2和第三导电层M3没有任何焊接层除外。

图8A和8B分别是根据本公开的一些实施例的衬底结构801和802的横截面图。

参看图8A，衬底结构801与参考图1所描述和示出的衬底结构100相似，但例如进一步包含在粘性层80中的填料88除外。填料88用于机械地加强衬底结构801。用于填料88的合适材料可以包含二氧化硅粒子或玻璃纤维。

参看图8B，衬底结构802与参考图8A所描述和示出的衬底结构801相似，但例如填料88设置在衬底板10而不是粘性层80中除外。在其它实施例中，填料88可以设置在衬底板10和粘性层80中。

图9A至图9I示出根据本公开的实施例的制造如图1所示的衬底101的方法的一或多个阶段。

参看图9A，提供衬底板10。衬底板10具有第一表面10a和与第一表面10a相对的第二表面10b。此外，衬底板10具备分别在第一表面10a和第二表面10b上的第一金属箔11和第二金属箔12。第一金属箔11和第二金属箔12可以各自包含钛(Ti)、钨(W)或其合金。另外，第一金属箔11和第二金属箔12可以各自具有在大约一(1)微米(μm)至大约五(5)μm的范围内的厚度。衬底板10可以包含介电层和在介电层中的配线结构，所述配线结构用于第一表面10a和第二表面10b上的接触衬垫之间的电连通。可以通过使用例如层压、印刷、灌封或涂布工艺形成介电层。在一些实施例中，衬底板10中的介电层可以包含选自聚酰胺(PA)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、FR-4或环氧基材料的有机材料。在其它实施例中，衬底板10中的介电层可以包含选自硅(Si)、玻璃、陶瓷或例如氧化硅(SiOx)、氧化钽(TaOx)或氮化硅(SiNx)的氧化或氮化材料的无机材料。衬底板10可以具有在大约20μm至大约100μm的范围内的厚度。

参看图9B，在使用例如机械钻孔机200的钻孔工艺中形成穿透衬底板10的通孔10H。每个通孔10H暴露衬底板10中的界定每个通孔10H的剩余部分的壁10w。通孔10H可以为竖直的或锥形的。在实施例中，通孔10H具有在大约60μm至大约150μm的范围内的直径。

接下来，参看图9C，通过使用例如电解电镀、无电镀、化学气相沉积(CVD)、物理气相沉积(PVD)或其它合适金属沉积工艺，沿着衬底板10中的界定通孔10H的剩余部分的壁保形地形成导孔衬里15。导孔衬里15电连接第一金属箔11和第二金属箔12。用于导孔衬里15的合适材料可以包含铜(Cu)、银(Ag)、金(Au)、镍(Ni)、焊料或其合金。

参看图9D，通过使用例如层压、印刷、灌封或涂布工艺形成电绝缘层17。绝缘层17覆盖第一金属箔11、第二金属箔12，并填充通孔10H。用于绝缘层17的合适材料可以与用于衬底板10中的介电层的合适材料相似或相同，如参考图9A所论述。

参看图9E，通过使用例如刷涂工艺移除第一金属箔11和第二金属箔12上的绝缘层17，从而暴露绝缘层17的填充在通孔10H中的剩余部分27。每个绝缘部分27与第一金属箔11和第二金属箔12大致上齐平。

此后，参看图9F，通过使用例如溅镀、电解电镀、无电镀、印刷、层压或灌封工艺，分别在第一金属箔11和第二金属箔12上形成第一导电层181和第二导电层182。用于第一导电层181和第二导电层182的合适材料可以各自包含铜(Cu)、银(Ag)、金(Au)、镍(Ni)、焊料或其合金。在实施例中，第一导电层181和第二导电层182可以各自具有在大约5μm至大约25μm的范围内的厚度。

参看图9G，在涂布工艺中，分别在第一导电层181和第二导电层182上形成第一光阻层191和第二光阻层192。接下来，参看图9H，通过在光刻工艺中将第一光阻层191和第二光阻层192图案化，分别在第一导电层181和第二导电层182上形成经图案化的第一光阻层291和经图案化的第二光阻层292。经图案化的第一光阻层291和经图案化的第二光阻层292界定随后分别要形成在衬底板10的第一表面10a和第二表面10b上的导电衬垫或迹线。

随后，使用经图案化的第一光阻层291和经图案化的第二光阻层292作为掩模而在蚀刻工艺中将第一导电层181和第二导电层182图案化，从而分别得到经图案化的第一导电层281和经图案化的第二导电层282，如图9I所示。此外，使用经图案化的第一导电层181和经图案化的第二导电层182作为掩模而在蚀刻工艺中将图9H所示的第一金属箔11和第二金属箔12图案化，从而分别得到经图案化的第一金属箔21和经图案化的第二金属箔22，如图9I所示。然后移除经图案化的第一光阻层291和经图案化的第二光阻层292，从而得到如参考图1所描述和示出的衬底结构101。经图案化的第一金属箔21和其上的经图案化的第一导电层281构成衬底板10的第一表面10a上的导电衬垫10p1或导电迹线10t1。另外，经图案化的第二金属箔22和其上的经图案化的第二导电层282构成衬底板10的第二表面10b上的导电衬垫10p2或导电迹线10t2。此外，一对导电衬垫10p1、10p2以及在位置上对应于所述一对导电衬垫10p1、10p2的导电衬里15和对应绝缘部分27一起构成导孔10v，如图9I所示。导电衬垫10p1、10p2和导电迹线10t1、10t2的线宽和间距(L/S)分别不小于大约7μm和7μm。

图9J示出根据本公开的实施例的形成如图1所示的连接组件30的方法的一或多个阶段。

参看图9J，在衬底板10的第一表面10a上的导电衬垫10p1或导电迹线10t1上形成用于互连的连接组件30。连接组件30可以通过合适工艺形成，所述合适工艺产生锥形或相对尖的末端以促进推入到重布结构中。在本实施例中，连接组件30包含柱形凸点，柱形凸点又包含基底部分30b和尖端部分30t。基底部分30b安置在导电衬垫10p1或导电迹线10t1上，而尖端部分30t大致上以锥形方式从基底部分30b延伸。连接组件30是通过使用例如毛细管280的导线结合工艺形成。可以通过控制随时间从毛细管280施加到结合导线280w的力和超声能量来预确定连接组件30的大小，尤其是尖端部分30t的长度。用于用作连接组件30的柱形凸点的合适材料可以包含铜(Cu)、银(Ag)、金(Au)、镍(Ni)、焊料或其合金。在实施例中，连接组件30具有各自在大约20μm至大约50μm的范围内的厚度和直径。

适合于作为连接组件30而互连的连接组件可以通过除了导线结合之外的另一方法形成。图10A至图10I示出根据本公开的实施例的形成连接组件83的方法的一或多个阶段。

参看图10A，提供载体81。然后，在例如层压工艺中在载体81上形成第一光阻层91。

参看图10B，在光刻工艺中将第一光阻层91图案化，从而得到经图案化的第一光阻层p91。经图案化的第一光阻层p91包含凹部91H，每个凹部91H界定连接组件83的稍后要形成的尖端部分。具体地说，凹部91H从第一表面p91a朝向经图案化的第一光阻层p91的相对的第二表面p91b成锥形。随后，在例如物理气相沉积(PVD)工艺中在经图案化的第一光阻层p91上保形地形成阻挡层82。用于阻挡层82的合适材料可以包含钛(Ti)和钨(W)。在实施例中，阻挡层82具有在大约0.1μm至大约0.5μm的范围内的厚度。

接下来，参看图10C，在光刻工艺中在阻挡层82上形成经图案化的第二光阻层p92，通过开口92H暴露阻挡层82的部分，尤其是形成在凹部91H中的阻挡层82的部分。经图案化的第二光阻层p92界定连接组件83的基底部分。

参看图10D，通过例如电镀工艺在阻挡层82的暴露部分上形成第一导电层831，从而填充凹部91H。第一导电层831用作连接组件83的基底部分和尖端部分。用于第一导电层831的合适材料可以包含铜(Cu)、银(Ag)、金(Au)、镍(Ni)、焊料或其合金。

然后，通过例如电镀工艺在第一导电层831上形成第二导电层832。第二导电层832用作连接组件83的阻挡层。用于第二导电层832的合适材料可以包含钛(Ti)和钨(W)。在实施例中，第二导电层832具有在大约0.1μm至大约0.5μm的范围内的厚度。

此后，通过例如电镀工艺在第二导电层832上形成第三导电层833。第三导电层833用作连接组件83的焊接层。用于第三导电层833的合适材料可以包含焊料、各向异性导电膜(ACF)或各向异性导电膏(ACP)。在实施例中，第三导电层833具有在大约5μm至大约20μm的范围内的厚度。随后移除经图案化的第二光阻层p92，从而暴露阻挡层82的未被第三导电层833掩蔽的部分。

接下来，参看图10E，通过蚀刻工艺移除阻挡层82的暴露部分，从而得到经图案化的阻挡层p82。安置在经图案化的第一光阻层p91的表面p91a上的经图案化的阻挡层p82的一部分以及在经图案化的阻挡层p82的所述部分上的第一导电层831、第二导电层832和第三导电层833的堆叠构成连接组件83的基底部分83b。另外，经图案化的阻挡层p82的剩余部分和经图案化的第一光阻层p91中的第一导电层831构成连接组件83的尖端部分83t。

参看图10F，提供衬底结构101，其可以根据参考图9A至9I所描述和示出的方法制备。在导电衬垫10p1(或导电迹线10t1)上按顺序形成用作阻挡层的第二导电层852和用作焊接层的第三导电层853。第三导电层853的部分可以在位置上对应于连接组件83的第三导电层833。用于形成在导电衬垫10p1上的第二导电层852和第三导电层853的合适工艺和材料分别与用于连接组件83的第二导电层832和第三导电层833的合适工艺和材料相似或相同，如参考图10D所描述和示出。

然后，参看图10G，通过在例如回流工艺中联接连接组件83和对应导电衬垫10t1的相应第三导电层833和853而将连接组件83连接到对应导电衬垫10t1，从而得到在第二导电层832和852之间具有接头85的支柱状连接组件。随后移除载体81和经图案化的第一光阻层p91。

参看图10H，通过使用例如水溶液中的无电镀工艺在连接组件83的第三导电层833上形成第四导电层834。第四导电层834用作焊接层。用于第四导电层834的合适材料可以包含钛(Ti)和钨(W)。图10I中示出了具有第四导电层834的连接组件83。在实施例中，连接组件83具有各自在大约20μm至大约50μm的范围内的厚度和直径。

如图9J所示的呈柱形凸点形式的连接组件30和如图10I所示的呈支柱形式的连接组件83是用于组合如图1所示的衬底板10和重布结构201的示范性连接组件。图11A至图11K示出根据本公开的实施例的制造如图1所示的重布结构201的方法的一或多个阶段。

参看11A，提供第一载体41。第一载体41用于支撑随后要形成或安置在其上的半导体组件、设备或结构。第一载体41可以包含金属载体、陶瓷载体、玻璃载体、衬底或半导体晶片中的一者。另外，第一载体41可以具有矩形或正方形形状，如图13所示。替代地，第一载体10可以具有圆形或椭圆形形状，如图14所示。取决于应用，第一载体41的厚度的范围可以为大约100μm至大约500μm、大约200μm至大约800μm，或大约500μm至大约1500μm。

然后在第一载体41上形成第一离型膜41r。第一离型膜41r用于促进使第一载体41从临时由第一载体41固持的半导体结构脱离。在实施例中，第一离型膜202包含聚合物并具有大约0.5μm的厚度。

此后，通过使用例如溅镀、电解电镀、无电镀、印刷、层压或灌封工艺在第一离型膜41r上形成第一晶种层51。用于第一晶种层51的合适材料可以包含铜(Cu)、银(Ag)、金(Au)、镍(Ni)、钯(Pd)或其合金。在实施例中，第一晶种层51具有在大约1μm至大约5μm的范围内的厚度。

参看图11B，在第一晶种层51上形成经图案化的第一光阻层61，通过开口61H暴露第一晶种层51的部分。通过在涂布工艺中、接着在包含曝光和显影的光刻工艺中在第一晶种层51上形成光阻层，可以形成经图案化的第一光阻层61。

参看图11C，通过使用例如溅镀、电解电镀、无电镀、印刷、层压或灌封工艺，在第一晶种层51的暴露部分上按顺序形成第一阻挡层511和第一焊接层512。用于第一阻挡层511的合适材料可以包含Ti和W。用于第一焊接层512的合适材料可以包含焊料、ACF或ACP。在实施例中，第一阻挡层511具有在大约0.1μm至大约0.5μm的范围内的厚度。另外，第一焊接层512具有在大约5μm至大约20μm的范围内的厚度。此后移除经图案化的第一光阻层61，从而暴露第一晶种层51的未被第一阻挡层511和第一焊接层512掩蔽的部分。

接下来，参看图11D，在蚀刻工艺中将第一晶种层51的暴露部分图案化，从而得到经图案化的第一晶种层p51。形成为堆叠的经图案化的第一晶种层p51、第一阻挡层511和第一焊接层512构成在构建中的重布结构中的第一导电层的第一导电衬垫m1p或第一导电迹线m1t。第一导电衬垫m1p和第一导电迹线m1t的线宽和间距(L/S)分别不大于大约2μm和2μm。

随后，在例如印刷、层压、灌封或涂布工艺中在第一离型膜41上形成第一介电层71，从而覆盖第一导电衬垫m1p和第一导电迹线m1t。用于第一介电层71的合适材料可以包含选自聚酰胺(PA)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、FR-4或环氧基材料的有机材料，或包含选自硅(Si)、玻璃、陶瓷或例如氧化硅(SiOx)、氧化钽(TaOx)或氮化硅(SiNx)的氧化或氮化材料的无机材料。在实施例中，第一介电层71具有在大约2μm至大约10μm的范围内的厚度。

参看图11E，在光刻工艺中将第一介电层71图案化，从而得到经图案化的第一介电层p71。经图案化的第一介电层p71通过开口p71H暴露第一导电衬垫m1p或第一导电迹线m1t的部分。

然后，参看图11F，在经图案化的第一介电层p71上保形地形成第二晶种层52。用于形成第二晶种层52的合适工艺、材料和尺寸与用于形成第一晶种层51的合适工艺、材料和尺寸相似或相同，如参考图11A所描述和示出。此后，在第二晶种层52上形成经图案化的第二光阻层62，暴露第二晶种层52的部分。具体地说，经图案化的第二光阻层62暴露安置在开口p71H中的第二晶种层52。用于形成经图案化的第二光阻层62的合适工艺与用于形成经图案化的第一光阻层61的合适工艺相似或相同，如参考图11B所描述和示出。

参看图11G，在第二晶种层52的暴露部分上按顺序形成第二阻挡层521和第二焊接层522。第二阻挡层521填充安置在开口p71H中的第二晶种层52的暴露部分。用于形成第二阻挡层521和第二焊接层522的合适工艺、材料和尺寸与分别用于形成第一阻挡层511和第一焊接层512的合适工艺、材料和尺寸相似或相同，如参考图11C所描述和示出。此后移除经图案化的第二光阻层62，从而暴露第二晶种层52的未被第二阻挡层521和第二焊接层522掩蔽的部分。

接下来，参看图11H，在蚀刻工艺中将第二晶种层52的暴露部分图案化，从而得到经图案化的第二晶种层p52。形成为堆叠的经图案化的第二晶种层p52、第二阻挡层521和第二焊接层522构成在构建中的重布结构中的第二导电层的第二导电衬垫m2p或第二导电迹线m2t。第二导电衬垫m2p和第二导电迹线m2t的线宽和间距(L/S)分别不大于大约2μm和2μm。另外，填充在开口p71H中的第二阻挡层521和与开口p71H相关联的经图案化的第二晶种层p52构成在构建中的重布结构中的第一导电层M1的导孔m1v。具体地说，还参看图11D，第一导电层M1包含第一导电衬垫m1p、第一导电迹线m1t和第一导孔m1v。

随后，参看图11I，在经图案化的第一介电层p71上形成经图案化的第二介电层p72，通过开口p72H暴露第二导电衬垫m2p或第二导电迹线m2t的部分。用于形成经图案化的第二介电层p72的合适工艺、材料和尺寸与用于形成经图案化的第一介电层p71的合适工艺、材料和尺寸相似或相同，如参考图11D所描述和示出。

参看图11J，在经图案化的第二介电层p72上保形地形成第三晶种层53。用于形成第三晶种层53的合适工艺、材料和尺寸与用于形成第一晶种层51的合适工艺、材料和尺寸相似或相同，如参考图11A所描述和示出。此后，在第三晶种层53上形成经图案化的第三光阻层63，暴露第三晶种层53的部分。具体地说，经图案化的第三光阻层63暴露安置在开口p72H中的第三晶种层53。用于形成经图案化的第三光阻层63的合适工艺与用于形成经图案化的第一光阻层61的合适工艺相似或相同，如参考图11B所描述和示出。

随后，在第三晶种层53的暴露部分上形成第三阻挡层531。第三阻挡层531填充安置在开口p72H中的第三晶种层53的暴露部分。用于形成第三阻挡层531的合适工艺、材料和尺寸与用于形成第一阻挡层511的合适工艺、材料和尺寸相似或相同，如参考图11C所描述和示出。此后移除经图案化的第三光阻层63，从而暴露第三晶种层53的未被第三阻挡层531掩蔽的部分。

此外，参看图11K，在蚀刻工艺中将第三晶种层53的暴露部分图案化，从而得到经图案化的第三晶种层p53。形成为堆叠的经图案化的第三晶种层p53和第三阻挡层531构成在构建中的重布结构中的第三导电层M3的第三导电衬垫m3p或第三导电迹线m3t。第三导电衬垫m3p和第三导电迹线m3t的线宽和间距(L/S)分别不大于大约2μm和2μm。另外，填充在开口p72H中的第三阻挡层531和与开口p72H相关联的经图案化的第三晶种层p53构成在构建中的重布结构中的第二导电层M2的导孔m2v。具体地说，还返回参看图11J，第二导电层M2包含第二导电衬垫m2p、第二导电迹线m2t和第二导孔m2v。

结果，实现了具有2P3M配置的重布结构201，包含作为2P的经图案化的第一介电层p71和第二介电层p72，以及作为3M的第一导电层M1、第二导电层M2和第三导电层M3。2P3M重布结构201仅仅是示范性的而非限制性的。可以根据参考图11A至11K所描述和示出的方法制备具有不同配置的重布结构，而不脱离本公开的预期范围。

图12A至图12C示出根据本公开的实施例的制造如图1所示的衬底结构的方法的一或多个阶段。

参看图12A，通过使用例如印刷、层压、灌封或涂布工艺在重布结构201上形成粘性层80，从而覆盖第三导电层M3和经图案化的第二介电层p72。粘性层80促进将重布结构201附接到衬底101，并用作抵抗来自连接组件的推力的缓冲器。粘性层80具有背对第一载体41的表面80s。用于粘性层80的合适材料包含ACP、ACF、非导电膏(NCP)、非导电膜(NCF)、PI、环氧树脂或树脂。在实施例中，粘性层80具有在大约20μm至大约100μm的范围内的厚度。

参看图12B，提供衬底101，其上形成有一或多个连接组件30。另外，提供附接有粘性层80的重布结构201。连接组件30的尖端部分30t被定向为朝向粘性层80的表面80s。然后例如从层压机施加力f以组合衬底101和重布结构201(箭头示出移动)。因此，连接组件30通过粘性层80推入到重布结构201中。具体地说，参看图12C，连接组件30除了穿透粘性层80之外还穿透经图案化的第二介电层p72，然后穿透经图案化的第一介电层p71，以到达重布结构201中的第一导电层M1，由此电连接衬底101和重布结构201。此外，连接组件30可以朝向第一导电层M1一直推入通过一或多个导电层。在本示例中，连接组件30穿透第二导电迹线m2t和第二导电衬垫m2p，从而分别得到已变形的第二导电迹线dm2t和已变形的第二导电衬垫dm2p。因而，连接组件30可以将衬底101电连接到重布结构201中的期望导电层。

第一离型膜41r或第一载体41或这两者用作抵抗用于第一导电层M1的连接组件30的推入的缓冲器，第一导电层M1被安置成最邻近于第一离型膜41r或第一载体41。结果，在与连接组件30电连接的第一导电层M1的第一导电衬垫m1p或第一导电迹线m1t中，第一焊接层512和第一阻挡层511被刺穿，而经图案化的第一晶种层p51可以不被刺穿。因此，在第一导电衬垫m1p或第一导电迹线m1t处可能不会发生显著变形。随后移除第一载体41和第一离型膜41r，从而得到如图1所示的衬底结构100。

返回参看图12B，代替柱形凸点型连接组件30，采用参考图10I所描述和示出的支柱型连接组件83。因此，提供了衬底101，其上形成有一或多个连接组件83。另外，提供了附接有粘性层80的重布结构201。连接组件83的尖端部分83t被定向为朝向粘性层80的表面80s。随后将衬底101和重布结构201以如参考图12B和12C所描述和示出的相似方式彼此电连接。

例如“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧”、“较高”、“下部”、“上部”、“之上”、“之下”的空间描述是相对于图中所示的定向来指示，除非另有指定。应理解，本文中所使用的空间描述仅用于说明的目的，并且本文中所描述的结构的实际实施方案可以以任何定向或方式在空间上进行布置，其限制条件为本公开的实施例的优点不偏离此类布置。

如本文中所使用，术语“大约”、“大致上”、“大致”和“约”用于描述和说明小的变化。当与事件或情境结合使用时，所述术语可以是指事件或情境精确发生的实例以及事件或情境以接近的近似值发生的实例。例如，当与数值结合使用时，所述术语可以是指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。例如，如果两个数值之间的差小于或等于这些值的平均值的±10％，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％，那么可以认为这两个数值“大致上”相同或相等。

如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可以认为这两个表面共面或大致上共面。

如本文中所使用，单数术语“一”和“所述”可以包含复数指示物，除非上下文另有明确规定。

如本文中所使用，术语“导电”和“电导率”是指传输电流的能力。导电材料通常表示对电流的流动表现出很小或没有阻碍的那些材料。电导率的一种度量是西门子/米(S/m)。通常，导电材料的电导率大于大约104S/m，例如至少105S/m或至少106S/m。材料的电导率有时可随温度而变化。除非另有指定，否则材料的电导率是在室温下测量的。

另外，数量、比率和其它数值有时在本文中以范围格式呈现。应理解，此类范围格式是为了方便和简洁而使用的，且应被灵活地理解为包含明确指定为范围界限的数值，而且还包含涵盖在所述范围内的所有个别数值或子范围，就如同明确指定每个数值和子范围一样。

虽然已经参考本公开的特定实施方案描述和示出了本公开，但是这些描述和示出不是限制性的。所属领域的技术人员应理解，在不脱离由所附权利要求书界定的本公开的真实精神和范围的情况下，可以进行各种改变并且可以取代等同物。附图未必按比例绘制。由于制造工艺和公差，在本公开的工艺再现和实际装置之间可能存在区别。可能存在未特定示出的本公开的其它实施例。本说明书和附图被认为是说明性的而不是限制性的。可进行修改以使特定情形、材料、物质组成、方法或工艺适应于本公开的目标、精神和范围。所有此类修改都意图在所附权利要求书的范围内。虽然本文中所公开的方法已经参考以特定顺序执行的特定操作进行了描述，但是应理解，在不脱离本公开的教导的情况下，这些操作可以被组合、细分或重新排序以形成等同的方法。因此，除非本文中有特定指示，否则操作的顺序和分组不是对本公开的限制。