阅读说明：本技术 包含无源电气组件的集成电路的制造 (Fabrication of integrated circuits including passive electrical components ) 是由 斯科特·沃里克 克里斯蒂安·拉森 埃里克·J·金 约翰·L·梅兰森 安东尼·S·多伊 大卫 于 2019-02-12 设计创作，主要内容包括：一种在衬底上制造集成电路的方法可以包括：在集成电路的非最终层中形成无源电气组件,并在集成电路的最终层中形成一个或多个电触点,使得一个或多个电触点和无源电气组件以这样的方式定位：与衬底表面垂直并且来自衬底表面的假想线与该无源电气组件和一个或多个电触点相交。(A method of fabricating an integrated circuit on a substrate may comprise: forming a passive electrical component in a non-final layer of the integrated circuit and forming one or more electrical contacts in a final layer of the integrated circuit such that the one or more electrical contacts and the passive electrical component are positioned in a manner that: perpendicular to the substrate surface and an imaginary line from the substrate surface intersects the passive electrical component and the one or more electrical contacts.)

包含无源电气组件的集成电路的制造

相关申请

本公开要求享有于2018年2月13日提交的美国临时专利申请序列号62/629,996的优先权，其全部内容通过引用合并于此。

技术领域

本公开总体上涉及半导体制造，并且更具体地，涉及双栅极金属氧化物半导体场效应晶体管的制造和使用。

背景技术

半导体器件制造是一种用于创建集成电路的过程，这种集成电路存在于许多电气和电子器件中。这是光刻、机械和化学处理步骤的多步骤序列，在此期间，逐渐在由半导体材料制成的晶圆上创建电子电路。例如，在半导体器件制造期间，许多离散的电路组件，包括晶体管、电阻器、电容器、电感器和二极管，可以在单个半导体管芯上形成。

电感器是一种有多种用途的无源电路组件。一般来说，电感器是一种无源的双端电气组件，当电流流过电感器时，电感器将能量储存在磁场中。集成电路中形成的电感器可以用于调谐电路、基于电感的传感器、变压器和/或其他用途。

使用现有的制造技术，在半导体表面上形成电感器具有以下缺点：使用集成电路的表面积，否则该表面积可以用于放置导电材料，例如凸块(bump)，以将集成电路电耦合到集成电路外部的其他组件。例如，图4示出了具有在半导体衬底1的表面2上所制造的电感器4的半导体衬底1的部分的俯视图，其中电感器4包括如本领域中已知的被导电材料8的线圈10围绕的磁性材料14。如图4所示，在表面2上形成电感器4使用了表面2的面积，否则在没有电感器4的情况下，该面积可用于凸块28。

因此，需要用于在集成电路中形成电感器或其他无源电气组件，同时仍然使集成电路用来放置导电材料的可用表面积最大化的技术。

发明内容

根据本公开的教导，可以减少或消除与在集成电路中制造无源电气组件相关联的某些缺点和问题。

根据本公开的实施例，一种在衬底上制造集成电路的方法可以包括：在集成电路的非最终层中形成无源电气组件；以及在集成电路的最后层中形成一个或多个电触点，使得一个或多个电触点和无源电气组件以这样的方式定位：垂直于衬底表面并来自衬底表面的假想线与该无源电气组件和一个或多个电触点相交。

根据本公开的这些实施例和其他实施例，根据本公开的这些和其他实施例，在衬底上制造的集成电路可以包括：在集成电路的非最终层中形成的无源电气组件；和在集成电路的最后层中形成的一个或多个电触点，使得一个或多个电触点和无源电气组件以这样的方式定位：垂直于衬底表面并来自衬底表面的假想线与该无源电气组件和一个或多个电触点相交。

根据本文包括的附图、说明书和权利要求，本公开的技术优点对于本领域的普通技术人员而言将是显而易见的。实施例的目的和优点将至少通过权利要求中具体指出的要素、特征和组合来实现和完成。

应当理解，前面的一般描述和下面的详细描述都是说明性示例，并且不限制本公开中提出的权利要求。

附图说明

通过参考以下结合附图的描述，可以获得对本实施例的更全面理解及其优点，在附图中，相同的附图标记表示相同的特征，并且其中：

图1示出了根据本公开实施例的具有在其上制造的无源电气组件的半导体衬底的一部分的侧视截面图。

图2示出了根据本公开实施例的具有在其上制造的无源电气组件的半导体衬底的一部分的俯视图；

图3示出了根据本公开实施例的具有在其上制造的无源电气组件的半导体衬底的一部分的等距透视图；

图4示出了如本领域中已知的在半导体衬底的表面上具有无源电气组件的半导体衬底的一部分的俯视图。

具体实施方式

图1示出了根据本公开实施例的具有在其上制造的无源电气组件的半导体衬底100的一部分的侧视截面图。图2示出了根据本公开实施例的具有在其上制造的无源电气组件的半导体衬底100的一部分的俯视图。图3示出了根据本公开实施例的具有在其上制造的无源电气组件的半导体衬底100的一部分的等距透视图。图1-3在本文中通常被称为“附图”。

半导体衬底100可以由任何合适的材料形成，包括但不限于硅，碳化硅，锗，磷化镓，氮化镓，砷化镓，磷化铟，氮化铟，砷化铟等。尽管在附图中未明确示出，但是许多器件(例如晶体管、电阻器等)可以在半导体衬底100中形成，从而创建集成电路。为了提供适当的电连通性，可使用已知技术在半导体衬底100的表面102上的适当位置处形成金属化层104。此外，为了提供适当的电绝缘，也可以使用已知的技术在半导体衬底100的表面102上的适当位置处形成电绝缘材料106(例如半导体氧化物)。

在某些情况下，可能需要或必须在半导体衬底100的表面102上形成集成电路的某些电气组件。例如，用半导体材料制造某些器件，诸如电感器或电力变压器，可能是不可行的，甚至是不可能的。如下更详细地描述的，附图描绘了在半导体衬底100的表面102上形成无源电气组件，特别是电感器。

如本领域中已知的，电感器通常是通过将导电线的线圈环绕在磁性材料的铁磁芯上而形成的。为了在半导体衬底100上实现相同的效果，可以在表面102上(例如，在电绝缘材料106上)形成第一金属化层108、第二金属化层110、组件通孔112和磁性材料114，并且将其布置为模仿线圈(其中第一金属化层108、第二金属化层110和组件通孔112形成线圈)环绕在铁磁芯周围(其中磁性材料114用作铁磁芯)。例如，在表面102上形成金属化层104和电绝缘材料106并将其抛光/机加工以使金属化层104和电绝缘材料106平坦化之后，可以在金属化层104和电绝缘材料106上在期望位置处形成第一金属化层108(例如，如图1所示，第一金属化层108可以耦合到金属化层104，以便将在表面102上形成的无源电气组件电耦合到在表面102下方形成的器件)。随后，可以在第一金属化层108、金属化层104和电绝缘材料106上方形成第一绝缘层116(例如，聚合物材料)，以使第一金属化层108与其他集成电路组件电绝缘。然后，可以对第一绝缘层116进行抛光/机加工以使第一绝缘层116平坦化。在这样的抛光/机加工之后，可以在第一绝缘层116上在靠近第一金属化层108的期望位置(例如，在垂直于由表面102限定的平面的方向上截取的第一金属化层108上方)形成磁性材料114，如图1中的垂直虚线150所示。

接下来，可以在磁性材料114和第一绝缘层116上形成第二绝缘层118(例如，聚合物材料)，以便将磁性材料114与其他集成电路组件电绝缘。然后可以对第二绝缘层118进行抛光/机加工，以使第二绝缘层118平坦化。在这种抛光/机加工之后，可以根据需要形成穿过第一绝缘层116和第二绝缘层118的组件通孔112，以将第二金属化层110电耦合到第一金属化层108和/或金属化层104。然后，第二金属化层110可以在第二绝缘层118和组件通孔112上在期望位置处形成(例如，如图1所示，第二金属化层110形成为靠近磁性材料114，并且可以耦合至导电材料，例如通孔124、凸块垫126和凸块128)，以便将在表面102上形成的无源电气组件电耦合到在半导体衬底100内和其上形成的集成电路外部的其他电路或器件。

然后，可在第二金属化层110和第二绝缘层118上形成第三绝缘层120(例如，聚合物材料)，以使第二金属化层110与其他集成电路组件电绝缘。然后可以对第三绝缘层120进行抛光/机加工以使第二绝缘层120平坦化。可以在第三绝缘层120上方形成一个或多个附加绝缘层(例如，第四绝缘层122)。

为了将第二金属化层110电耦合到在半导体衬底100内和其上形成的集成电路外部的器件，可以在第三绝缘层120和第四绝缘层122内形成导电通孔124，其与导电凸块垫126一起形成。凸块128(例如，焊接凸块)可以在凸块垫126上形成，其中，该凸块128可以是凸块128的阵列中的一个(例如，在“倒装芯片”架构中)，其提供了用于与在半导体衬底100内和其上形成的集成电路导电的接口。

还如附图中所示，可以在各种绝缘层116、118、120和122内和/或之上形成其他通孔130、金属化层132和凸块垫134，以便提供在半导体衬底100内形成的电气组件与在半导体衬底100内和其上形成的集成电路外部的组件的电耦合。

根据上述讨论，可以提供用于在半导体衬底上制造集成电路的方法和系统，以及由这种方法和系统形成的集成电路。例如，用于在衬底(例如，半导体衬底100)上制造集成电路的方法可以包括：在集成电路的非最终层(例如，除了第四绝缘层122的层)中形成无源电气组件(例如，由第一金属化层108、第二金属化层110、组件通孔112和磁性材料114形成的电感器)。该方法还可以包括：在集成电路的最终层(例如，第四绝缘层122)中形成一个或多个电触电(例如，通孔124、凸块垫126、凸块128)，使得一个或多个电触点和无源电气组件以这样方式进行定位：垂直于衬底表面(例如表面102)和来自衬底表面的假想线与该无源电气组件和一个或多个电触点相交。此外，所述无源电气组件包括基于磁性的组件(例如，包括磁性材料114)。如上所述，这种基于磁性的组件可以包括电感器或变压器。如上所述，一个或多个电触点包括电凸块(例如，凸块128)中的至少一个。在这些和其他实施例中，半导体衬底100可以是晶圆级芯片规模封装(WLCSP)的一部分。

如本文中所使用的，当两个或更多个元件被称为彼此“耦合”时，该术语指示该两个或更多个元件处于电子通信或机械通信(如果适用的话)，无论是间接连接还是直接连接，有或没有中间的元件。

本公开包含了本领域普通技术人员将理解的对此处示例实施例的所有改变、替换、变化、变更和修改。同样，在适当的情况下，所附的权利要求书包含了本领域普通技术人员将理解的对此处示例实施例的所有改变、替换、变化、变更和修改。此外，所附权利要求书中提到的装置、系统或者装置或系统的组件适于、被布置为、能够、被配置为、实现、可操作为或***作为执行特定功能包括了：无论该装置、系统或组件或特定功能是否被激活、打开或解锁，只要该装置、系统或组件如此适配、布置、能够、配置、实现、可操作或操作即可。因此，在不脱离本公开的范围的情况下，可以对本文所述的系统、装置和方法进行修改、增加或省略。例如，系统和装置的组件可以被集成或分离。此外，本文公开的系统和装置的操作可以由更多、更少或其他组件来执行，并且所描述的方法可以包括更多、更少或其他步骤。另外，可以以任何合适的顺序执行步骤。如本文档中所使用的，“每个”是指集合的每个成员或集合的子集的每个成员。

尽管在附图中示出并在下面描述了示例性实施例，但是可以使用任何数量的技术来实现本公开的原理，无论当前是否已知。本公开绝不应该限于附图中示出的和上面描述的示例性实施方式和技术。

除另有特别注明外，图中所绘物品不一定按比例绘制。

本文叙述的所有示例和条件性语言旨在用于教学目的，以帮助读者理解本公开以及发明人为进一步发展本领域所贡献出的构思，并且被解释为不限于这种具体叙述的示例和条件。尽管已经详细描述了本公开的实施例，但是应当理解，在不脱离本公开的精神和范围的情况下，可以对本公开进行各种改变、替换和变更。

尽管上面已经列举了具体的优点，但是各种实施例可以包括所列举的优点中的一些、无一或全部。另外，在回顾了前述附图和描述之后，其他技术优点对于本领域普通技术人员而言将变得显而易见。

为了帮助专利局和关于本申请发布的任何专利的任何读者解释本申请所附的权利要求书，申请人希望注意，他们不旨在任何所附的权利要求书或权利要求元素来援引35U.S.C.§112(f)，除非在特定权利要求中明确使用了词语“用于……的装置”或“用于……的步骤”。

权利要求书(按照条约第19条的修改)

1.一种在衬底上制造集成电路的方法，包括：

在所述集成电路的非最终层中形成无源电气组件，其中所述无源电气组件包括在所述非最终层中形成磁性材料；和

在所述集成电路的最终层中形成一个或多个电触点，使得所述一个或多个电触点和所述无源电气组件以这样的方式定位：垂直于衬底表面并且来自所述衬底表面的假想线与所述无源电气组件、所述磁性材料和所述一个或多个电触点相交。

2.根据权利要求1所述的方法，其中，所述无源电气组件包括基于磁性的组件。

3.根据权利要求2所述的方法，其中，所述基于磁性的组件包括电感器。

4.根据权利要求2所述的方法，其中，所述基于磁性的组件包括变压器。

5.根据权利要求1所述的方法，其中，所述一个或多个电触点包括电凸块。

6.根据权利要求1所述的方法，其中，所述衬底是晶圆级芯片规模封装(WLCSP)的一部分。

7.一种在衬底上制造的集成电路，包括：

无源电气组件，其在所述集成电路的非最终层中形成，其中所述无源电气组件包括在所述非最终层中形成磁性材料；和

一个或多个电触点，其在所述集成电路的最终层中形成，使得所述一个或多个电触点和所述无源电气组件以这样的方式定位：垂直于衬底表面并且来自所述衬底表面的假想线与所述无源电气组件、所述磁性材料和所述一个或多个电触点相交。

8.根据权利要求7所述的集成电路，其中，所述无源电气组件包括基于磁性的组件。

9.根据权利要求8所述的集成电路，其中，所述基于磁性的组件包括电感器。

10.根据权利要求8所述的集成电路，其中，所述基于磁性的组件包括变压器。

11.根据权利要求7所述的集成电路，其中，所述一个或多个电触点包括电凸块。

12.根据权利要求7所述的集成电路，其中，所述衬底是晶圆级芯片规模封装(WLCSP)的一部分。